JP2001223177A - シリサイド構造及びその形成方法 - Google Patents

シリサイド構造及びその形成方法

Info

Publication number
JP2001223177A
JP2001223177A JP2001010513A JP2001010513A JP2001223177A JP 2001223177 A JP2001223177 A JP 2001223177A JP 2001010513 A JP2001010513 A JP 2001010513A JP 2001010513 A JP2001010513 A JP 2001010513A JP 2001223177 A JP2001223177 A JP 2001223177A
Authority
JP
Japan
Prior art keywords
layer
silicide
polysilicon layer
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001010513A
Other languages
English (en)
Inventor
Kimin Ri
起 ▲みん▼ 李
Eitetsu Kin
永 鐵 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001223177A publication Critical patent/JP2001223177A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のシリサイド構造において、均一
な界面を有するシリサイド層を形成することにより、金
属集塊現象を防止して熱的安定性を改善する。 【解決手段】 半導体基板３０の所定の部位に形成され
たゲート絶縁膜３１とポリシリコン層３２と金属原子拡
散バリヤ層３３と第１シリサイド層３８０とからなるゲ
ートパターンと、前記ゲートパターンの両側面に形成さ
れた側壁スペーサ３５と、前記ゲートパターンの下方両
側にて前記半導体基板３０内部にそれぞれ形成された一
対の不純物拡散領域３７と、前記不純物拡散領域３７の
表面に形成された第２シリサイド層３８１と、からなる
サリサイド構造を有して成る。これにより、均一な界面
を有するシリサイド層３８０を形成することができ、半
導体装置のシリサイド構造の金属集塊現象を防止して熱
的安定性を改善することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のシリ
サイド構造及びその形成方法に関し、特に、グレーンサ
イズが微細な第１ポリシリコン層の上面にシリサイド形
成用金属の拡散を防止するバリヤ層を電気導通可能な程
度の厚さに形成し、その上面にシリサイド形成用第２ポ
リシリコン層を形成した後、通常の方法でシリサイド(s
ilicide)を形成し急激なシリサイデーションを防止して
均一な境界面を有するシリサイド層を形成することによ
り、金属集塊現象(agglomeration)などを防止して界面
を均一にし、熱的安定性を改善する半導体装置のシリサ
イド構造及びその形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴って、ソース
又はドレインとして用いられる不純物領域の幅及びゲー
ト電極の幅が減少しつつある。これにより、半導体装置
は、上記不純物領域の接触抵抗及び上記ゲートのシート
抵抗が増加して動作速度が低下するという問題点が生じ
ていた。
【０００３】従って、半導体装置内の素子のゲート電極
をアルミニウム合金又はタングステン等の抵抗値が低い
物質で形成するか、或いは該ゲート電極をドーピングさ
れたポリシリコンで形成する場合、その上面にシリサイ
ド層を形成することにより、ゲート電極のシート抵抗を
減少させていた。上記の場合において、ポリシリコンで
形成されたゲート電極の上面にシリサイド層を形成する
際、不純物領域の表面にもシリサイド層を形成し、該不
純物領域の接触抵抗を減少させるサリサイド構造を形成
することができる。前述したように、半導体装置の高集
積化に伴って、半導体素子の設計準則(design rule)が
さらに厳しくなることにより、ゲート電極における抵抗
値の高さは半導体素子の動作速度を低下させる主要原因
となる。
【０００４】よって、抵抗値の低いゲート電極を製造す
ることが素子の動作速度の改善には必須となっている。
このような動作速度の改善のために比抵抗値の低い耐熱
金属で形成されたシリサイドを有するゲート電極を製造
する。このような構造のゲート電極をポリサイド型ゲー
ト電極という。
【０００５】上記ポリサイド型ゲート電極を形成するた
めに最も多く使用されるのがケイ化タグステン（WSi2）
であるが、半導体基板の集積度が増加して単位素子の占
有面積が減少するにつれて、できるだけ低い抵抗値を有
するシリサイドを形成することが要求されている。ここ
で、上記ケイ化タグステンの比抵抗値は６０〜２００μ
Ωcmである。また、このような要求に応じるシリサイド
の中で最も有力なものがケイ化コバルト（CoSi2）とケ
イ化チタン（TiSi2）であり、これらの比抵抗値は１５
〜２０μΩcmである。
【０００６】このようなポリサイド型ゲート電極を形成
する方法は２つに大別される。第１は、導電性を有する
ドーピングされたポリシリコン層の上面に金属層を蒸着
した後、これを熱処理して金属とシリコンとを反応させ
てシリサイドを形成する方法である。しかし、この時に
形成される金属とシリコンとを反応させたシリサイド層
は厚く、また均一な厚さに形成することが困難である。
【０００７】通常、純粋な金属とシリコンとの反応は非
常に激しく起こり、シリサイドとシリコンとの界面にお
けるモフォロジー(morphology；形態)が粗くなり、以後
のゲート電極を形成する工程の際において、正確にパタ
ーニングすることが難しくなる。これについては「J.S.
Byun et al. J.Electrochem. Soc.,vol.141,3175(199
7)」に詳しく説明されている。
【０００８】なお、高濃度にドーピングされたポリシリ
コンと金属とが反応するので、高濃度のドーピング剤の
ために均一な厚さのシリサイド層を形成することが困難
である。
【０００９】第２は、上記熱処理工程の代わりに、ドー
ピングされ導電性を有するポリシリコン層の上面に直接
シリサイド物質を蒸着する方法がある。この方法は、一
般に、スパッタリング法でドーピングされたポリシリコ
ン層の上面にシリサイドコンポジットターゲット(silic
ide composite target)を用いてシリサイド層を直接形
成する。しかし、このような方法は、シリサイド層を形
成する時にパーティクル(particle)を発生させる。即
ち、金属とシリコンとの２種の構成要素からなるコンポ
ジットターゲットにおいて、それぞれの要素のスパッタ
リング比が相違するので、これにより均一にシリサイド
層を蒸着することが困難であり、パーティクルが発生す
る。
【００１０】また、半導体基板の単位素子の寸法がさら
に縮小するにつれて、ゲート電極として用いられるポリ
シリコンを充分にドーピングするためにグレーンサイズ
が微細なポリシリコンが要求されるが、このようなポリ
シリコン構造に形成されるケイ化コバルト（CoSix）な
どのシリサイドは熱的安定性が非常に低くなる。これは
コバルト（Co）と同時にシリサイデーション反応に直接
関係するポリシリコンのグレーンサイズに起因する。即
ち、相対的にグレーンサイズが大きい場合よりグレーン
サイズが微細なポリシリコンの方が、粒界の面積が増加
してシリサイデーションが急激に行なわれるからであ
る。
【００１１】このような、急激なシリサイデーション
は、後の熱処理工程によって金属集塊現象をもたらして
ゲート電極のシート抵抗を急激に増加させる。
【００１２】図６〜図７は、従来の技術によるポリサイ
ド型のゲート電極を有する半導体装置のシリサイド構造
及びその形成方法を示す工程図である。
【００１３】まず、図６を参照すると、シリコン基板か
らなる半導体基板１０の所定部分にＬＯＣＯＳ(Local O
xidation of Silicide)法などの素子隔離方法によって
フィールド酸化膜（図示省略）を形成し、半導体素子の
活性領域と素子隔離領域とを形成する。そして、上記半
導体基板１０の表面を熱酸化してゲート絶縁膜形成用と
しての酸化膜１１を成長させて形成する。その後、ゲー
ト電極を形成するために上記ゲート絶縁膜形成用の酸化
膜１１の上面に不純物がドーピングされたポリシリコン
層１２を化学気相蒸着(chemical vapor deposition；以
下「ＣＶＤ」という)法で蒸着して形成するか、或いは
ドーピングされていないポリシリコン層をＣＶＤ法で蒸
着した後、イオン注入を施してドーピングさせて形成す
る。
【００１４】このように形成されたポリシリコン層１２
は、後述の工程でパターニングされてゲート電極の下部
構造と成る。このとき、蒸着されるポリシリコン層１２
は、後の工程で形成されるシリサイド層１６０（図７参
照）の厚さを含めたゲート電極全体の厚さを考慮して形
成する。そして、上記ポリシリコン層１２とゲート絶縁
膜形成用の酸化膜１１とをフォトリソグラフィーで順次
パターニングし、残留したポリシリコン層１２及び残留
した酸化膜１１から下部ゲート電極１２及びゲート絶縁
膜１１を形成する。
【００１５】その後、ＬＤＤ(Lightly doped drain)構
造を有するソース及びドレインを形成するために、上記
下部ゲート電極１２をイオン注入マスクとして用いて不
純物イオンを低濃度で注入し、低濃度イオン埋込層１４
を半導体基板１０の活性領域に形成する。このとき、イ
オン注入される不純物は、上記半導体基板１０の導電型
と反対の導電型のイオンを使用する。即ち、半導体基板
１０の導電型がＰ型の場合にはヒ素（As）などのＮ型不
純物イオンを使用し、その逆の場合にはホウ素（B）又
は二フッ化ホウ素（BF2）等のＰ型不純物イオンを使用
する。
【００１６】そして、上記下部ゲート電極１２及びゲー
ト絶縁膜１１の露出した側面に酸化膜または窒化膜等の
絶縁体からなる側壁スペーサ１３を形成する。その後、
上記下部ゲート電極１２及び側壁スペーサ１３をイオン
注入マスクとして用いて不純物イオンを高濃度に注入
し、高濃度イオン埋込層１５を半導体基板１０の活性領
域に形成する。
【００１７】このとき、上記高濃度イオン埋込層１５は
予め形成された低濃度イオン埋込層１４と重なるように
形成され、イオン注入される不純物は上記半導体基板１
０の導電型と反対の導電型のイオンを使用する。即ち、
半導体基板１０の導電型がＰ型の場合にはヒ素（As）等
のＮ型の不純物イオンを使用し、その反対の場合にはホ
ウ素（B）又は二フッ化ホウ素（BF2）等のＰ型の不純物
イオンを使用することは、低濃度不純物イオン埋込層１
４を形成する場合と同様である。
【００１８】そして、上記低濃度イオン埋込層１４及び
高濃度イオン埋込層１５の中の不純物イオンを充分拡散
させて低濃度不純物拡散領域及び高濃度不純物拡散領域
からなるＬＤＤ構造のソース（１４）及びドレイン（１
５）を形成する。
【００１９】次に、図７を参照すると、ポリシリコン層
からなる下部ゲート電極１２の露出した表面と、高濃度
イオン埋込層１５からなる不純物拡散領域の露出した表
面とにシリサイド形成用の金属としてコバルト（Co）ま
たはチタン（Ti）をスパッタリングで蒸着して金属層を
形成する。このとき、このような金属層を形成する厚さ
は、下部ゲート電極１２の厚さを含め、後の工程で形成
されるポリサイド構造のゲート電極全体の最終的な高さ
に適するように形成する。
【００２０】そして、上記ポリシリコン層からなる下部
電極１２と、その上面に形成した金属層とに急速熱処理
を施してシリコンと金属とを反応させ、金属層が形成さ
れた下部ゲート電極１２の上面と不純物拡散領域の上面
とに電極抵抗減少用のシリサイド層１６０、１６１をそ
れぞれ形成して、ポリサイド構造を有する最終的な下部
ゲート電極１２及びその上面の上部ゲート電極１６０を
形成する。この時、上記シリサイド層１６０，１６１が
ゲート電極と不純物拡散領域とに同時に形成される工程
をサリサイデーション(salicidation)といい、このよう
に形成された物質をサリサイド(salicide)という。
【００２１】尚、このように別個の金属層を蒸着した
後、急速熱処理を施して上記シリサイド層１６０，１６
１を形成する代わりに、ドーピングされたポリシリコン
層からなる下部ゲート電極１２の上面にシリサイドコン
ポジットターゲットを用いてシリサイド層（図示省略）
を直接形成することもできるが、これは均一にシリサイ
ド層を蒸着することが困難であり、パーティクルが発生
する。
【００２２】図８は、従来の技術によって製造されたシ
リサイド構造を有するトランジスタ素子のレイアウトを
示す平面図である。上述のように第１導電型のシリコン
基板からなる半導体基板１０（図７参照）の活性領域の
上面に第２導電型の高濃度イオン埋込層１５からなる不
純物拡散領域（図７参照）が形成されており、この第２
導電型の不純物拡散領域の上面には、図８に示すよう
に、該不純物拡散領域を覆うようにコンタクト抵抗減少
用のシリサイド層１６１が形成され、このシリサイド層
１６１は、酸化膜または窒化膜等からなるゲート側壁ス
ペーサ１３によって側面が囲まれたゲート電極を中心と
してその両側に形成されている。
【００２３】上記ゲートの上部表面にはシート抵抗減少
用のシリサイド層１６０が形成されている。このとき、
シート抵抗減少用のシリサイド層１６０は、急激なシリ
サイデーションに起因して金属集塊現象が発生して後の
熱処理工程によって断線された部位Ａが発生するので、
熱的安定性が低い。尚、コンタクト抵抗減少用のシリサ
イド層１６１には多数個のコンタクト１７が形成されて
いる。
【００２４】上述したように、従来の技術によるポリサ
イド型のゲート電極を有する半導体装置のシリサイド構
造及びその製造方法は、０.２５μｍ以下の設計準則を
有する素子においてグレーンサイズが微細なポリシリコ
ンをマトリックスにしてケイ化コバルトを形成する場
合、相対的に粒界の面積が広く、またグレーンサイズが
微細なため、急激なシリサイデーションによって形成さ
れたシリサイド層１６０（図７参照）と反応していない
ポリシリコン層からなるゲート電極１２との界面におけ
るモフォロジーが不均一であった。このような界面の不
均一性は、後の熱処理工程で深化し、結局ケイ化コバル
トからなるシリサイド層１６０の金属集塊現象をもたら
してゲート電極のシート抵抗を増加させるので、ゲート
ドーピング効率に優れたグレーンサイズが微細なポリシ
リコンに対して適用することが難しいという問題点があ
った。
【００２５】
【発明が解決しようとする課題】従って、本発明の目的
は、グレーンサイズが微細な第１ポリシリコン層の上面
にシリサイド形成用金属の拡散を防止するバリヤ層を電
気が導通できる程度の厚さに形成し、その上面のシリサ
イド層が均一な界面を有する構造を持たせて形成するこ
とにより、熱的安定性を改善するようにした半導体装置
のシリサイド構造を提供することにある。
【００２６】本発明の他の目的は、グレーンサイズが微
細な第１ポリシリコン層の上面にシリサイド形成用金属
の拡散を防止するバリヤ層を電気が導通できる程度の厚
さに形成し、その上面にシリサイド形成用第２ポリシリ
コン層を形成した後、通常の方法でシリサイドを形成し
て急激なシリサイデーションを防止して均一な境界面を
有するシリサイド層を形成することにより、金属集塊現
象等を防止して均一な界面を有し、熱的安定性を改善す
るようにした半導体装置のシリサイド構造の形成方法を
提供することにある。
【００２７】
【課題を解決するための手段】このような目的を達成す
るために、本発明によるシリサイド構造は、半導体基板
の所定の部位に形成されたポリシリコン層と、このポリ
シリコン層の上面に形成され電気を導通し且つ金属原子
の拡散を防止する拡散バリヤ層と、前記拡散バリヤ層の
上面に形成され前記金属原子を含むシリサイド層と、か
らなるものである。
【００２８】ここで、前記金属原子は、チタン又はタン
グステン、モリブデン、コバルト、タンタル、白金の高
融点金属から構成する。
【００２９】また、前記拡散バリヤ層は、酸化膜で構成
する。
【００３０】さらに、前記拡散バリヤ層は、１０Å程度
の厚さに形成する。
【００３１】また、他の手段によるシリサイド構造は、
半導体基板の所定の部位に形成されたゲート絶縁膜とポ
リシリコン層と金属原子拡散バリヤ層と第１シリサイド
層とからなるゲートパターンと、前記ゲートパターンの
両側面に形成された側壁スペーサと、前記ゲートパター
ンの下方両側にて前記半導体基板内部にそれぞれ形成さ
れた一対の不純物拡散領域と、前記不純物拡散領域の表
面に形成された第２シリサイド層と、からなるサリサイ
ド構造を有するものである。
【００３２】ここで、前記金属原子拡散バリヤ層は、電
気を導通し、１０Å程度の厚さに形成されている。
【００３３】そして、前記第１シリサイド層及び第２シ
リサイド層は、チタン又はタングステン、モリブデン、
コバルト、タンタル、白金の高融点金属とシリコンとの
化合物からなるものである。
【００３４】また、本発明によるシリサイド構造の形成
方法は、半導体基板の上面に第１ポリシリコン層を形成
するステップと、前記第１ポリシリコン層の上面に電気
を導通させる金属原子拡散バリヤ層を形成するステップ
と、前記拡散バリヤ層の上面に第２ポリシリコン層を形
成するステップと、前記第２ポリシリコン層の上面に前
記金属原子からなる金属層を所定の厚さに形成するステ
ップと、前記金属層と前記第２ポリシリコン層とを反応
させてシリコン化合物層を形成するステップと、を順次
行うこととする。
【００３５】ここで、前記第１ポリシリコン層及び第２
ポリシリコン層は、グレーンが微細なポリシリコンで形
成する。
【００３６】また、前記第２ポリシリコン層を形成する
ステップの後、前記第１ポリシリコン層及び第２ポリシ
リコン層を不純物イオンでドーピングするステップをさ
らに行うこととする。
【００３７】さらに、前記第１ポリシリコン層は、前記
ポリシリコンと前記金属原子との化合物層が安定的に形
成できる厚さとなるように形成する。
【００３８】さらにまた、前記金属原子拡散バリヤ層
は、酸化膜からなり、約１０Å程度の厚さを有するよう
に形成する。
【００３９】そして、前記金属層は、チタン又はタング
ステン、モリブデン、コバルト、タンタル、白金の高融
点金属で形成する。
【００４０】また、他の手段によるシリサイド構造の形
成方法は、半導体基板の上面にゲート絶縁膜を形成する
ステップと、前記ゲート絶縁膜の上面に第１ポリシリコ
ン層を形成するステップと、前記第１ポリシリコン層の
上面に電気を導通させる金属原子拡散バリヤ層を形成す
るステップと、前記拡散バリヤ層の上面に第２ポリシリ
コン層を形成するステップと、前記第２ポリシリコン層
と前記金属原子拡散バリヤ層と前記第１ポリシリコン層
と前記ゲート絶縁膜とからなる層構造をパターニングし
て残留した前記第２ポリシリコン層と前記金属原子拡散
バリヤ層と前記第１ポリシリコン層と前記ゲート絶縁膜
とからなるゲートパターンを形成するステップと、前記
ゲートパターンの下方両側にて前記半導体基板の内部に
一対の不純物拡散領域を互いに対応するようにそれぞれ
形成して前記ゲートパターンの両側面に絶縁体で側壁ス
ペーサを形成するステップと、露出した前記ゲートパタ
ーンの上面と前記不純物拡散領域の表面とに前記金属原
子からなる金属層を形成するステップと、前記金属層を
熱処理して前記第２ポリシリコン層及び前記不純物拡散
領域に対応させシリサイド層をそれぞれ形成してサリサ
イド構造を形成するステップと、を順次行うこととす
る。
【００４１】ここで、前記第１ポリシリコン層及び前記
第２ポリシリコン層は、グレーンサイズが微細なポリシ
リコン層で形成する。
【００４２】また、前記第２ポリシリコン層を形成する
ステップの後、前記第１ポリシリコン層及び前記第２ポ
リシリコン層を不純物イオンでドーピングさせるステッ
プをさらに行うこととする。
【００４３】さらに、前記第１ポリシリコン層は、前記
シリコンと前記シリサイド層が安定的に形成できる厚さ
となるように形成する。
【００４４】さらにまた、前記金属原子拡散バリヤ層
は、酸化膜からなり、約１０Å程度の厚さを有するよう
に形成する。
【００４５】また、前記金属層は、チタン又はタングス
テン、モリブデン、コバルト、タンタル、白金の高融点
金属で形成する。
【００４６】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照して詳細に説明する。本発明は、ケイ
化コバルト等からなるシリサイド層に適合する厚さのポ
リシリコン層の上面に、電気的に導通し且つ金属原子の
拡散を妨害する障壁層として作用するバリヤ層を約１０
Å程度の厚さに形成させることにより、急激なシリサイ
デーションによってシリサイド層が不均一に形成される
ことを防止し、後の熱処理工程で金属集塊現象を改善す
るものである。
【００４７】即ち、本発明では、図１に示すように、ゲ
ート絶縁膜３１の上面にゲートを形成するための第１ポ
リシリコン層３２を所定の厚さに蒸着した後、該第１ポ
リシリコン層３２の上面に絶縁膜からなる拡散バリヤ膜
３３を薄く形成する。この際、上記第１ポリシリコン層
３２の蒸着厚さは、ゲート電極の最終的な高さに対して
ケイ化コバルト等のシリサイド層３８０が形成された
時、安定的に存在する厚さを考慮して決定し、上記絶縁
膜からなる拡散バリヤ膜３３は、電気的には導通する
が、金属原子の拡散障壁層として作用する特性及び厚さ
を考慮して決定する。
【００４８】そして、絶縁膜からなる拡散バリヤ膜３３
の上面に金属と反応してシリサイド層３８０を形成し得
る厚さの第２ポリシリコン層３４（図４参照）を形成
し、その上面に金属層を蒸着した後、シリサイデーショ
ンを行って界面モフォロジーの改善されたポリシリコン
構造を完成する。
【００４９】従って、ゲート電極となる第１ポリシリコ
ン層３２と、その上面に形成されるコバルト、チタン、
タングステン等の金属から形成されるシリサイドとの界
面に任意の拡散バリ ヤ層３３を介在させてシリ
サイデーションを行うことにより、後の熱処理工程に対
し優れた熱的安定性を有するシリサイド層が形成され
る。このとき、上記拡散バリヤ層３３は、前述したよう
に、電気的には導通するが、原子の拡散に対して障壁層
として作用する物質からなり、本発明の実施例では約１
０Å程度の非常に薄い酸化膜を使用する。このような拡
散バリヤ層３３を酸化膜で形成する場合、酸化膜がコバ
ルト原子に対して非親和性の性質を有しており、原子が
拡散する障壁となる役割を十分果たすので、ポリシリコ
ン層とシリサイド層との間における均一な界面を形成す
ることが可能である。
【００５０】図１は、本発明によるシリサイド構造を有
する半導体装置の断面図であり、トランジスタ素子を示
している。図１を参照すると、第１導電型の半導体基板
３０の活性領域の上面に酸化膜からなるゲート絶縁膜３
１が位置し、このゲート絶縁膜３１の上面に不純物でド
ーピングされた第１ポリシリコン３２と、酸化膜からな
る拡散バリヤ層３３と、コバルトとシリコンとを化学反
応させて形成したケイ化コバルトからなるシリサイド層
３８０と、が順次形成されている。このとき、上記第１
ポリシリコン層３２と拡散バリヤ層３３とシリサイド層
３８０とを重ねた厚さは、約２０００〜２５００Å程度
に形成され、第１ポリシリコン層３２の厚さは１５００
〜２０００Å程度であり、拡散バリヤ層３３の厚さは約
１０Å程度であり、シリサイド層３８０の厚さは約５０
０Å程度である。
【００５１】上記シリサイド層３８０は、厚さが相対的
に非常に薄い拡散バリヤ層３３の上面にグレーンサイズ
が微細な第２ポリシリコン層３４（図４参照）を蒸着し
た後、この第２ポリシリコン層３４、上記拡散バリヤ層
３３、上記第１ポリシリコン層３２、上記ゲート絶縁膜
３１などをパターニングしてゲートパターンを形成し、
次に一般的なＭＯＳトランジスタ製造工程によりＬＤＤ
構造を構成する第２導電型の不純物拡散領域３６、３７
及び側壁側壁スペーサ３５を形成し、次に上記不純物拡
散領域３７と上記ゲートパターン（３１，３２，３３）
の上面に位置した第２ポリシリコン層の表面とにコバル
トなどからなるシリサイド形成用の金属層を形成し、こ
れに急速熱処理を施すことにより該金属層とシリコン層
とを化学反応させてシリサイド化合物を形成する方法を
用いて形成される。
【００５２】この際、上記シリコン層と金属層との接触
部位でサリサイデーション反応が生ずるので、上記第２
ポリシリコン層内のみならず、露出した半導体基板３０
の表面に形成された不純物拡散領域となる高濃度イオン
埋込層３７の表面にも、コンタクト抵抗減少用のシリサ
イド層３８１が同時に形成される。
【００５３】従って、上述のように、シリサイド層３８
０及びシリサイド層３８１が互いに異なる位置で同時に
形成される。このようなシリサイド層３８０、３８１が
互いに異なる位置で同時に形成される工程をサリサイデ
ーションといい、こうして形成された物質をサリサイド
という。
【００５４】このように、シリサイド層３８０と第１ポ
リシリコン層３２との間に拡散バリヤ層３３が位置する
ので、特にシリサイド形成用金属としてコバルトを使用
し、上記拡散バリヤ層３３を酸化膜で形成した場合、コ
バルト原子と酸化膜との間の非親和性及び酸化膜のコバ
ルト原子に対する拡散防止作用により、拡散バリヤ層３
３に接するシリサイド層３８０の界面のモフォロジーが
均一に改善される。従って、本発明による半導体装置の
シリサイド構造は、金属集塊現象などが防止され、後の
熱処理工程に対して優れた熱的安定性を確保することが
できる。
【００５５】図２は、本発明によって製造されたシリサ
イド構造を有するトランジスタ素子のレイアウトを示す
平面図である。上述のように、第１導電型のシリコン基
板からなる半導体基板３０（図１参照）の活性領域の上
面に第２導電型の不純物拡散領域３７（図１参照）が形
成されており、この第２導電型の不純物拡散領域３７の
上面には、図２に示すように、該不純物拡散領域３７を
覆うようにコンタクト抵抗減少用のシリサイド層３８１
が形成され、このシリサイド層３８１は、酸化膜または
窒化膜等からなるゲート側壁スペーサ３５に側面が囲ま
れたゲート電極（図示省略）を中心としてその両側に形
成されている。
【００５６】上記ゲート電極の上部表面にはシート抵抗
減少用のシリサイド層３８０が形成されている。この
際、シート抵抗減少用のシリサイド層３８０は、その下
部に拡散バリヤ層（図１参照）を介在させているので、
金属集塊現象が防止され、後の熱処理工程に対して熱的
安定性を確保することができる。そして、コンタクト抵
抗減少用のシリサイド層３８１には多数個のコンタクト
３９が形成されている。
【００５７】図３〜図５は、本発明によるシリサイド構
造の形成方法を、サリサイデーションによりサリサイド
を形成するステップを含んで順次に示す工程図で、上記
シリサイド構造は、拡散バリヤ層であるイントラポリ層
を有している。
【００５８】まず、図３を参照すると、第１導電型のシ
リコン基板からなる半導体基板３０の所定の部位にＬＯ
ＣＯＳ法などの素子隔離方法によってフィールド酸化膜
（図示省略）を形成して素子の活性領域と素子隔離領域
とを形成する。そして、上記半導体基板３０の表面を熱
酸化することにより、ゲート絶縁膜３１形成用としての
酸化膜を成長させて形成する。
【００５９】その後、ゲート電極を形成するためにゲー
ト絶縁膜３１形成用の酸化膜の上面に不純物イオンがド
ーピングされていない第１ポリシリコン層３２をＣＶＤ
法で蒸着する。
【００６０】このように形成された第１ポリシリコン層
３２は、後述の工程でパターニングされてシリサイドと
一緒にゲート電極と成る。このとき、蒸着される第１ポ
リシリコン層３２は、充分なゲートドーピングのために
グレーンサイズが微細なポリシリコンで形成し、その厚
さはゲート電極全体の高さ及び後の工程で形成されるシ
リサイド層の厚さを考慮して形成する。ここで、本発明
の実施例では１５００〜２０００Åの厚さに形成されて
いる。
【００６１】そして、露出した第１ポリシリコン層３２
の表面に、シリサイド形成用の金属層に対して非親和性
の性質を有し、上記金属内の金属原子の拡散を防ぐ拡散
バリヤ層３３を薄く形成する。このとき、本発明の実施
例において、拡散バリヤ層３３は、第１ポリシリコン層
３２を不活性気体雰囲気のチャンバ内に入れて少量の酸
素を流しながら酸化膜で約１０Åの厚さを有するように
成長させて形成する。また、拡散バリヤ層３３は酸化膜
のみならず、電気的に導通し、且つ原子の拡散を防止し
得る物質で形成することができる。
【００６２】次に、図４を参照すると、拡散バリヤ層３
３の上面にシリサイデーションのためのドーピングされ
ていない第２ポリシリコン層３４をＣＶＤ法により蒸着
して形成する。このとき、この第２ポリシリコン層３４
は、グレーンサイズが小さくなるように形成し、蒸着さ
れる厚さは後の工程で形成されるシリサイド形成用の金
属層と完全に反応してシリサイド層になる場合を考慮し
て決定する。ここで、本発明の実施例では４００〜５０
０Å程度の厚さに形成されている。即ち、ゲート電極の
最終的な高さに対してシリサイド層が安定的に存在しう
る厚さを考慮して第２ポリシリコン層３４を蒸着する。
【００６３】そして、上記第２ポリシリコン層３４及び
第１ポリシリコン層３２に導電性を与えるための不純物
イオンを注入し、上記第２ポリシリコン層３４及び第１
ポリシリコン層３２をドーピングさせる。このとき、上
記第２ポリシリコン層３４及び第１ポリシリコン層３２
は、グレーンサイズを微細に構成されたので、ドーピン
グが容易である。
【００６４】その後、上記第２ポリシリコン層３４の上
面に図示省略のフォトレジストを塗布した後、ゲート電
極をパターニングするための露光マスクを用いて露光及
び現像を施してフォトレジストパターン（図示省略）を
形成した後、このフォトレジストパターンにより保護さ
れない部位における第２ポリシリコン層３４と拡散バリ
ヤ層３３と第１ポリシリコン層３２とゲート絶縁膜３１
とからなる層構造を、ドライエッチング等による非等方
性エッチングにより除去して半導体基板３０の表面を露
出させ、残留した第２ポリシリコン層３４と拡散バリヤ
層３３と第１フォトシリコン層３１とゲート絶縁膜３１
とからなるゲートパターンを形成する。
【００６５】そして、ＬＤＤ構造を有するソース及びド
レインを形成するために、上記ゲートパターンをイオン
注入マスクとして用いて第２導電性不純物イオンを低濃
度で注入し、低濃度イオン埋込層３６を半導体基板３０
の活性領域に形成する。このとき、イオン注入される不
純物は、上記半導体基板３０の導電型と反対の導電型の
イオンを使用する。即ち、半導体基板３０の導電型がＰ
型の場合にはヒ素等のＮ型不純物イオンを使用し、その
反対の場合にはホウ素、二フッ化ホウ素などのＰ型不純
物イオンを使用する。
【００６６】そして、ゲートパターンの露出した側面に
酸化膜または窒化膜等の絶縁体から成る側壁スペーサ３
５を形成する。この際、側壁スペーサ３５は、ゲートパ
ターンを含む半導体基板３０の上面に絶縁膜を蒸着した
後、該半導体基板３０の表面をエッチング停止層として
用いるエッチバック工程で形成する。
【００６７】その後、上記ゲートパターンと側壁スペー
サ３５とをイオン注入マスクとして用い、第２導電型の
不純物を不純物イオンとして用いて高濃度に注入し、高
濃度イオン埋込層３７を半導体基板３０の活性領域に形
成する。このとき、上記高濃度イオン埋込層３７は、予
め形成された低濃度イオン埋込層３６に重なるように形
成され、イオン注入される不純物は、上記半導体基板３
０の導電型と反対の導電型のイオンを使用する。即ち、
半導体基板３０の導電型がＰ型の場合にはヒ素等のＮ型
不純物イオンを使用し、その反対の場合にはホウ素、二
フッ化ホウ素等のＰ型不純物イオンを使用することは、
低濃度不純物イオン埋込層３６を形成する場合と同一で
ある。
【００６８】そして、低濃度イオン埋込層３６及び高濃
度イオン埋込層３７の中の不純物イオンを充分拡散さ
せ、ＬＤＤ領域の低濃度不純物拡散領域及び高濃度不純
物拡散領域からなるＬＤＤ構造のソース３６及びドレイ
ン３７を形成する。
【００６９】次に、図５を参照すると、図４に示すシリ
コンからなる第２ポリシリコン層３４の表面と、高濃度
イオン埋込層３７による高濃度不純物拡散領域の表面と
にシリサイド形成用の金属でコバルトまたはチタン、タ
ングステンなどをスパッタリングで蒸着して金属層（図
示省略）を形成する。このとき、チタン又はタングステ
ン、モリブデン、コバルト、タンタル、白金などような
高融点金属で形成する金属層の形成厚さは、第２ポリシ
リコン層３４の厚さと合わせられ、全体の厚さは、後の
工程で形成されるポリサイド構造を有するゲート電極の
最終的な高さに適合するようにする。
【００７０】そして、残留した第２ポリシリコン層３４
と金属層とに急速熱処理を施して金属とシリコンとを反
応させ、金属層の形成された第２ポリシリコン層３４
（図４参照）の上面と高濃度不純物拡散領域の上面とに
シート抵抗減少用のシリサイド層３８０とコンタクト抵
抗減少用のシリサイド層３８１をそれぞれ形成してポリ
サイド構造を有する最終ゲート電極を形成する。なお、
シリサイド層がゲート電極と不純物拡散領域とに同時に
形成される工程をサリサイデーションといい、その形成
物質をサリサイドという。
【００７１】このようなシリサイデーション反応によ
り、拡散バリヤ層３３は、グレーンサイズが微細な第１
ポリシリコン層３２への金属原子の拡散を防止し、第２
ポリシリコン層３４（図４参照）からシリサイド化が形
成されるシリサイド層３８０のモフォロジーを改善する
とともに、金属集塊現象を抑えてシリサイド層のシート
抵抗を減少させる。
【００７２】
【発明の効果】従って、本発明によるシリサイド構造
は、グレーンサイズが微細な第１ポリシリコン層の上面
にシリサイド形成用金属の拡散を防止するバリヤ層を電
気が導通できる程度の厚さに形成され、その上面のシリ
サイド層が均一且つ滑らかな界面を有する構造を持たせ
て形成されることにより、モフォロジーを改善すること
ができる。これにより、ゲート電極のシート抵抗を減少
させることができ、熱的安定性を改善することができ
る。なお、サリサイド構造を有するシリサイド構造にお
いても、同様の効果が得られる。
【００７３】また、本発明によるシリサイド構造の形成
方法は、グレーンサイズが微細な第１ポリシリコン層の
上面にシリサイド形成用金属の拡散を防止するバリヤ層
を電気が導通できる程度の厚さに形成し、その上面にシ
リサイド形成用第２ポリシリコン層を形成した後、通常
の方法でシリサイドを形成して急激なシリサイデーショ
ンを防止して均一な境界面を有するシリサイド層を形成
することにより、金属集塊現象等を防止することができ
る。これにより、ゲート電極のシート抵抗を減少させる
ことができ、後の熱処理工程における熱的安定性を改善
することができる。なお、サリサイド構造を形成するス
テップを有するシリサイド構造の形成方法においても、
同様の効果が得られる。
【図面の簡単な説明】
【図１】 本発明によるシリサイド構造を有する半導体
装置の断面図で、トランジスタ素子を示す図である。
【図２】 上記トランジスタ素子のレイアウトを示す平
面図である。
【図３】 本発明によるシリサイド構造の形成方法を示
す工程図で、半導体基板の上面に酸化膜と第１ポリシリ
コン層と拡散バリヤ層とを順次形成する工程を示す断面
図である。
【図４】 上記の工程図において、拡散バリヤ層の上面
に第２ポリシリコン層を形成した多層膜構造をパターニ
ングしてゲートパターンを形成し、その両側面に側壁ス
ペーサを形成し、半導体基板内部に不純物拡散領域を形
成する工程を示す断面図である。
【図５】 上記の工程図において、第２ポリシリコン層
の表面と不純物拡散領域の表面とに金属層を形成し、こ
れを熱処理してサリサイドを形成する工程を示す断面図
である。
【図６】 従来の技術による半導体装置のシリサイド構
造を示す工程図で、半導体基板の上面に酸化膜とポリシ
リコン層とを形成し、これをパターニングしてゲートパ
ターンを形成し、その両側面に側壁スペーサを形成し、
上記半導体基板内部に不純物拡散領域を形成する工程を
示す断面図である。
【図７】 上記の工程図において、ポリシリコン層の表
面と不純物拡散領域の表面とに金属層を形成し、これを
熱処理してサリサイドを形成する工程を示す断面図であ
る。
【図８】 従来の技術によるシリサイド構造を有するト
ランジスタ素子のレイアウトを示す平面図である。
【符号の説明】
３０…半導体基板 ３１…ゲート絶縁膜 ３２…第１ポリシリコン層 ３３…拡散バリヤ層 ３４…第２ポリシリコン層 ３５…側壁スペーサ ３６…低濃度イオン埋込層（ソース） ３７…高濃度イオン埋込層（ドレイン） ３８０…シリサイド層 ３８１…シリサイド層 ３９…コンタクト

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の所定の部位に形成されたポリ
    シリコン層と、 このポリシリコン層の上面に形成され電気を導通し且つ
    金属原子の拡散を防止する拡散バリヤ層と、 この拡散バリヤ層の上面に形成され前記金属原子を含む
    シリサイド層と、からなるシリサイド構造。
  2. 【請求項２】前記金属原子は、チタン又はタングステ
    ン、モリブデン、コバルト、タンタル、白金の高融点金
    属であることを特徴とする請求項１記載のシリサイド構
    造。
  3. 【請求項３】前記拡散バリヤ層は、酸化膜であることを
    特徴とする請求項１記載のシリサイド構造。
  4. 【請求項４】前記拡散バリヤ層は、１０Å程度の厚さに
    形成されたことを特徴とする請求項１記載のシリサイド
    構造。
  5. 【請求項５】半導体基板の所定の部位に形成されたゲー
    ト絶縁膜とポリシリコン層と金属原子拡散バリヤ層と第
    １シリサイド層とからなるゲートパターンと、 前記ゲートパターンの両側面に形成された側壁スペーサ
    と、 前記ゲートパターンの下方両側にて前記半導体基板内部
    にそれぞれ形成された一対の不純物拡散領域と、 前記不純物拡散領域の表面に形成された第２シリサイド
    層と、からなるサリサイド構造を有することを特徴とす
    るシリサイド構造。
  6. 【請求項６】前記金属原子拡散バリヤ層は、電気を導通
    し、１０Å程度の厚さを有することを特徴とする請求項
    ５記載のシリサイド構造。
  7. 【請求項７】前記第１シリサイド層及び第２シリサイド
    層は、チタン又はタングステン、モリブデン、コバル
    ト、タンタル、白金の高融点金属とシリコンとの化合物
    からなることを特徴とする請求項５記載のシリサイド構
    造。
  8. 【請求項８】半導体基板の上面に第１ポリシリコン層を
    形成するステップと、 前記第１ポリシリコン層の上面に電気を導通させる金属
    原子拡散バリヤ層を形成するステップと、 前記拡散バリヤ層の上面に第２ポリシリコン層を形成す
    るステップと、 前記第２ポリシリコン層の上面に前記金属原子からなる
    金属層を所定の厚さに形成するステップと、 前記金属層と前記第２ポリシリコン層とを反応させてシ
    リサイド層を形成するステップと、を順次行うことを特
    徴とするシリサイド構造の形成方法。
  9. 【請求項９】前記第１ポリシリコン層及び第２ポリシリ
    コン層は、グレーンサイズが微細なポリシリコンで形成
    することを特徴とする請求項８記載のシリサイド構造の
    形成方法。
  10. 【請求項１０】前記第２ポリシリコン層を形成するステ
    ップの後、 前記第１ポリシリコン層及び第２ポリシリコン層を不純
    物イオンでドーピングするステップをさらに行うことを
    特徴とする請求項８記載のシリサイド構造の形成方法。
  11. 【請求項１１】前記第１ポリシリコン層は、前記ポリシ
    リコンと前記金属原子との化合物層が安定的に形成でき
    る厚さとなるように形成することを特徴とする請求項８
    記載のシリサイド構造の形成方法。
  12. 【請求項１２】 前記金属原子拡散バリヤ層は、酸化膜
    からなり、約１０Å程度の厚さを有するように形成する
    ことを特徴とする請求項８記載のシリサイド構造の形成
    方法。
  13. 【請求項１３】前記金属層は、チタン又はタングステ
    ン、モリブデン、コバルト、タンタル、白金の高融点金
    属で形成することを特徴とする請求項８記載のシリサイ
    ド構造の形成方法。
  14. 【請求項１４】半導体基板の上面にゲート絶縁膜を形成
    するステップと、 前記ゲート絶縁膜の上面に第１ポリシリコン層を形成す
    るステップと、 前記第１ポリシリコン層の上面に電気を導通させる金属
    原子拡散バリヤ層を形成するステップと、 前記拡散バリヤ層の上面に第２ポリシリコン層を形成す
    るステップと、 前記第２ポリシリコン層と前記金属原子拡散バリヤ層と
    前記第１ポリシリコン層と前記ゲート絶縁膜とからなる
    層構造をパターニングして残留した前記第２ポリシリコ
    ン層と前記金属原子拡散バリヤ層と前記第１ポリシリコ
    ン層と前記ゲート絶縁膜とからなるゲートパターンを形
    成するステップと、 前記ゲートパターンの下方両側にて前記半導体基板の内
    部に一対の不純物拡散領域を互いに対応するようにそれ
    ぞれ形成して前記ゲートパターンの両側面に絶縁体で側
    壁スペーサを形成するステップと、 露出した前記ゲートパターンの上面と前記不純物拡散領
    域の表面とに前記金属原子からなる金属層を形成するス
    テップと、 前記金属層を熱処理して前記第２ポリシリコン層及び前
    記不純物拡散領域に対応させシリサイド層をそれぞれ形
    成してサリサイド構造を形成するステップと、を順次行
    うことを特徴とするシリサイド構造の形成方法。
  15. 【請求項１５】前記第１ポリシリコン層及び前記第２ポ
    リシリコン層は、グレーンサイズが微細なポリシリコン
    層で形成することを特徴とする請求項１４記載のシリサ
    イド構造の形成方法。
  16. 【請求項１６】前記第２ポリシリコン層を形成するステ
    ップの後、 前記第１ポリシリコン層及び前記第２ポリシリコン層を
    不純物イオンでドーピングさせるステップをさらに行う
    ことを特徴とする請求項１４記載のシリサイド構造の形
    成方法。
  17. 【請求項１７】前記第１ポリシリコン層は、前記シリコ
    ンと前記シリサイド層が安定的に形成できる厚さとなる
    ように形成することを特徴とする請求項１４記載のシリ
    サイド構造の形成方法。
  18. 【請求項１８】前記金属原子拡散バリヤ層は、酸化膜か
    らなり、約１０Å程度の厚さを有するように形成するこ
    とを特徴とする請求項１４記載のシリサイド構造の形成
    方法。
  19. 【請求項１９】前記金属層は、チタン又はタングステ
    ン、モリブデン、コバルト、タンタル、白金の高融点金
    属で形成することを特徴とする請求項１４記載のシリサ
    イド構造の形成方法。
JP2001010513A 2000-01-28 2001-01-18 シリサイド構造及びその形成方法 Pending JP2001223177A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000004244A KR100353550B1 (ko) 2000-01-28 2000-01-28 실리사이드 구조 및 그 형성방법
KR4244/2000 2000-01-28

Publications (1)

Publication Number Publication Date
JP2001223177A true JP2001223177A (ja) 2001-08-17

Family

ID=19642419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001010513A Pending JP2001223177A (ja) 2000-01-28 2001-01-18 シリサイド構造及びその形成方法

Country Status (3)

Country Link
US (1) US20010025995A1 (ja)
JP (1) JP2001223177A (ja)
KR (1) KR100353550B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859949B1 (ko) * 2002-07-19 2008-09-23 매그나칩 반도체 유한회사 아날로그 반도체 소자의 제조방법
WO2014034748A1 (ja) * 2012-08-29 2014-03-06 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101688614B1 (ko) 2010-03-04 2016-12-22 삼성전자주식회사 트랜지스터
CN103545215B (zh) * 2012-07-17 2016-06-29 中国科学院微电子研究所 半导体器件及其制造方法
US11107982B2 (en) * 2019-10-15 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859949B1 (ko) * 2002-07-19 2008-09-23 매그나칩 반도체 유한회사 아날로그 반도체 소자의 제조방법
WO2014034748A1 (ja) * 2012-08-29 2014-03-06 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US9786762B2 (en) 2012-08-29 2017-10-10 Longitude Semiconductor S.A.R.L. Gate electrode of a semiconductor device, and method for producing same

Also Published As

Publication number Publication date
US20010025995A1 (en) 2001-10-04
KR100353550B1 (ko) 2002-09-27
KR20010076839A (ko) 2001-08-16

Similar Documents

Publication Publication Date Title
US8178433B2 (en) Methods for the formation of fully silicided metal gates
US8154130B2 (en) Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
JP4458685B2 (ja) シリサイド層の形成方法
JP2003086798A (ja) 半導体装置およびその製造方法
US6528401B2 (en) Method for fabricating polycide dual gate in semiconductor device
US5880505A (en) C49-structured tungsten-containing titanium salicide structure
US20060003534A1 (en) Salicide process using bi-metal layer and method of fabricating semiconductor device using the same
US5827762A (en) Method for forming buried interconnect structue having stability at high temperatures
US8076203B2 (en) Semiconductor device and method of manufacturing the same
US6169025B1 (en) Method of fabricating self-align-contact
JP2001223177A (ja) シリサイド構造及びその形成方法
JPH07115196A (ja) 半導体装置及びその製造方法
KR100289372B1 (ko) 폴리사이드 형성방법
JP3190858B2 (ja) 半導体装置およびその製造方法
JPH07235606A (ja) 相補型半導体装置及びその製造方法
JP2000208638A (ja) 半導体素子の二重ゲ―トの形成方法
JPH1093077A (ja) 半導体装置とその製造方法
JP2827881B2 (ja) 半導体装置の製造方法
JPH05136398A (ja) 半導体装置の製造方法
KR100372634B1 (ko) 반도체장치의 살리사이드구조 트랜지스터 제조방법
JP2003347312A (ja) 半導体装置の製造方法
JPH0822989A (ja) 半導体装置及びその製造方法
JPH0832067A (ja) Ｍｉｓ型半導体装置
JPH1197554A (ja) 半導体装置およびその製造方法
JPH0536939A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050414