JP2006515466A - 低標準偏差の高抵抗値分割ポリｐ抵抗器 - Google Patents

Abstract

本発明は、二層のポリシリコンから構成されている抵抗器構造に関する。本質的な装置は、専用に付着されるか、又は双極性相補形金属酸化物半導体の流れにおけるベースエピ成長のような存在する工程ステップの部分として形成される上部層を利用して形成される。このポリ層は、打ち込み線量を適切にスケーリングすることにより又はその場ドープ法により比較的高い面抵抗（310Ω/cm²（１平方インチ当たり2000Ω）を超える）をもって製造することができる。本発明において、この層は100 nm（1000 Å）以下の厚みとなるように構成されている。この厚みをもって形成されているこのような抵抗器は、より厚い層をもって製造されている抵抗器と比較して、抵抗がより良好な標準偏差を示すことが実証されている。加えて、細長い形状に製造される実用的な抵抗器は、その形状に５つの屈曲部が組み込まれている場合に、抵抗がより良好な標準偏差を明確に示す。抵抗器の端部は、すでに工程手順の部分である付着とともに自己整合法において、底部ポリ層の付加により形成される。端部の結果、本質的な抵抗器の本体は単一のポリ層から形成され、一方、端部は２つの層から生成される。これらの端部は、標準的な珪化物及び接触子のエッチング処理が、特別な配慮を必要とすることなく、構造体に加えられるのに十分な厚みを有する。加えて、専用の又はすでに使用可能なインプラントが抵抗器の端部に組み込まれ、ポリシリコンから珪化物へのオーミック接触を確実とし、又は接触子金属が実現される。これらのステップは、安定した、低抵抗の、オーミック端部接触子を有し、容易に製造される抵抗器構造を作り出し、及び310Ω/cm²（１平方インチ当たり2000Ω）を超える本質的な抵抗器を作り出すことを可能とする。

Description

本発明は、半導体基板上にポリシリコン抵抗器を形成する構造体及び工程に関し、より詳細には二層ポリシリコン高抵抗値抵抗器構造体に関する。

高抵抗値ポリシリコン抵抗器をポリシリコンウエハ上に他の回路と構成要素とともに形成することは困難である。一つの理由は、ポリシリコン層（単数又は複数）の厚みが他のデバイスの要求特性により決定されることにある。例えば、また付着されたポリシリコンは、能動部品のゲート及び/又はエミッター、低抵抗値抵抗器、コンデンサプレートを形成しなければならない。これは一般的に200ナノメートル（nm）よりも厚い厚みであることを必要とする。

図１に図解するように、ポリシリコン抵抗器は非線形のドープ量関数を示し、ドープ濃度の増大に伴い抵抗は急激に低下する。打ち込みによるドーパント濃度の制御により、約0.060 Ω・cmを超える抵抗率を達成することは困難である。ドープ濃度が減少すると（図１中の点ｂに対して点ａを比較して）ドープ濃度に対する抵抗率の変化の割合は劇的に増大し、抵抗率したがって抵抗を制御することは困難になる。これらの２つの制限は、実際のシート抵抗を310Ω/cm²（１平方インチ当たり2000Ω）以下に制限する。したがってメガΩの抵抗器は大きな空間を必要とし、ダイ寸法を非常に増大させる。

高抵抗値ポリシリコン抵抗器を形成する試みは、イオン打ち込みを利用し、ポリシリコンの厚みを低減してきたが、大した成果は得られていない。他の構造体は多層のポリシリコン利用する。しかし、これらは、しばしば、同じウエハ上のコアデバイスに必要とされるよりも多くの付加的なステップ及び工程を必要とし、結果として生じる抵抗器はデバイス及び工程の制御が制限される。

このような試みの一つは、Dah-Chih Linらに特許された米国特許第6,211,031号に記述されている。この発明は、２つの層を利用する分離又は二値ポリシリコン工程を記述している。第１の層は、付着され、パターニングされて、下層の誘電体基板を露出する。第２のポリシリコン層は、第１の層及び誘電体上に付着される。二重並列抵抗器が形成される。ポリシリコンの抵抗率が高すぎる場合には、抵抗器の端部接触構造が修正接触子を形成する。低オーミック端部構造をもたらすための処理を開示も示唆もしていない。また薄いポリ層を貫通するのではなく、薄いポリ層上に終端するコンタクトホールをエッチングする工程は困難である。

他の方法が、Yu-Ming Tsuiらに特許された米国特許第6,054,359号に見られる。この特許は、より薄い層を覆うより厚いポリシリコン層を備えている薄いポリシリコン層を記述する。薄い層は適所をドープされ、より厚い層はドープされていない。２つの層の組み合わせが抵抗器を形成する。この特別な発明は、形成される抵抗器の端部構造の部分を形成するドープされていない層に特に苦労する。結果として、抵抗器に対する比較的高いオーミック端部接触子が得られる。

従来技術は、薄いポリシリコン抵抗器に珪化物又は金属接触子を組み合わせることに関する技術的な問題に取り組んでいない。珪化物の場合には、形成反応が、薄いポリ層の全てではないが多くを消費する。接触エッチングの場合、必要とされるオーバーリーチはポリ層に完全に穴を開けることがある。上記のそれぞれによって抵抗器は機能しないか、又は信頼できないものとなる。これらの理由で、従来技術の技法は、しばしば、高インピーダンスの端部構造又は場合によっては非オーミック接続を容認させる。

したがってたとえあったとしてもわずかな付加的な工程ステップにより、金属化層に対して比較的低いオーミック抵抗率を有する十分に制御された抵抗器端部構造を有し、存在する工程と互換性がある高抵抗値ポリシリコン集積回路抵抗器を提供することに対する要求が依然としてある。

本発明の目的は、典型的なCMOS、バイポーラ又はBiCMOSの工程流れに対して、付加的な単一のマスクステップを必要とする高抵抗値ポリシリコン抵抗器を提供することである。他の目的は、抵抗値の制御を改善し、その上、特定の場合には、一桁よりも大きくすることにより、ポリシリコンの抵抗率を増大させることである。

Steven Leibiger氏の上記参照し、関連した出願において、ポリシリコンの比較的厚い層がシリコン基板に形成されているフィールド酸化物上に付着されている。この比較的厚い層は、結果的に、高抵抗値抵抗器の端部を形成するのに利用することができ、そして第２のポリシリコン層は、ゲート、エミッター、より低抵抗値抵抗器及びコンデンサプレート形成するのに利用可能である。

Leibigerの出願では、発明の第２の目的は、本質的な抵抗器が一層のみから形成されるが、抵抗器の端部が２つの自己整合した積層から形成されるような方法で、２つの別個に付着されたポリシリコン層からなる高抵抗値抵抗器の構造である。これにより、本質的な抵抗器を、高いシート抵抗値を達成するように（310Ω/cm²（１平方インチ当たり2000Ω）を超える）、より薄く、より少なくドープすることが可能となり、一方端部のポリシリコン積層体を、接触エッチング、珪化物の形成又は他の存在するステップのような通常の工程に容易に耐えるに十分な厚みとすることができる。またポリ層と、珪化物又は接触子金属との間のオーミック接続が達成可能であるように、端部を打ち込み又は他の方法により、抵抗器本体よりも一層多くドープすることができる。

Leibigerの出願において抵抗値を主に決定する第２のポリシリコン層の厚みを100 nm（1000 Å）にまで薄くすることにより、予想されるように抵抗が増大するが、またより薄い層は、抵抗それ自体の標準偏差を著しく低下させることが分かった。また第２の層の幅を低減することにより、予想されるように、抵抗が増大するが、また抵抗の標準偏差も増大することが分かった。しかしながら第２の層の幅を低減することと同等に、より薄い厚みは、抵抗の標準偏差をさらに低下させる。

より薄いポリシリコン抵抗器に対して実現された変動低減の理由は、幾何学的特性と材料特性との釣り合いに関連する。ポリシリコン抵抗器の抵抗は、Ｒ＝（ρ*Ｌ）/Ａ 式１によって決定される。ここでＲは構造体の抵抗、ρは抵抗率（材料特性）、Ｌは抵抗器の長さ、Ａは抵抗器の断面積である。断面積（Ａ）は、抵抗器の厚みと幅の積である。先に議論したように、構造体の抵抗率は、ドーパントの濃度を変化させることにより増大させることができる。しかしながらドーパントの濃度が低下すると、ドーパント濃度による抵抗率の変化の割合は劇的に増大し、抵抗率（したがって抵抗）の制御が困難となる。構造体の厚みを減少させることによって、抵抗はドーパントの濃度に独立して増大する（上記式１のＡを減少）。全く同じ打ち込み線量に対して、薄いポリ層はより高いドープ濃度となる（ドーパントの種/単位体積）。このように、層の抵抗率はより厚いポリ層よりも一層低くなる。このより低い抵抗率の材料から生じる構造体は、抵抗率の低下の傾きが小さいため（図１）、抵抗体の本体と端部との間で拡散を駆動する濃度が低いという事実のため、変動が大変に少なくなる。

以下の詳細な説明が例示的な実施形態、図面、利用方法を参照して進められ、本発明をそれらの実施形態及び利用方法に限定することを意図していないことは、当業者には明らかである。むしろ本発明は、広義の範囲からなり、添付の特許請求の範囲の記載に説明されるようにのみ画定されることを意図されている。

２KΩ/平方と23KΩ/平方の間の表面抵抗率を有する高抵抗値抵抗器をLeibigerの出願にしたがい形成した。いくつかの抵抗器を、370 nm（3700オングストローム（Å））の厚みを有し、抵抗率を決定するポリ層により形成し（以下の議論を参照）、他の抵抗器を100 nm（1000 Å）の厚みの層から形成した。より厚いポリシリコンの脚部は、340 nm（3400 Å）のポリシリコン及び30 nm（300 Å）のアモルファスシリコンであり、370 nm（3700 Å）の厚みからなる。

他の例外は、100 nm（1000 Å）又は370 nm（3700 Å）の層を有する抵抗器に対して観察された。抵抗器が２マイクロメートルの幅と100マイクロメートルの長さをもって形成され、50平方の形状である場合、５つの屈曲部を有する抵抗器は、屈曲部を有さない、又は10の屈曲部を有する同一の抵抗器と比較して、常に抵抗のより低い標準偏差を有した。

実際に100 nm（1000 Å）の層をもって形成されている12K/平方の抵抗器は、表面抵抗の標準偏差が約４％であった。これに対して、層の厚みが370 nm（3700 Å）であることを除いて、同一に製造された６K/平方の抵抗器は、11％〜43％と同程度の範囲の標準偏差を有する。１MΩ程度の抵抗器は、100 nm（1000 Å）の層を有する場合、370 nm（3700 Å）の層を有する0.3MΩの抵抗器が±121％の標準偏差を有するのに対して、±５％の標準偏差を有する。これらの抵抗器は、屈曲部を有さないが、上記と同じ形状因子（２×100マイクロメートル）を有する。

100 nm（1000 Å）の層を有する12KΩの抵抗器は、-2700 ppmの抵抗の温度係数（TCR）を有する。しかしながら100 nm（1000 Å）の層を有する場合、抵抗増加の変化の割合は、370 nm（3700 Å）の層である場合と比較してより小さい。

図２は、フィールド酸化物８の上面の絶縁フィールド酸化物４及び付着ポリシリコン層６からなる工程からの積層体２を示す。図２の場合ではないが、ポリシリコンの下に１以上の酸化物層が存在することがある。このポリシリコン層は、形成される高抵抗値抵抗器の最終的な端部接触構造の底部部分となり、またこの層はCMOSトランジスタのゲート又はNPNトランジスタのエミッターのような他の構造体の他の箇所で使用することもできる。またエピ堆積の部分としてこの層を形成することもできる。

図３は、エッチングし、パターニングして、下側の酸化物層10が露出された図２の構造体を示す。このパターニングは、ホトレジストにより構造体の部分をマスクし、写真撮影のようにホトレジストの部分を露出し、そして保護されていないポリシリコン領域をエッチングにより取り除くことを含む。このような材料及び光化学工程（例えばステップ及び繰り返し等）は、当業界でよく知られている。このステップにおけるエッチング工程を、工程流れの中の他の場合に利用することもでき、又は高抵抗値抵抗体の形成にのみ利用することができる。例えばバイポーラデバイスの活性領域を開口し、単結晶の基部領域にエピ成長させる同じ工程順序とすることができる。この場合には、付加的な処理は必要とされない。

図４は、上部ポリシリコン14を付着した後の図３の構造体を示す。この層は、第１のポリシリコン層の水平面及び垂直面、並びに露出された酸化物の全てを覆っていることに注意されたい。この第２のポリシリコン層は、第１の層よりも著しく薄く、100 nm（1000 Å）以下の厚みの場合に、先に議論したように、結果生じる抵抗器の抵抗の予期せず改善された標準偏差が示される。これは通常のポリシリコン系に付着され、又はエピ成長ステップの部分として配置される。この工程順の間にゲルマニウムを利用することもでき、又は利用しなくとも良い。第２の層が、付着工程の間、その場でドープされないのであれば、第２のポリシリコン層をイオン打ち込みステップによりドープすることができる。インプラントを、ウエハ全体にわたって、選択的に適用することも、又は一面に適用することもできる。一面に適用する場合には、パターニングは必要とされない。ドープの方法に関わらず、厚み及び不純物濃度は、第２のポリシリコン層の最終的なシート抵抗が平方インチ当たり2000 Ωを超えるようにされる。

図４の構造体は、図５に示すようにマスクされ、パターニングされる。利用される各ステップ及びポリシリコンの画定は、抵抗器が利用されていないにも関わらず、工程流れの存在する部分であり、したがって特別な複雑さは存在しない。２つのポリ抵抗器の端部及び単一の本質的なポリ抵抗器14を図５に示す。端部構造12A及び12Bをマスクし、工程の初期に利用されている同じｎ型又はｐ型材料を高い線量で打ち込んだ後の、抵抗器に対する接触点をなす端部構造を図６に示す。この打ち込みステップは必要とされず、またCMOSソース及びドレインの打ち込みのような存在する工程ステップと同一とすることができる。

図７は、抵抗器の端部構造上に形成され、選択的にパターニングされている珪化物層16及び17を示す。珪化物層は、任意であり、二重のポリシリコン層の全体を覆っても、示すように部分のみを覆ってもよい。利用する場合には、珪化物層は相対的に（従来技術と比較して）厚い二重のポリ層に形成されていることが重要である。これにより、薄いポリ層直上の珪化物層に関する問題を取り除くことができる。この珪化物層は、シリコン処理技術に精通しているものにより十分に理解されている方法を利用して、チタン、タングステン、コバルト、白金又は他の金属を使用して製造される。

図８は、誘電体絶縁層18及び、チップ回路の端子に相互接続される金属被覆22に対して抵抗器の端部を相互接続する選択的に配置される金属化ウェル20を有する完全な抵抗器構造体を示す。接触子は、単一の本質的なポリシリコン抵抗体ではなく、二重のポリシリコン抵抗体端部上でエッチングされることに注意されたい。これにより存在する接触子エッチング工程が、変更することなく、十分な工程マージンをもって、この構造上で利用することが可能となる。ウェルは、タングステン、銅、アルミニウム又はこれらの組み合わせ、あるいは当業界で公知の他の金属により充填される。

図９は、上部表面からの抵抗器を示し、抵抗器は、その長さに沿って、端部から端部22の間に、５つの屈曲部24又は湾曲部を有している。

上記実施形態は例示として本明細書に示したものであり、その多くの変更及び代替が可能であることを理解されなければならない。したがって本発明は、添付の特許請求の範囲の記載において説明されるようにのみ画定されて、広くみなされなければない。

ドープ濃度を変化させた表面抵抗率の曲線である。 層の積層体で覆われているウエハの領域を示す断面図であり、上層はポリシリコンである。 ポリシリコンがエッチングされて、下層のフィールド酸化物が露出されている図１の構造体である。 第２の層のポリシリコンが積層体上に付着されている図３から得られた構造である。この層は、その場で又はイオン打ち込み技術を利用してドープされても又はなれなくても良い。 ポリシリコンの両方の層がエッチングされ、パターニングされている図４の構造体を示す。 抵抗体の端部接触子が選択的に打ち込まれ、又は他の方法でドープされている図５の構造体である。 珪化物の層が二重のポリシリコン端部構造上に形成されている図６の構造体である。 誘電体及び金属接続が適用され、最終的な抵抗器が形成されている図７の構造体である。 端部22と、５つの屈曲部を組み込まれている細長い本体を有する抵抗器の位相幾何学的な形態を示す図である。

Claims (21)

1. 半導体ウエハ上に形成さている高抵抗値ポリシリコン抵抗器であって、
   少なくとも１つの酸化物層と、
   前記少なくとも１つの酸化物層上に構成されている第１のポリシリコン層であって、パターニングされてエッチングされ少なくとも１つの酸化物層を露出する開口を有し、このエッチングされた開口の周縁部が垂直の縁部を画定する第１のポリシリコン層と、
   前記第１のポリシリコン層の表面、前記垂直の縁部、前記エッチングされた開口のいくつかの露出された酸化物の全体を覆って付着されている約100 nm（1000 Å）の厚みの第２のポリシリコン層であって、前記露出された酸化物及び前記垂直の縁部上の当該第２のポリシリコン層が、パターニングされてエッチングされ前記高抵抗値抵抗器の外側縁部及び長さ部分を画定し、前記第１のポリシリコン層上の当該第２のポリシリコン層が、パターニングされてエッチングされ前記高抵抗値抵抗器の端部を画定する第２のポリシリコン層と、
   前記高抵抗値抵抗器及び前記端部を覆う誘電体と、
   前記誘電体を介して前記端部のそれぞれに達し、それによって前記高抵抗値抵抗器に電気的な接続を形成する金属接触子とからなる高抵抗値ポリシリコン抵抗器。
2. 前記第２のポリシリコン層へのインプラントをさらに含み、前記第２のポリシリコン層単体の電気的なシート抵抗が310Ω/cm²（平方インチ当たり2000 Ω）を超えている請求項１に記載の高抵抗値ポリシリコン抵抗器。
3. 前記第２のポリシリコン層がドープされた層からなり、その層がエピ堆積工程の間その場でドープされ、そのドープされた第２のポリシリコン層の電気的なシート抵抗が310Ω/cm²（平方インチ当たり2000 Ω）を超えている請求項１に記載の高抵抗値ポリシリコン抵抗器。
4. 前記高抵抗値抵抗器の端部へのインプラントをさらに含み、前記端部の不純物ドープレベルが増加している請求項１に記載の高抵抗値ポリシリコン抵抗器。
5. 少なくとも１つの端部に構成されている自己整合珪化物層をさらに含む請求項１に記載の高抵抗値ポリシリコン抵抗器。
6. 前記珪化物層が、チタン、タングステン、コバルト、白金、又は珪化物層に対して当業界で公知のような金属からなる群より選択された金属を含む請求項５に記載の高抵抗値ポリシリコン抵抗器。
7. 前記金属接触子が金属プラグである請求項１に記載の高抵抗値ポリシリコン抵抗器。
8. 前記金属プラグが、タングステン、銅、アルミニウム又はチタン、あるいはそれらの組み合わせである請求項７に記載の高抵抗値ポリシリコン抵抗器。
9. 前記抵抗器が、その抵抗器の長さに沿って少なくとも１つの屈曲部を有する細長い形状に配列されている請求項１に記載の高抵抗値ポリシリコン抵抗器。
10. 前記第２のポリシリコン層の厚みが100 nm（1000 Å）未満である請求項１に記載の高抵抗値ポリシリコン抵抗器。
11. 高抵抗値ポリシリコン抵抗器を半導体ウエハ上に製造する方法であって、
    少なくとも１つの酸化物層を形成し、
    前記少なくとも１つの酸化物層上に第１のポリシリコン層を作り上げ、
    前記第１のポリシリコン層に開口をパターニングしてエッチングし、少なくとも１つの酸化物層を露出させ、その開口が垂直の縁部を画定する周縁部を有し、
    前記第１のポリシリコン層の表面、前記垂直の縁部、前記エッチングされた開口のいくつかの露出された酸化物の全体を覆う、約100 nm（1000Å）の厚みの第２のポリシリコン層を作り上げ、
    前記露出された酸化物及び前記垂直の縁部上の前記第２のポリシリコン層をパターニングしてエッチングし、前記高抵抗値抵抗器の外側縁部及び長さ部分を画定し、
    前記第１のポリシリコン層上の前記第２のポリシリコン層をパターニングしてエッチングし、前記高抵抗値抵抗器の端部を画定し、
    前記高抵抗値抵抗器及び前記端部を誘電体で覆い、
    前記誘電体を介して前記端部のそれぞれに達し、それによって前記高抵抗値抵抗器に電気的な接続を形成する金属接触子を形成するステップからなる方法。
12. 前記抵抗器の長さに沿って少なくとも１つの屈曲部を有する細長い形状として前記抵抗器を形成するステップをさらに含む請求項１１に記載の方法。
13. 前記第２のポリシリコン層に打ち込むステップをさらに含み、当該第２のポリシリコン層単体の電気的なシート抵抗が310Ω/cm²（平方インチ当たり2000 Ω）を超える請求項１１に記載の方法。
14. エピ堆積工程の間に前記第２のポリシリコン層をその場でドープするステップをさらに含み、それによって310Ω/cm²（平方インチ当たり2000 Ω）を超えるシート抵抗のドープされた第２のポリシリコン層を形成する請求項１１に記載の方法。
15. 第１のポリシリコン層を作り上げることがエピに基づくBiCMOS工程の部分であり、前記第１のポリシリコン層が、CMOS及び他の能動又は受動電気デバイス構造に対する保護層を形成する請求項１１に記載の方法。
16. 前記高抵抗値抵抗器の端部に打ち込み、当該端部の不純物ドープレベルを増加させるステップをさらに含む請求項１１に記載の方法。
17. 前記端部の少なくとも１つに自己整合珪化物層を作り上げるステップをさらに含む請求項１１に記載の方法。
18. 前記珪化物層が、チタン、タングステン、コバルト、白金、又は珪化物層に対して当業界で公知のような金属からなる群より選択された金属を含む請求項１７に記載の方法。
19. 前記金属接触子が金属プラグである請求項１１に記載の方法。
20. 前記金属プラグが、タングステン、銅、アルミニウム又はチタン、あるいはそれらの組み合わせである請求項１９に記載の方法。
21. 前記第２のポリシリコン層の厚みが100 nm（1000 Å）未満である請求項１１に記載の方法。

Images