JPS6350054A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体集積回路装置に関し、特に半導体基板上
に形成される抵抗素子の構造に関する。

（従来の技術） 半導体集積回路装置の抵抗素子には半導体基板内の不純
物拡散抵抗か基板上の多結晶シリコンまたは金属からな
る薄膜抵抗が通常利用される。最近のＭＯ８電界効果ト
ランジスタではシリコン・ゲート電極を用いることが多
いので、抵抗素子もまた多結晶シリコン膜によるものが
増えて来ている。一般に抵抗素材に必要とされる要件は
、固有抵抗が高くとれることパターニング精度が良いこ
とおよび温度係数が比較的小さいことの３点が挙げられ
、また構造的には電流取出し部のコンタクト抵抗が低い
ことが要求される。この多結晶シリコン膜による抵抗素
子は、パターニング精度が良くまた薄膜に比較的低エネ
ルギ・レベルのイオン注入を行なうことで高い抵抗率に
設定することができるほか寄生容量も小さいなどの利点
をもつので、多結晶シリコンはきわめて良質な抵抗素材
の一つとされている。

（発明が解決しようとする問題点） しかしながら、この多結晶シリコン抵抗を含めての大き
な欠点は電流取出し部のコンタクト抵抗が比較的高く且
つバラツキが大きすぎることである。すなわち、電流取
出し部に構造的欠陥を有することである。例えば、多結
晶シリコン抵抗の電流取出し部は、通常、多結晶シリコ
ン膜上のシリコン酸化絶縁膜に穿設されたコンタクト孔
を介するように形成される。すなわち、多結晶シリコン
抵抗膜を流れて来た電流（或いは流れ込む電流）はコン
タクト孔内で急激に向きを変える構造に形成される。し
かし、かかる構造によるとコンタクト孔内の電流パスは
期待するように平均化されない。すなわち、コンタクト
孔への入口または出口付近に電流を集中させるようにな
）等価的に電流パスを狭くしてコンタクト抵抗をあげ且
つバラツクよう作用する。特に多結晶シリコン抵抗の場
合は、コンタクト孔形成の際抵抗の膜面も僅かながらエ
ツチングされるのでこの偏流段差が一層助長され、抵抗
素子間の相対的整合を悪化せしめる。

従来、この対策にはコンタクト孔内の抵抗膜面に白金シ
リサイド合金膜を形成することが行なわれる。この合金
化法はきわめて有効で層抵抗を５Ω／口程度にまで下け
ることができる。しかし、この方法には合金化プロセス
のための特別装置を必要とするのみならず、処理温度の
高すぎるのが難点である。また、他の一つはコンタクト
孔近傍に高濃度不純物をイオン注入することである。し
かしながら、薄い多結晶シリコン膜では固溶度をすぐに
超えて了うので予期した程の効果をあげることができな
い。このようにコンタクト抵抗の問題点については、従
来接触抵抗を下げる面からのみのアプローチが行なわれ
、これと同等或いはこれ以上に影響を与えている電流パ
スの等価的狭隘化の問題については全く未解決のまま残
されている。

〔発明の目的〕

本発明の目的は、上記の情況に鑑み、電流取出しくまた
は取入れ）部における電流パスの等価的狭隘化および接
触抵抗の２つの問題点を解決した抵抗素子を備える半導
体集積回路装置を提供することである。

〔発明の構成〕

本発明の半導体集積回路装置は、半導体基板と、前記半
導体基板上に形成される半導体素子と、低抵抗端部領域
および抵抗値を支配する高抵抗主部領域の互いに区分さ
れる２つの領域から成り且つ前記高抵抗主部領域の端部
がそれぞれ前記低抵抗端部領域の縁端辺部と少なくとも
その下縁部を含んで接触する接続部を備え前記半導体基
板上に形成される抵抗素子とを含む。

（問題点を解決するだめの手段） すなわち、本発明によれば、抵抗素子は低抵抗端部領域
と抵抗値を支配する高抵抗主部領域の２つの領域に最初
から区分され、その接続部は高抵抗主部領域の端部がそ
れぞれ低抵抗端部領域の下縁部を少なくとも含んで縁端
辺部と接触するように構成される。この際、低抵抗端部
領域が半導体素子の活性領域のオーム接触部を兼用して
いてもよく、また、抵抗素材は多結晶シリコンでも金属
等であってもよい。

（作用） かかる構造にすると、高抵抗主部領域から流れて来た電
流（または流れ込む電流）は常に低抵抗端部領域の少な
くとも下縁部から流出入し端部領６一 域内に広がって流れるようになる。すなわち、従来のよ
うな局部集中による電流パスの等測的狭隘化現象は解決
される。また、端部領域に当初から設定した低抵抗化手
段と相　ってきわめて小さなコンタクト抵抗をもつ抵抗
素子を実現し得る。

以下図面を参照して本発明の詳細な説明する。

（実施例） 第１図（ａ）および（ｂ）は、それぞれ本発明の一実施
例を示す平面図および断面図である。

本実施例は多結晶シリコンを抵抗素材に用いた場合を示
し、半導体基板上のフィールド絶縁膜１と、高不純物濃
度の多結晶シリコン膜で形成された低抵抗端部領域２ａ
および２ｂ、低不純物濃度の多結晶シリコン膜で形成さ
れた高抵抗主部領域３と、主部領域３の端部が端部領域
２ａおよび２ｂの縁端辺部を下縁から包み込むようにそ
れぞれ接触して形成した接続部４ａおよび４ｂとアルミ
取出し電極用コンタクト孔５ａおよび５ｂとを含む。こ
こで、６および７はそれぞれシリコン酸化絶縁膜である
。

本実施例のように、抵抗素子を低抵抗に形成された端部
領域と抵抗値を支配するように高抵抗に形成された主部
領域の２つに分ち、高抵抗領域の端部が端部領域の縁端
辺部を下縁から包み込むように接続した場合には、接続
部近傍の電流は端部領域内に矢印の如く広がって流れる
ことができ従来の電流パスの集中化は解消される。また
、接触抵抗の問題は端部領域を低抵抗に形成したことに
よって既に解決されているので、この電流パスの集中化
の解消による構造的欠陥の解決と相俟って抵抗素子のコ
ンタクト抵抗は著しく減少される。

かかる構造の抵抗素子は通常の半導体技術を用いてきわ
めて容易に形成し得る。

第２図（ａ）〜（ｅ）は上記実施例の形成方法の一実施
例を示す工程順序図である。

本実施例では、まず第２図（ａ）に示すようにフィール
ド絶縁膜１上に高不純物濃度多結晶シリコン膜からなる
低抵抗端部領域２ａが選択形成されついでシリコン酸化
絶縁膜旦が全面に被着される。

このシリコン酸化絶縁膜旦は第２図（ｂ）に示すように
選択的に除去される。ついでこの全面には低不純物濃度
の多結晶シリコン膜ｊがＣＶＤ法によって堆積され〔第
２図（Ｃ）〕、接続部４ａおよび高抵抗主部領域３だけ
を残して選択的に除去したうえ改めてシリコン酸化絶縁
膜７ｄｌ被着される。〔第２図（Φ〕。ここで低抵抗端
部領域２ａ上のシリコン酸化絶縁膜６および７にアルミ
取出し電極用コンタクト孔５ａを穿設すれば、第２図←
）に示すように上記実施例の抵抗素子が形成される。こ
の場合、接続部４ａについて幾つかの変形を与えるとと
も可能である。

第３図は本発明の他の実施例を示す断面図である。この
実施例では接続部４ａの一端がコンタクト孔５ａ内にま
で延びる構造で形成される。この構造をとった場合でも
下部の多結晶シリコン膜から高濃度不純物が拡散される
ので何等問題を生じることはない。

以上は低抵抗端部領域２ａの形成を前工程とし高抵抗主
部領域３の形成を後工程とした場合の構造を示したが、
この形成順序を逆にした構造に形成することも勿論可能
である。

第４図は本発明のその他の実施例を示す断面図である。

本実施例では高抵抗主部領域３がまず形成されついで低
抵抗端部領域２ａが形成されるので接続部４ａは２つの
多結晶シリコン膜端部の積層部によって形成される。こ
こで用いた符号は全て前実施例のものと同じである。

第５図は本発明をＢｉ−ＣＭＯ８（パイ・シーモス）構
造の半導体装置に実施した場合の一実施例を示す断面図
である。本実施例ではバイポーラ・トランジスタＱ１お
よびＣ−ＭＯＳ構成の電界効果トランジスタＱｚ、Ｑｓ
がそれぞれ示されている。ここではトランジスタＱ１の
エミッタ領域およびトランジスタＱｚ、Ｑｓのシリコン
・ゲー）を極８゜９がそれぞれ低抵抗端部領域を兼用す
る。すなわち、最近の半導体技術によれば深さの浅いエ
ミッタ領域は通常その上に置かれた比較的不純物濃度の
多結晶シリコン層から熱拡散により形成されるので、本
実施例の構造を得るのはきわめて容易である。

一１〇− 以上は全て多結晶シリコン膜を用いた場合について説明
したが、抵抗素材を金属膜に代えた場合でも容易に実施
し得ることは明らかである。

〔発明の効果〕

以上詳細に説明したように、本発明によれば、接触抵抗
および電流パスの狭　化によるコンタクト抵抗の実効成
分を著しく低減した抵抗素子を半導体基板上に容易に形
成することができるので、抵抗素子間の相対的整合性の
特にすぐれた半導体集積回路装置の構成に顕著なる効果
をあけ得る。

【図面の簡単な説明】

第１図（→および（ｂ）は、それぞれ本発明の一実施例
を示す平面図および断面図、第２図（ａ）〜（ｅ）は上
記実施例の形成方法の一実施例を示す工程順序図、第３
図は本発明の他の実施例を示す断面図、第４図は本発明
のその他の実施例を示す断面図、第５図は本発明をＢ　
ｉ　−０ＭＯ８（バイ・シーモス）構造の半導体装置に
実施した場合の一実施例を示す断面図である。 １・−・・・・フィールド絶縁膜、２ａ、２ｂ・・・・
・・低抵抗端部領域、３・・・・・・高抵抗主部領域、
４ａ、４ｂ・・・・・・接続部、５ａ、５ｂ・・・・・
・アルミ取出し電極用コンタクト孔、６，６，７・・・
・−・シリコン酸化絶縁膜、１・−・・・・低不純物濃
度の多結晶シリコン膜、Ｑｌ・・・・−・バイポーラ・
トランジスタ、Ｑ２・・・・・・ＮチャネルＭＯ８電界
効果トランジスタ、Ｑ３・・・・・・ＰチャネルＭＯ８
電界効果トランジスタ、Ｂ・−・・−・ベース電極、Ｅ
・−・・・・エミッタ電極、Ｃ・・・・−・コレクタ電
極、８．９・−・・・シリコン・グー）！極。

Claims (4)

【特許請求の範囲】
1. （１）半導体基板と、前記半導体基板上に形成される半
   導体素子と、低抵抗端部領域および抵抗値を支配する高
   抵抗主部領域の互いに区分される２つの領域から成り且
   つ前記高抵抗主部領域の端部が、それぞれ前記低抵抗部
   領域の縁端辺部と少くともその下縁部を含んで接触する
   接続部を備え前記半導体基板上に形成され抵抗素子とを
   含むことを特徴とする半導体集積回路装置。
2. （２）前記抵抗素子の低抵抗端部領域および高抵抗主部
   領域が高濃度および低濃度の半導体不純物を含む多結晶
   シリコン膜によりそれぞれ形成されていることを特徴と
   する特許請求の範囲第（１）項記載の半導体集積回路装
   置。
3. （３）前記抵抗素子における２つの領域の接続部が前工
   程により形成される高不純物濃度の多結晶シリコン膜の
   端部を後工程の低不純物濃度の多結晶シリコン膜で下縁
   端面から上面までを包み込むように被覆する積層部によ
   り形成されることを特徴とする特許請求の範囲第（２）
   項記載の半導体集積回路装置。
4. （４）前記抵抗素子の接続部が前工程の低不純物濃度多
   結晶シリコン膜を後工程の高不純物濃度多結晶シリコン
   膜で被覆する２つのシリコン膜端部の積層部により形成
   されをことを特徴とする特許請求の範囲第（２）項記載
   の半導体集積回路装置。