JPS6342532Y2 - - Google Patents
Info
- Publication number
- JPS6342532Y2 JPS6342532Y2 JP3389687U JP3389687U JPS6342532Y2 JP S6342532 Y2 JPS6342532 Y2 JP S6342532Y2 JP 3389687 U JP3389687 U JP 3389687U JP 3389687 U JP3389687 U JP 3389687U JP S6342532 Y2 JPS6342532 Y2 JP S6342532Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- semiconductor
- resistance value
- oxide film
- diffusion layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は外部から抵抗値を制御できる半導体可
変抵抗に関するものである。
変抵抗に関するものである。
半導体可変抵抗はその抵抗値の可変特性を利用
して、たとえば半導体論理回路におけるスイツチ
ング速度を上げるのに、或いは減衰器の減衰量を
変化させるのに極めて効果的である。そしてこの
抵抗値を変化させる機構として、従来はたとえば
幾つかの半導体抵抗素子を直列にしておき、これ
らのうちの幾つかの素子を短絡する能動素子を並
列に別個に取付けることによつて目的を達してい
た。したがつてこの従来の半導体可変抵抗におい
ては、抵抗素子のほかに、能動素子およびこの能
動素子をとりつけるための配線などを必要とす
る。このため抵抗値の変化に多くの段階をつける
ような場合は、能動素子などの占める面積は非常
に大きくならざるを得なかつた。
して、たとえば半導体論理回路におけるスイツチ
ング速度を上げるのに、或いは減衰器の減衰量を
変化させるのに極めて効果的である。そしてこの
抵抗値を変化させる機構として、従来はたとえば
幾つかの半導体抵抗素子を直列にしておき、これ
らのうちの幾つかの素子を短絡する能動素子を並
列に別個に取付けることによつて目的を達してい
た。したがつてこの従来の半導体可変抵抗におい
ては、抵抗素子のほかに、能動素子およびこの能
動素子をとりつけるための配線などを必要とす
る。このため抵抗値の変化に多くの段階をつける
ような場合は、能動素子などの占める面積は非常
に大きくならざるを得なかつた。
したがつて本考案の目的は上記の能動素子など
の占める面積を可及的に小さくした半導体可変抵
抗素子を得ようとするものである。
の占める面積を可及的に小さくした半導体可変抵
抗素子を得ようとするものである。
本考案によれば、一導電型シリコン基板の表面
部分に、他導電型の線状の拡散層から成り、両端
間で所定の抵抗値を有し且つ少なくとも一部が蛇
行して２箇所の拡散層が互いに接近するように配
設された抵抗体を有し、これら２箇所の拡散層を
電気的に短絡、開放するようにより抵抗体の両端
間の抵抗値の変化を生ぜしめるようにした半導体
抵抗において、前記２箇所の拡散層の中間の基板
に形成されたＶ字型の溝とこの溝の表面上に薄い
絶縁酸化被膜およびこの絶縁酸化被膜を覆う導電
膜を設けて成り、この導電膜に電圧を印加するこ
とにより前記の２箇所の拡散層の中間の基板に形
成されたＶ字型の溝とこの溝の表面部分に反転層
を形成せしめ、これによつて前記抵抗値の変化を
生ぜしめるようにしたことを特徴とする半導体可
変抵抗が得られる。
部分に、他導電型の線状の拡散層から成り、両端
間で所定の抵抗値を有し且つ少なくとも一部が蛇
行して２箇所の拡散層が互いに接近するように配
設された抵抗体を有し、これら２箇所の拡散層を
電気的に短絡、開放するようにより抵抗体の両端
間の抵抗値の変化を生ぜしめるようにした半導体
抵抗において、前記２箇所の拡散層の中間の基板
に形成されたＶ字型の溝とこの溝の表面上に薄い
絶縁酸化被膜およびこの絶縁酸化被膜を覆う導電
膜を設けて成り、この導電膜に電圧を印加するこ
とにより前記の２箇所の拡散層の中間の基板に形
成されたＶ字型の溝とこの溝の表面部分に反転層
を形成せしめ、これによつて前記抵抗値の変化を
生ぜしめるようにしたことを特徴とする半導体可
変抵抗が得られる。
上記から分るように、本考案の半導体可変抵抗
においては、従来必要とした能動素子などの占め
る面積を少なくするというよりはむしろ零にする
ことができるので、全体としての面積が非常に少
なくて済む利点を有している。
においては、従来必要とした能動素子などの占め
る面積を少なくするというよりはむしろ零にする
ことができるので、全体としての面積が非常に少
なくて済む利点を有している。
次に図面を参照して本考案につき説明する。
第１図は比較のために示した従来の半導体可変
抵抗の平面図である。図を分り易くするため絶縁
用酸化被膜を除去した状態で示してある。蛇行す
る半導体抵抗素子１および２はｐ型基板の表面部
分に形成された直列接続の２つの線状のｎ型拡散
領域であつて、抵抗値はそれぞれ所定のR1とR2
とを有しているとする。又表面部分に形成された
２つのn+領域３および４と、点線で区切つてCH
と記した部分が薄くなつている絶縁酸化被膜（図
示せず）と、この酸化被膜を覆うアルミニウム導
電膜５とは、CHの部分にチヤネルの形成される
アルミゲートMOSトランジスタ６を構成してい
る。Ａ，A′，Ｂ，ＣおよびC′を囲む方形の点線
で示した部分は、酸化被膜にあけられたコンタク
ト穴の位置を示したものである。この場合ＡとＣ
はふつう相当近くなるように抵抗素子１の形状を
とつてある。アルミニウム導電膜７，８および９
はこれらコンタクト穴を通してこれらｎおよび
n+拡散領域に図に示したような関係位置で接触
している。これによつてＡとA′が接続されて抵
抗素子１と２を合せた抵抗体の一端の電極となる
と同時にトランジスタ６の端子の１つとなり、Ｂ
は抵抗素子１と２を合せた抵抗体の他端の電極と
なり、ＣとC′は接続されてトランジスタ６の端子
の他の１つとなる。そしてこれら抵抗素子１
（R1），抵抗素子２（R2）およびトランジスタ６
によつて次に説明するような半導体可変抵抗が構
成される。なおＡ，Ｂなどのコンタクト孔を示す
点線の外に大きく画かれた点線の枠は、ｎ型領域
１と２の中に形成されたn+領域の大きさを示し、
アルミニウム導電層７，８，９との接触を確実に
するためのものである。
抵抗の平面図である。図を分り易くするため絶縁
用酸化被膜を除去した状態で示してある。蛇行す
る半導体抵抗素子１および２はｐ型基板の表面部
分に形成された直列接続の２つの線状のｎ型拡散
領域であつて、抵抗値はそれぞれ所定のR1とR2
とを有しているとする。又表面部分に形成された
２つのn+領域３および４と、点線で区切つてCH
と記した部分が薄くなつている絶縁酸化被膜（図
示せず）と、この酸化被膜を覆うアルミニウム導
電膜５とは、CHの部分にチヤネルの形成される
アルミゲートMOSトランジスタ６を構成してい
る。Ａ，A′，Ｂ，ＣおよびC′を囲む方形の点線
で示した部分は、酸化被膜にあけられたコンタク
ト穴の位置を示したものである。この場合ＡとＣ
はふつう相当近くなるように抵抗素子１の形状を
とつてある。アルミニウム導電膜７，８および９
はこれらコンタクト穴を通してこれらｎおよび
n+拡散領域に図に示したような関係位置で接触
している。これによつてＡとA′が接続されて抵
抗素子１と２を合せた抵抗体の一端の電極となる
と同時にトランジスタ６の端子の１つとなり、Ｂ
は抵抗素子１と２を合せた抵抗体の他端の電極と
なり、ＣとC′は接続されてトランジスタ６の端子
の他の１つとなる。そしてこれら抵抗素子１
（R1），抵抗素子２（R2）およびトランジスタ６
によつて次に説明するような半導体可変抵抗が構
成される。なおＡ，Ｂなどのコンタクト孔を示す
点線の外に大きく画かれた点線の枠は、ｎ型領域
１と２の中に形成されたn+領域の大きさを示し、
アルミニウム導電層７，８，９との接触を確実に
するためのものである。
第２図はこの第１図の半導体可変抵抗の等価回
路をあらわした図で、AB間の抵抗RABが、トラ
ンジスタ６のオン或いはオフによりR2或いはR1
＋R2にそれぞれ変化することを示している。
路をあらわした図で、AB間の抵抗RABが、トラ
ンジスタ６のオン或いはオフによりR2或いはR1
＋R2にそれぞれ変化することを示している。
従来の半導体可変抵抗素子は以上のような構造
になつているので、抵抗素子を短絡するところ１
箇所につき少なくともトランジスタ６の占める面
積（端子３と４を含む）とわずかではあるが抵抗
素子１，２とトランジスタ６間の配線の占める面
積を必要とする。したがつて短絡を多数必要とす
る多段階の可変抵抗のときは、回路全体として相
当大きい面積を必要とすることになる。
になつているので、抵抗素子を短絡するところ１
箇所につき少なくともトランジスタ６の占める面
積（端子３と４を含む）とわずかではあるが抵抗
素子１，２とトランジスタ６間の配線の占める面
積を必要とする。したがつて短絡を多数必要とす
る多段階の可変抵抗のときは、回路全体として相
当大きい面積を必要とすることになる。
第３図は本考案の半導体可変抵抗の一実施例の
構成平面図を示したものである。２つの抵抗素子
１と２、および２つのアルミニウム導電膜７′と
８を持つていることは第１図の場合と同じであ
る。しかし第１図のトランジスタ６に相当するも
のはなく、代りに、接近した抵抗素子１の両端
Ａ，Ｃにおける両ｎ領域の中間で点線で区切つて
CHと記した部分における酸化被膜を、第１図の
CHと記した部分と同じ程度に薄くし、このCH
部分を覆うようにアルミニウム導電膜５′を形成
したものである。したがつて前記の構成は、Ａお
よびＣで示した部分を両端子としCH部分を反転
層のチヤネルとする寄生トランジスタ１０を形成
していることになる。したがつてアルミ導電膜
５′への電圧変化により寄生トランジスタ１０を
オン或いはオフにすれば、Ａ−（CH）−Ｃ間は短
絡或いは開放され、抵抗素子１と２の抵抗値を第
１図と同じくそれぞれR1とR2とすれば、AB両端
間の抵抗値はR2あるいはR1＋R2に変化する。す
なわち全体として第２図と同じ等価回路を有する
半導体可変抵抗を形成し、而もその所要面積は各
抵抗素子１，２などが占める面積だけで充分であ
り、第１図に示すトランジスタ６などの占める面
積分だけ従来より小さくて済むことになる。
構成平面図を示したものである。２つの抵抗素子
１と２、および２つのアルミニウム導電膜７′と
８を持つていることは第１図の場合と同じであ
る。しかし第１図のトランジスタ６に相当するも
のはなく、代りに、接近した抵抗素子１の両端
Ａ，Ｃにおける両ｎ領域の中間で点線で区切つて
CHと記した部分における酸化被膜を、第１図の
CHと記した部分と同じ程度に薄くし、このCH
部分を覆うようにアルミニウム導電膜５′を形成
したものである。したがつて前記の構成は、Ａお
よびＣで示した部分を両端子としCH部分を反転
層のチヤネルとする寄生トランジスタ１０を形成
していることになる。したがつてアルミ導電膜
５′への電圧変化により寄生トランジスタ１０を
オン或いはオフにすれば、Ａ−（CH）−Ｃ間は短
絡或いは開放され、抵抗素子１と２の抵抗値を第
１図と同じくそれぞれR1とR2とすれば、AB両端
間の抵抗値はR2あるいはR1＋R2に変化する。す
なわち全体として第２図と同じ等価回路を有する
半導体可変抵抗を形成し、而もその所要面積は各
抵抗素子１，２などが占める面積だけで充分であ
り、第１図に示すトランジスタ６などの占める面
積分だけ従来より小さくて済むことになる。
第４図は第３図の半導体可変抵抗をＸ−X′で
切断した断面図であり、この図と第３図を併用し
てこの可変抵抗の製造方法の一例について簡単に
説明する。まずｐ型のシリコン基板２１上に２２
と２２′で示すｎ拡散を行つた後（この時点では
ｎ拡散層２２，２２′は図と異なつて連続してい
る）、形成すべき蛇行状の抵抗素子の中間および
外側に沿つてＶ字溝２３および２３′で示す異方
性エツチングを行い、その上面に酸化被膜２４を
形成する。ただＶ字溝２３′の上の部分だけは２
５で示すように薄くしてある。次いで酸化被膜２
４の第１図のABにあたる厚い部分にコンタクト
孔２６を設けてn+領域２７を２箇所拡散形成す
る。そしてこれらn+領域２７と前述の薄い酸化
被膜２５を覆うようアルミニウム配線２８，２９
および３０を形成する。以上のようにして得られ
た可変抵抗において、アルミニウム配線のゲート
端子３０と、薄い酸化被膜２５と、これらの両側
に位置する部分のｎ拡散領域２２とで寄生のｎチ
ヤネルトランジスタが形成される。したがつて全
体として第２図のような等価回路を有する半導体
可変抵抗を形成する。
切断した断面図であり、この図と第３図を併用し
てこの可変抵抗の製造方法の一例について簡単に
説明する。まずｐ型のシリコン基板２１上に２２
と２２′で示すｎ拡散を行つた後（この時点では
ｎ拡散層２２，２２′は図と異なつて連続してい
る）、形成すべき蛇行状の抵抗素子の中間および
外側に沿つてＶ字溝２３および２３′で示す異方
性エツチングを行い、その上面に酸化被膜２４を
形成する。ただＶ字溝２３′の上の部分だけは２
５で示すように薄くしてある。次いで酸化被膜２
４の第１図のABにあたる厚い部分にコンタクト
孔２６を設けてn+領域２７を２箇所拡散形成す
る。そしてこれらn+領域２７と前述の薄い酸化
被膜２５を覆うようアルミニウム配線２８，２９
および３０を形成する。以上のようにして得られ
た可変抵抗において、アルミニウム配線のゲート
端子３０と、薄い酸化被膜２５と、これらの両側
に位置する部分のｎ拡散領域２２とで寄生のｎチ
ヤネルトランジスタが形成される。したがつて全
体として第２図のような等価回路を有する半導体
可変抵抗を形成する。
第５図は本考案の他の実施例の平面図である。
この構成においてはゲート端子となるべきアルミ
ニウム導体３１，３２および３３の３つが設けら
れていて、図にCHと記した部分を囲んで多数の
寄生トランジスタが形成されている。この構成に
おいては、各ゲート端子へ電圧を印加したり零に
したりすることによつて、AB間の抵抗値は、最
大は全抵抗素子を直列につないだ抵抗体全体とし
ての抵抗値から順次小さい値に８段階の抵抗値が
得られる。而もこの場合アクテイブ素子である寄
生トランジスタは、前述の実施例と同じく抵抗体
素子間の余白部分を利用しているだけであるか
ら、抵抗素子間の短絡開放のために特別の面積を
必要としない。又従来の抵抗体は拡散で定められ
ていたため幅が不正確であり且つ抵抗体間距離を
離す必要があるが、本考案においては幅が溝によ
り正確に定められるため精度が高く、且つ抵抗体
間も小さい溝の方法で定められるため専有面積が
小さくなる。
この構成においてはゲート端子となるべきアルミ
ニウム導体３１，３２および３３の３つが設けら
れていて、図にCHと記した部分を囲んで多数の
寄生トランジスタが形成されている。この構成に
おいては、各ゲート端子へ電圧を印加したり零に
したりすることによつて、AB間の抵抗値は、最
大は全抵抗素子を直列につないだ抵抗体全体とし
ての抵抗値から順次小さい値に８段階の抵抗値が
得られる。而もこの場合アクテイブ素子である寄
生トランジスタは、前述の実施例と同じく抵抗体
素子間の余白部分を利用しているだけであるか
ら、抵抗素子間の短絡開放のために特別の面積を
必要としない。又従来の抵抗体は拡散で定められ
ていたため幅が不正確であり且つ抵抗体間距離を
離す必要があるが、本考案においては幅が溝によ
り正確に定められるため精度が高く、且つ抵抗体
間も小さい溝の方法で定められるため専有面積が
小さくなる。
以上の実施例においては基板半導体としてｐ型
のものを用いたが、この代りにｎ型のものを用い
てもよいことはいうまでもない。なおこの場合は
第４図の２７で示されたn+領域に相当するｐ型
の高濃度の領域を作る必要はない。また以上の実
施例においては、寄生トランジスタ１０（第３
図）のチヤネルCHの幅を、従来の別に設けられ
たトランジスタ６（第１図）のチヤネル幅と同程
度のものを用いたが、これを更に広く、たとえば
第３図において抵抗素子１の長さ方向の約半分の
大きさの幅に延長してもよい。これによつて寄生
トランジスタ６の端子部における抵抗値すなわち
Ａ，Ｃ部分からチヤネルCHに至る間の抵抗値が
より小さくなるので、ＡとＣの間の短絡が抵抗で
行われる。但し短絡した場合の抵抗素子中におけ
る電流の分布が複雑になるので、抵抗値の段階を
所望のとおりに設計するためには複雑な計算を必
要とする。
のものを用いたが、この代りにｎ型のものを用い
てもよいことはいうまでもない。なおこの場合は
第４図の２７で示されたn+領域に相当するｐ型
の高濃度の領域を作る必要はない。また以上の実
施例においては、寄生トランジスタ１０（第３
図）のチヤネルCHの幅を、従来の別に設けられ
たトランジスタ６（第１図）のチヤネル幅と同程
度のものを用いたが、これを更に広く、たとえば
第３図において抵抗素子１の長さ方向の約半分の
大きさの幅に延長してもよい。これによつて寄生
トランジスタ６の端子部における抵抗値すなわち
Ａ，Ｃ部分からチヤネルCHに至る間の抵抗値が
より小さくなるので、ＡとＣの間の短絡が抵抗で
行われる。但し短絡した場合の抵抗素子中におけ
る電流の分布が複雑になるので、抵抗値の段階を
所望のとおりに設計するためには複雑な計算を必
要とする。
第１図は従来の半導体可変抵抗素子の平面図、
第２図は第１図の素子の等価回路図、第３図は本
考案の半導体可変抵抗素子の一実施例の平面図、
第４図は第３図の素子の断面図、第５図は本考案
の他の実施例の平面図を示したものである。 記号の説明：１，２は拡散の抵抗素子、５′は
アルミニウム導電膜（ゲート端子）、７′は一端の
電極、８は他端の電極、２１はｐ型半導体基板、
２４は酸化被膜、２５は薄い酸化被膜、２６はコ
ンタクト穴をそれぞれ示している。
第２図は第１図の素子の等価回路図、第３図は本
考案の半導体可変抵抗素子の一実施例の平面図、
第４図は第３図の素子の断面図、第５図は本考案
の他の実施例の平面図を示したものである。 記号の説明：１，２は拡散の抵抗素子、５′は
アルミニウム導電膜（ゲート端子）、７′は一端の
電極、８は他端の電極、２１はｐ型半導体基板、
２４は酸化被膜、２５は薄い酸化被膜、２６はコ
ンタクト穴をそれぞれ示している。
Claims (1)
- 一導電型シリコン基板の表面部分に、他導電型
の線状の拡散層から成り、両端間で所定の抵抗値
を有し且つ少なくとも一部が蛇行して２箇所の拡
散層が互いに接近するように配設された抵抗体を
有し、前記２箇所の拡散層を電気的に短絡、開放
することにより前記抵抗体の前記両端間の抵抗値
の変化を生ぜしめるようにした半導体抵抗におい
て、前記２箇所の拡散層の中間の基板に形成され
たＶ字型溝と該溝の表面上に薄い絶縁酸化被膜お
よびこの絶縁酸化被膜を覆う導電膜を設けて成
り、この導電膜に電圧を印加することにより前記
２箇所の拡散層の中間の基板に形成されたＶ字型
溝と該溝の表面部分に反転層を形成せしめ、これ
によつて前記抵抗値の変化を行うようにしたこと
を特徴とする半導体可変抵抗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3389687U JPS6342532Y2 (ja) | 1987-03-10 | 1987-03-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3389687U JPS6342532Y2 (ja) | 1987-03-10 | 1987-03-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62147361U JPS62147361U (ja) | 1987-09-17 |
| JPS6342532Y2 true JPS6342532Y2 (ja) | 1988-11-08 |
Family
ID=30841929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3389687U Expired JPS6342532Y2 (ja) | 1987-03-10 | 1987-03-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6342532Y2 (ja) |
-
1987
- 1987-03-10 JP JP3389687U patent/JPS6342532Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62147361U (ja) | 1987-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233557B1 (ko) | 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법 | |
| US3855610A (en) | Semiconductor device | |
| US20070128740A1 (en) | Polysilicon Conductor Width Measurement for 3-Dimensional FETs | |
| EP0348998B1 (en) | Semiconductor integrated circuit including differential transistor circuit having a pair of FETs | |
| KR940008358B1 (ko) | 매입 유전체상에 형성된 배선층 및 그 제조방법 | |
| US5665991A (en) | Device having current ballasting and busing over active area using a multi-level conductor process | |
| US3946424A (en) | High frequency field-effect transistors and method of making same | |
| US4890191A (en) | Integrated circuits | |
| JPS6342532Y2 (ja) | ||
| JP2997179B2 (ja) | パワーｍｏｓトランジスタ | |
| US4316202A (en) | Semiconductor integrated circuit device having a Schottky barrier diode | |
| US4162506A (en) | Semiconductor integrated circuit device with dual thickness poly-silicon wiring | |
| JP2504498B2 (ja) | 半導体装置 | |
| JP2956181B2 (ja) | 抵抗素子を有する半導体装置 | |
| JPH07307463A (ja) | 電力用ｍｏｓ電界効果トランジスター | |
| US4611237A (en) | Semiconductor integrated circuit device | |
| JP3204376B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US3969150A (en) | Method of MOS transistor manufacture | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JPH11220124A (ja) | 半導体装置 | |
| JP3068513B2 (ja) | 半導体装置、その製造方法 | |
| JP3060235B2 (ja) | Ｃｍｏｓ集積回路 | |
| KR930011129B1 (ko) | Ppl셀로 구성한 sram소자 및 그 제조방법 | |
| JPH0527996B2 (ja) | ||
| JP2668542B2 (ja) | 半導体装置 |