JPH0410642A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ概　要〕 安定した高抵抗を具備する半導体装置及びその製造方法
に関し、 容易に実施することが可能な工程の実施により、その構
造を変更させた半導体装置及びその製造方法の提供を目
的とし、 〔１〕第１の導電膜の第２の導電膜とコンタクトする面
以外のすべての表面が、前記第１の導電膜が酸化される
のを防止する被膜によって被覆される構造を有するよう
構成し、 （２）請求項１記載の半導体装置の製造方法において、
前記第１の導電膜形成の前に前記第１の導電膜の酸化を
防止する被膜を形成する工程と、前記第１の導電膜形成
の後に前記第１の導電膜の酸化を防止する被膜を前記第
１の導電膜の全表面に形成する工程とを含むよう構成す
る。

〔産業上の利用分野〕

本発明は、安定した高抵抗を具備する半導体装一 りり０□ 置及びその製造方法に関するものである。

近年の半導体装置の微細化に伴い、半導体装置の高抵抗
の導電膜の抵抗値が製造工程における加熱処理によって
高くなっている。このため一定の値に安定させることが
必要なスタティック・ラム（以下、ＳＲＡＭと略称する
）のフリップ・フロップに流れるセル電流が変動してい
る。

以上のような状況から半導体装置の高抵抗の導電膜の抵
抗値を一定に維持することが可能な半導体装置が要望さ
れている。

これらのデー１〜電極１３と第１の導電膜１４の表面は
層間絶縁膜１５で被覆されており、この層間絶縁膜１５
の表面に形成されている第２の導電膜１７と第１の導電
膜１４とは、この層間絶縁膜１５に設けられている開口
窓１５ａを介して接続されている。

このような構造のＳＲＡＭをその後の製造工程中におい
て加熱すると、微細化したこの第２の導電膜１７が加熱
により酸化されてその抵抗値が高くなるため、ＳＲＡＭ
のフリップ・フロップに流れるセル電流の値が低下して
いる。

〔従来の技術］ 従来の半導体装置の構造をＳＲＡＭの場合について第３
図により詳細に説明する。

従来のＳＲＡＭの構造は第３図に示すように、フィール
ド酸化膜１１ａによって画定された素子形成領域におい
て、ゲート酸化膜１２を介してゲート電極１３が設けら
れており、第１の導電膜１４はゲート酸化膜１２に設け
られている開口窓１２ａを介して半導体基板１１と接続
されている。

〔発明が解決しようとする課題］ 以上説明した従来の半導体装置においては、製造工程中
における加熱により、微細化した導電膜の抵抗値が高く
なるため、一定の値に安定させることが必要なＳＲＡＭ
のフリップ・フロップに流れるセル電流値が低下すると
いう問題点があった。

本発明は以上のような状況から、容易に実施することが
可能な工程の実施により、その構造を変更させた半導体
装置及びその製造方法の提供を目的としたものである。

〔課題を解決するための手段〕

本発明の半導体装置は、第１の導電膜の第２の導電膜と
コンタクトする面以外のすべての表面が、この第１の導
電膜が酸化されるのを防止する被膜によって被覆される
構造を有するよう構成し、本発明の半導体装置の製造方
法は、請求項１記載の半導体装置の製造方法において、
この第１の導電膜形成の前にこの第１の導電膜の酸化を
防止する被膜を形成する工程と、この第１の導電膜形成
の後にこの第１の導電膜の酸化を防止する被膜をこの第
１の導電膜の全表面に形成する工程とを含むよう構成す
る。

〔作用〕

即ち本発明においては、第１の導電膜とコンタクトする
面以外の高抵抗値を有する第２の導電膜の全表面を、こ
の第２の導電膜の酸化を防止する被膜で被覆しているの
で、製造工程中において高温に曝されることがあっても
、この高抵抗値を有する第２の導電膜が酸化されないの
で、抵抗値が変化しなくなり、ＳＲＡＭのフリップ・フ
ロップに流れるセル電流値が低下することがなくなる。

〔実施例〕

以下、第１図によりＳＲＡＭの場合について本発明によ
る一実施例の半導体装置の構造を、第２圓により本発明
による一実施例の半導体装置の製造方法を工程順に説明
する。

本発明のＳＲＡＭの構造は第１図に示すように、フィー
ルド酸化膜１ａによって画定された素子形成領域におい
て、熱酸化膜からなるゲート酸化膜２を介してゲート電
極３が設けられており、第１の導電膜４はゲート酸化膜
２に設けられている開口窓２ａを介して半導体基板１と
接続されている。

本実施例においてはデー１〜電極３及び第１の導電膜４
はシリサイドで形成されている。

これらのゲート電極３と第１の導電膜４の表面はシリコ
ン酸化膜からなる層間絶縁膜５で被覆されており、この
層間絶縁膜５の表面にはシリコン窒化膜６が形成さ、れ
、このシリコン窒化膜６の表面に形成されている高抵抗
のポリシリコンの第２の導電膜７と第１の導電膜４とは
、このシリコン窒化膜６に設けられている開口窓６ａと
層間絶縁膜５に設けられている開口窓５ａを介して接続
されている。

この第２の導電膜７は更にシリコン窒化膜８によって全
表面が被覆されている。

このように第２の導電膜７は下面、上面及び側面のすべ
ての表面がシリコン窒化膜によって被覆されているので
、製造工程中において加熱されて高温に曝されることが
あっても、酸化されないので第２の導電膜７の抵抗値は
変動せず、したがってＳＲ，ＡＭのフリップ・フロップ
に流れるセル電流値を一定に維持することが可能となる
。

本発明による一実施例の半導体装置の製造方法を第２図
により工程順に説明する。

先ず第２図（ａ）に示すように、半導体基板１の表面に
素子、形成領域を画定するフィールド酸化膜１ａを形成
し、この素子形成領域に熱酸化によりゲート酸化膜２を
形成する。

つぎに第２図（ｂ）に示すように、第１の導電膜４と半
導体基板１とを接続する開口窓２ａをゲート酸化膜２に
設け、ゲート酸化膜２を介してゲート電極３を形成し、
この開口窓２ａ内で第１の導電膜４と半導体基板１とを
接続する。

ついで、第２図（Ｃ）に示すように、このゲート電極３
及び第１の導電膜４の表面にシリコン酸化膜からなる層
間絶縁膜５を形成する。

更に第２図（ｄ）に示すように、その表面にシリコン窒
化膜６を形成し、第１の導電膜４と第２の導電膜７とを
接続する開口窓６ａと開口窓５ａとを形成する。

その後シリコン窒化膜６の全表面に第２の導電膜７を形
成して第２図（ｅ）に示すように、パターニングする。

最後に第２図（ｆ）に示すように、その全表面にシリコ
ン窒化膜８を形成する。

このように第２の導電膜７の第１の導電膜４とのコンタ
クト面以外の全表面を、酸化を防止するシリコン窒化膜
６及びシリコン窒化膜８で被覆しているので、製造工程
中において高温に曝されることがあっても、この第２の
導電膜が酸化されないので、抵抗値が変化しなくなり、
ＳＲＡＭのフリップ・フロップに流れるセル電流値を一
定にすることが可能となる。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、極めて
容易に実施することが可能な半導体装置の製造工程の変
更により、高抵抗値を有する導電膜の抵抗値が変動しな
くなり、ＳＲＡＭのフリップ・フロップに流れるセル電
流値を一定に維持することが可能となる利点があり、著
しい信顛性向上の効果が期待できる半導体装置の提供が
可能である。

【図面の簡単な説明】

第１図は本発明による一実施例の半導体装置の構造を示
す側断面図、 第２図は本発明による一実施例の半導体装置の製造方法
を工程順に示ず側断面図、 第３図は従来の半導体装置の構造を示す側断面図、であ
る。 図において、 ｌは半導体基板、 １ａはフィールド酸化膜、 ２はゲート酸化膜、 ２ａは開口窓、 ３はゲート電極、 ４は第１の導電膜、 ５は層間絶縁膜、 ５ａは開口窓、 ６はシリコン窒化膜、 ６ａは開口窓、 ７は第２の導電膜、 ８はシリコン窒化膜、 を示す。 鄭 翳 目 懲 回

Claims (1)

1. 【特許請求の範囲】 〔１〕第２の導電膜（７）の第１の導電膜（４）とコン
   タクトする面以外のすべての表面が、前記第２の導電膜
   （７）が酸化されるのを防止する被膜（６、８）によっ
   て被覆される構造を有することを特徴とする半導体装置
   。 〔２〕請求項１記載の半導体装置の製造方法において、 前記第２の導電膜（７）形成の前に前記第２の導電膜（
   ７）の酸化を防止する被膜（６）を形成する工程と、 前記第２の導電膜（７）形成の後に前記第２の導電膜（
   ７）の酸化を防止する被膜（８）を前記第２の導電膜（
   ７）の全表面に形成する工程と、 を含むことを特徴とする半導体装置の製造方法。