JPS5877253A - 集積回路抵抗の作成方法 - Google Patents
集積回路抵抗の作成方法Info
- Publication number
- JPS5877253A JPS5877253A JP57026877A JP2687782A JPS5877253A JP S5877253 A JPS5877253 A JP S5877253A JP 57026877 A JP57026877 A JP 57026877A JP 2687782 A JP2687782 A JP 2687782A JP S5877253 A JPS5877253 A JP S5877253A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- layer
- polysilicon strip
- strip
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路抵抗器の分野に関するものである。
集積回路(以下、IOと記す)の製造においては抵抗器
をしばしば必要とする。ある場合には、ポリシリコンの
ように比較的高い抵抗直會有する材料が用いられる。低
い導電度を有する能動素子も抵抗器の九めに用いられる
。金属−酸化物一半導体(MOS)スタチック・ランダ
ム・アクセス・メモリ(RAM)の製造においては、双
安定(フリップフロップ)メモリ・セルにおける負荷と
してポリシリコン抵抗器がしばしば用いられる米国特許
第4178674号には、ポリシリコン層と導体ポリシ
リコン抵抗器との接触領域を形成する方法が開示されて
いる。この抵抗器は抵抗領域を含み、この抵抗領域には
低抵抗区域が接続される。抵抗器は第1の細長いポリシ
リモノ条t−第1の濃度レベルまでまずドーピングする
ことにより作られる。このレベルによって抵抗領域の抵
抗率が希望の値になる。次に、抵抗領域の上にマスキン
グ部材を置き、ポリシリコンを第2のより高いレベルま
でドープしてその導電度を高くシ、抵抗領域の両側に低
抵抗値領域(リード>1形成する0 米国特許第4178674号に開示されているような抵
抗器の形成においては、抵抗領域に接続される導電領域
(リード)の抵抗値を低くすることが望ましい。それら
の領域の抵抗値が低いと回路はより高速で動作できる。
をしばしば必要とする。ある場合には、ポリシリコンの
ように比較的高い抵抗直會有する材料が用いられる。低
い導電度を有する能動素子も抵抗器の九めに用いられる
。金属−酸化物一半導体(MOS)スタチック・ランダ
ム・アクセス・メモリ(RAM)の製造においては、双
安定(フリップフロップ)メモリ・セルにおける負荷と
してポリシリコン抵抗器がしばしば用いられる米国特許
第4178674号には、ポリシリコン層と導体ポリシ
リコン抵抗器との接触領域を形成する方法が開示されて
いる。この抵抗器は抵抗領域を含み、この抵抗領域には
低抵抗区域が接続される。抵抗器は第1の細長いポリシ
リモノ条t−第1の濃度レベルまでまずドーピングする
ことにより作られる。このレベルによって抵抗領域の抵
抗率が希望の値になる。次に、抵抗領域の上にマスキン
グ部材を置き、ポリシリコンを第2のより高いレベルま
でドープしてその導電度を高くシ、抵抗領域の両側に低
抵抗値領域(リード>1形成する0 米国特許第4178674号に開示されているような抵
抗器の形成においては、抵抗領域に接続される導電領域
(リード)の抵抗値を低くすることが望ましい。それら
の領域の抵抗値が低いと回路はより高速で動作できる。
ある場合には抵抗値を低くするために導電領域には(た
とえばりんまた゛はひ素が)高濃度にドープされる。し
かし、これらのドーパントはポリシリコン中での拡散長
が比較的長い(リンの場合には約6.5ミクロン)。長
さが約5ミクロンの抵抗領域が求められたとすると、導
電領域から抵抗領域の中ヘトーバントが横方向に拡散す
るために、ポリシリコンの全長は少くとも約18ミクロ
ンなければならない。したがって、高密度IOの場合に
はそれらのポリシリコン抵抗器にはかなりの長さを要求
される。
とえばりんまた゛はひ素が)高濃度にドープされる。し
かし、これらのドーパントはポリシリコン中での拡散長
が比較的長い(リンの場合には約6.5ミクロン)。長
さが約5ミクロンの抵抗領域が求められたとすると、導
電領域から抵抗領域の中ヘトーバントが横方向に拡散す
るために、ポリシリコンの全長は少くとも約18ミクロ
ンなければならない。したがって、高密度IOの場合に
はそれらのポリシリコン抵抗器にはかなりの長さを要求
される。
以下に説明するように、抵抗器の導電領域の長さ、した
がって抵抗器の全長を大幅に短くした抵抗器の製造方法
を本発明は提供するものである。
がって抵抗器の全長を大幅に短くした抵抗器の製造方法
を本発明は提供するものである。
導電領域の抵抗値を低くするためにはポリシリコンの高
濃度ドーピングは用いられない。この理由から、導電領
域からの横方向拡散にともなう諸問題は大幅に解決され
る。
濃度ドーピングは用いられない。この理由から、導電領
域からの横方向拡散にともなう諸問題は大幅に解決され
る。
この明細書では二酸化シリコン層のような第1の絶縁層
の上に集積回路抵抗器を製造する方法を説明する。第1
に上に重ねられる窒化シリコン部材をマスキング部材と
して用いて、絶縁層の上に細長いポリシリコン条を形成
する。このポリシリコン条の所定領域の上に重ねられて
いるポリシリコン条から窒化シリコン部材の一部を除去
する。
の上に集積回路抵抗器を製造する方法を説明する。第1
に上に重ねられる窒化シリコン部材をマスキング部材と
して用いて、絶縁層の上に細長いポリシリコン条を形成
する。このポリシリコン条の所定領域の上に重ねられて
いるポリシリコン条から窒化シリコン部材の一部を除去
する。
次に、細長いポリシリコン条のうち窒化シリコ/部材に
よって保護されていない領域の上に酸化物層を成長させ
る。酸化物は少くとも細長いポリシリコン条の側面に成
長させる。ここで、窒化シリコン部材の残りの部分を除
去し、細長いポリシリコン条の両端上に金属部材を形成
する。細長いポリシリコン条の所定の領域上には金属は
形成されない。このようにして、細長いポリシリコン条
の所定領域は抵抗領域を形成し、金桐部材はこの領域の
ための低抵抗リードを形成する。この明細書で説明する
実施例では細長いポリシリコン条の上にタ/ゲステン部
材を形成する。
よって保護されていない領域の上に酸化物層を成長させ
る。酸化物は少くとも細長いポリシリコン条の側面に成
長させる。ここで、窒化シリコン部材の残りの部分を除
去し、細長いポリシリコン条の両端上に金属部材を形成
する。細長いポリシリコン条の所定の領域上には金属は
形成されない。このようにして、細長いポリシリコン条
の所定領域は抵抗領域を形成し、金桐部材はこの領域の
ための低抵抗リードを形成する。この明細書で説明する
実施例では細長いポリシリコン条の上にタ/ゲステン部
材を形成する。
以下、図面を参照して本発明の詳細な説明する。
抵抗領域と、この領域に接続された^導電度領域を含む
集積回路抵抗器を以下に説明する。また、本発明の抵抗
器を製造する方法についても説明する。以下の説明にお
いては、本発明を完全に理解できるように導電型層の厚
さ、ドーパントのa度などの工すな数多くの特定事項を
述べである。しかし、それらの特定事項を用いることな
しに本発明′ft実施できることが当業者には明らかで
あろう。
集積回路抵抗器を以下に説明する。また、本発明の抵抗
器を製造する方法についても説明する。以下の説明にお
いては、本発明を完全に理解できるように導電型層の厚
さ、ドーパントのa度などの工すな数多くの特定事項を
述べである。しかし、それらの特定事項を用いることな
しに本発明′ft実施できることが当業者には明らかで
あろう。
他の場合には、不必要に詳しく説明して本発明の要旨を
不明瞭にしないLうに、周知の処理工程および集積回路
構造についての詳しい説明は省略する。
不明瞭にしないLうに、周知の処理工程および集積回路
構造についての詳しい説明は省略する。
まず第1図を参照して、本発明の抵抗器は細長いポリシ
リコン部材28aを含む。この細長いポリシリコン部材
の少くとも抵抗領域31に所定レベルまでドープして領
域37に所定の抵抗値を持たせる。
リコン部材28aを含む。この細長いポリシリコン部材
の少くとも抵抗領域31に所定レベルまでドープして領
域37に所定の抵抗値を持たせる。
抵抗領域3Tに接続される導電度領域は、その上の金属
部材35a、35bのために抵抗値が低い0一方の金属
部材35aはポリシリコン条28aの一端に沿って抵抗
領域3Tまで延び、他方の金属部材35bはポリシリコ
ン条28aの他端部に沿って抵抗領域37の他端部まで
延びる。金属部材35a。
部材35a、35bのために抵抗値が低い0一方の金属
部材35aはポリシリコン条28aの一端に沿って抵抗
領域3Tまで延び、他方の金属部材35bはポリシリコ
ン条28aの他端部に沿って抵抗領域37の他端部まで
延びる。金属部材35a。
35bはポリシリコン条2Bに電気的に接触し、しした
がって抵抗領域31のリードとして機能する。
がって抵抗領域31のリードとして機能する。
ここで説明している実施例においては、金属部材35a
、35bは夕/ゲステンで構成する。
、35bは夕/ゲステンで構成する。
細長いポリシリコ7条28aは二酸化シリコン層21の
ような絶縁層の上に形成させる。また、付加酸化物層3
8が部材35a、35bの上を延びて、領域37におい
てポリシリコン部材281に接触する。
ような絶縁層の上に形成させる。また、付加酸化物層3
8が部材35a、35bの上を延びて、領域37におい
てポリシリコン部材281に接触する。
説明のために、1′)の接点51がポリシリコン条28
aの一端と金属部材35aに接触し、別の接点52がポ
リシリコン条28bの他端と金属部材35bに接触して
いる様子が示されている。実際には、上側の層から金属
部材35a、35bへ接触が行われ、ポリシリコン条2
8aへの接触は、ポリシリコン構造体の基板領域に接触
する埋込まれている接点により行われる。
aの一端と金属部材35aに接触し、別の接点52がポ
リシリコン条28bの他端と金属部材35bに接触して
いる様子が示されている。実際には、上側の層から金属
部材35a、35bへ接触が行われ、ポリシリコン条2
8aへの接触は、ポリシリコン構造体の基板領域に接触
する埋込まれている接点により行われる。
次に第2図を参照する。ある周知の処理を行った後の基
板12の一部が第2図に示されている。
板12の一部が第2図に示されている。
ここで説明している実施例では、基板12としては低抵
抗率(50オーム儂)の導結晶基板が用いられる。約2
50オングストロームの厚さまでゲート酸化物層16が
成長した後で、このゲート酸化物層の上にslのポリシ
リコン層を形成する〇このポリシリコン層からゲート部
材ITのようなポリシリコン部材を形成する。それから
、領域14a、14bのようなソース領域とドレイン領
域をゲート部材に整列して形成する。この実施例では、
ポリシリコン層の厚さは約aoooオ/ゲストロームで
、リンt4オーム/正方形のレベルまでドープする。ソ
ース領域とドレイン領域は約1o意0/、lのレベルま
でひ素イオン1に注入することにより形成する。
抗率(50オーム儂)の導結晶基板が用いられる。約2
50オングストロームの厚さまでゲート酸化物層16が
成長した後で、このゲート酸化物層の上にslのポリシ
リコン層を形成する〇このポリシリコン層からゲート部
材ITのようなポリシリコン部材を形成する。それから
、領域14a、14bのようなソース領域とドレイン領
域をゲート部材に整列して形成する。この実施例では、
ポリシリコン層の厚さは約aoooオ/ゲストロームで
、リンt4オーム/正方形のレベルまでドープする。ソ
ース領域とドレイン領域は約1o意0/、lのレベルま
でひ素イオン1に注入することにより形成する。
次に、基板を再び酸化して約500オングストロームの
より厚い二酸化シリコン層151形成する。それから、
基板(層19)の上に約3000オングストロームの厚
さの二酸化シリコン層211に付着する。この実施例に
おいてはこの二酸化シリコン層は低圧化学蒸着プロセス
(LP−OVD)で形成する。
より厚い二酸化シリコン層151形成する。それから、
基板(層19)の上に約3000オングストロームの厚
さの二酸化シリコン層211に付着する。この実施例に
おいてはこの二酸化シリコン層は低圧化学蒸着プロセス
(LP−OVD)で形成する。
次に第3図を参照する。通常のホトリッグラフイ一工程
を用いて層19.21に開口部23.24をあけ、ゲー
ト部材17と領域14bとの部分を露出させる。次に、
基板にリンをト°−プして周知のプラグ領域を形成する
。
を用いて層19.21に開口部23.24をあけ、ゲー
ト部材17と領域14bとの部分を露出させる。次に、
基板にリンをト°−プして周知のプラグ領域を形成する
。
それから、基板上に第2のポリシリコン層28を形成す
る。この層は開口部23と24においてゲート部材17
,14bにそれぞれ接触する。この実施例では、層28
の厚さは約2000オングストロームである。第2図に
示すように、ポリシリコン層28にひ素イオンを一面に
注入して約4×101s/ltのレベルまでドープする
。この濃度レベルはポリシリコン層2Bから作られる抵
抗領域の抵抗率を大幅に決定する。
る。この層は開口部23と24においてゲート部材17
,14bにそれぞれ接触する。この実施例では、層28
の厚さは約2000オングストロームである。第2図に
示すように、ポリシリコン層28にひ素イオンを一面に
注入して約4×101s/ltのレベルまでドープする
。この濃度レベルはポリシリコン層2Bから作られる抵
抗領域の抵抗率を大幅に決定する。
次に第4図を参照する。第4図には第3図に示されてい
る層28から形成された細長いポリシリコン条28aが
、このポリシリコン条zaa t−含tr基板の上に二
酸化シリコン層30が形成された後の状態として示され
ている。ポリシリコン層から。
る層28から形成された細長いポリシリコン条28aが
、このポリシリコン条zaa t−含tr基板の上に二
酸化シリコン層30が形成された後の状態として示され
ている。ポリシリコン層から。
部材を形成するために通常のホトリックラフ技術、ここ
で説明している実施例ではプラズマ・エツチングが用い
られる。この実施例では、酸化物層30の厚さは約15
00オングストロームで、低圧化学蒸着法で形成する。
で説明している実施例ではプラズマ・エツチングが用い
られる。この実施例では、酸化物層30の厚さは約15
00オングストロームで、低圧化学蒸着法で形成する。
次″に第51.5b図を参照する。基板の上にホトレジ
スト層が形成されており、次に通常のホトリックラフ技
術を用いて、ポリシリコン層28aO上の酸化物層30
の上にマスキング部材32を形成スル。ポリシリコン条
28aに沿うマスキンク部材320寸法は、ポリシリコ
ン条28aの中に形成する抵抗領域の長さtはぼ決定す
る。
スト層が形成されており、次に通常のホトリックラフ技
術を用いて、ポリシリコン層28aO上の酸化物層30
の上にマスキング部材32を形成スル。ポリシリコン条
28aに沿うマスキンク部材320寸法は、ポリシリコ
ン条28aの中に形成する抵抗領域の長さtはぼ決定す
る。
マスキンク部材32に所定位置に置いてから、基板にエ
ツチング操作を施して、マスキング部材32の下になっ
ている部分を除いて層30を除去する。このようにして
作られ九構造を、マスキング部材32を除いた状態で第
6a、6bに示す。
ツチング操作を施して、マスキング部材32の下になっ
ている部分を除いて層30を除去する。このようにして
作られ九構造を、マスキング部材32を除いた状態で第
6a、6bに示す。
この構造は細長いポリシリコン条2Bと、このポリシリ
コン条の領域の上に付着された酸化物部材30aとより
成る。
コン条の領域の上に付着された酸化物部材30aとより
成る。
次に第7図を示す。ここで説明している実施例では、ポ
リシリコン条を含めた基板に9んを比較的低濃度にドー
プする。ポリシリコン条には約40〜50オーム/dの
レベルまでドープする。っこの工程の間にドーピングさ
れる不純物は酸化物部材3Qaの下側まで漢方向に十分
な拡散を行わせるほど十分高い濃度ではないから、米国
特許第4178674号に開示されている先行技術とは
異り、ポリシリコン条28aを十分に短くできる。
リシリコン条を含めた基板に9んを比較的低濃度にドー
プする。ポリシリコン条には約40〜50オーム/dの
レベルまでドープする。っこの工程の間にドーピングさ
れる不純物は酸化物部材3Qaの下側まで漢方向に十分
な拡散を行わせるほど十分高い濃度ではないから、米国
特許第4178674号に開示されている先行技術とは
異り、ポリシリコン条28aを十分に短くできる。
しかし、この付加ドーピング工程により、ポリシリコン
条28aと、このポリシリコン条28aの上に後で形成
された金属部材35a、35bとの間の接触抵抗値が低
くなる。また、このドーピング工程により、基板領域に
接触している接点のような埋込まれた接点の領域内のポ
リシリコンの導電度が高くなる。
条28aと、このポリシリコン条28aの上に後で形成
された金属部材35a、35bとの間の接触抵抗値が低
くなる。また、このドーピング工程により、基板領域に
接触している接点のような埋込まれた接点の領域内のポ
リシリコンの導電度が高くなる。
再び第7図t−参照して、りん拡散工程の間に、ポリシ
リコンL!Ie28aを含執基板の上に薄い酸化物層3
3を形成する。この酸化物層33はエツチング(たとえ
ばHF浸し)により除去する。
リコンL!Ie28aを含執基板の上に薄い酸化物層3
3を形成する。この酸化物層33はエツチング(たとえ
ばHF浸し)により除去する。
第8図に示すように、酸化物部材30a(除いて、ポリ
シリコン条28Hの上に金属部t−杉成する。
シリコン条28Hの上に金属部t−杉成する。
この実施例では、AMT社(AMT 0orpora
t ion )から入手できる化学蒸着法でこの金属部
形成を行うことがで色る。この方法でタングステンが露
出ポリシリコンの上に形成されるが、二酸化シリコンま
たは窒化シリコン上にはタングステンは付着されない。
t ion )から入手できる化学蒸着法でこの金属部
形成を行うことがで色る。この方法でタングステンが露
出ポリシリコンの上に形成されるが、二酸化シリコンま
たは窒化シリコン上にはタングステンは付着されない。
したがって、この方法でポリシリコン条28aににけタ
ングステン部材35a、35bが形成される。ポリシリ
コン条28Hの領域3T上の酸化物部材に加えて、基板
の他の区域に第2図の絶縁層21が゛露出されること、
および゛この酸化物層がそれらの他の区域にタングステ
ン層が付着することを阻止することに注意すべきである
。この実施例では、金属部材35a、35bの厚さは約
1500〜2000オングストロームである。
ングステン部材35a、35bが形成される。ポリシリ
コン条28Hの領域3T上の酸化物部材に加えて、基板
の他の区域に第2図の絶縁層21が゛露出されること、
および゛この酸化物層がそれらの他の区域にタングステ
ン層が付着することを阻止することに注意すべきである
。この実施例では、金属部材35a、35bの厚さは約
1500〜2000オングストロームである。
部材35m、35bの形成には他の金属、たとえばアル
ミニウム/鋼合金を用いることができる。
ミニウム/鋼合金を用いることができる。
もつとも、ポリシリコン条28aとの位置合わせ付着は
、この合金では現在の所可能ではない。アルミニウム/
銅合金を用いる場合には、前記したひ素の全面注入後に
ポリシリコン層の上にこの合金を付着させるようにする
。ポリシリコン条28aは、その上に付着されている金
4をエツチングで除去することにより形成する。次に、
ポリシリコン条28aの領域31の上の金属を除去する
ために付加金属マスキングエフ俣を用いる。
、この合金では現在の所可能ではない。アルミニウム/
銅合金を用いる場合には、前記したひ素の全面注入後に
ポリシリコン層の上にこの合金を付着させるようにする
。ポリシリコン条28aは、その上に付着されている金
4をエツチングで除去することにより形成する。次に、
ポリシリコン条28aの領域31の上の金属を除去する
ために付加金属マスキングエフ俣を用いる。
次に第9図を参照する。この実施例では、夕/グステ/
の付着に続いて、金属部材35a、35bと酸化物部材
5oat−含む基板上に酸化物138を更に付着する。
の付着に続いて、金属部材35a、35bと酸化物部材
5oat−含む基板上に酸化物138を更に付着する。
この酸化物層38は二酸化シリコンの付着に用いた低圧
化学蒸着法で付着させる。
化学蒸着法で付着させる。
次に第11図を参照する。この図には第1図乃至第9図
に示した抵抗が集積回路中に含まれている様子が示され
ている。領域14a 、14bとゲート部材11含むト
ランジスタ42が別のトランジスタ44の一部とともに
示されている。領域14bはトランジスタ44のゲート
部材の縁部まで延びる。金属線47から延びた金属接点
46が金蝿部材37bに接触する。第9−の層38と、
しばしば用いられる他の保護層を含むm5ot−接点4
6が貫通する。別の金属線48も示されている。第1θ
図に示す等価回路においては、抵抗領域31はリード3
5a、35bを有する抵抗器37として示されている。
に示した抵抗が集積回路中に含まれている様子が示され
ている。領域14a 、14bとゲート部材11含むト
ランジスタ42が別のトランジスタ44の一部とともに
示されている。領域14bはトランジスタ44のゲート
部材の縁部まで延びる。金属線47から延びた金属接点
46が金蝿部材37bに接触する。第9−の層38と、
しばしば用いられる他の保護層を含むm5ot−接点4
6が貫通する。別の金属線48も示されている。第1θ
図に示す等価回路においては、抵抗領域31はリード3
5a、35bを有する抵抗器37として示されている。
リード35aはトランジスタ42のゲートおよびソース
とトランジスタ44の1つの端子とに接続される。
とトランジスタ44の1つの端子とに接続される。
第10図および第11図は、抵抗領域に形成されている
1つの可能な相互接続と、本発明の低抵抗頭載とt示す
ものである。本発明の抵抗器はその他の数多くの回路に
使用でき′る。
1つの可能な相互接続と、本発明の低抵抗頭載とt示す
ものである。本発明の抵抗器はその他の数多くの回路に
使用でき′る。
以上説明した抵抗器の製造中に問題が起ることが見出さ
れている。とくに、第3図と第4図に示されている層2
8からポリシリコン条zaat−エツチングしている時
と、第5図と46図に関連するエツチング工程中にポリ
シリコン条28aのアンダーカットが起ることがある。
れている。とくに、第3図と第4図に示されている層2
8からポリシリコン条zaat−エツチングしている時
と、第5図と46図に関連するエツチング工程中にポリ
シリコン条28aのアンダーカットが起ることがある。
このアンダーカットは8に12図にポリシリコン条28
aの下の酸化物層の侵食として示されている。タングス
テンのような金属がポリシリコン条の選択された部分の
上に形成されると、ポリシリコン条の下側にある金属領
域62(第12図)が形成される。このためにポリシリ
コン条に機械的応力が生じて、その応力のためにポリシ
リコン条は持ち上げられる力を受ける。更に、アンダー
カット領域に空所が生ずる。それらの空所は上に付着さ
れる誘′域体によっては埋められない。それらの空所の
存在により腐食のような別の問題も起ることがらる。
aの下の酸化物層の侵食として示されている。タングス
テンのような金属がポリシリコン条の選択された部分の
上に形成されると、ポリシリコン条の下側にある金属領
域62(第12図)が形成される。このためにポリシリ
コン条に機械的応力が生じて、その応力のためにポリシ
リコン条は持ち上げられる力を受ける。更に、アンダー
カット領域に空所が生ずる。それらの空所は上に付着さ
れる誘′域体によっては埋められない。それらの空所の
存在により腐食のような別の問題も起ることがらる。
第13図乃至1J17b図はアンダーカットの間−を解
消した別の方法を示すものである。第2図と43図を参
照して説明した工程は、第3図に示す第2のポリシリコ
ン層のイオン注入を含めて行われる。しかし、第4図に
示す二酸化シリコンの低圧化学蒸着は行わない。その代
りに、t42のポリシリコン層2Bの上に薄い酸化物層
を成長させる。
消した別の方法を示すものである。第2図と43図を参
照して説明した工程は、第3図に示す第2のポリシリコ
ン層のイオン注入を含めて行われる。しかし、第4図に
示す二酸化シリコンの低圧化学蒸着は行わない。その代
りに、t42のポリシリコン層2Bの上に薄い酸化物層
を成長させる。
たとえば、920℃の乾燥酸素雰囲気中に基板上10分
間置く。次に、酸化物層の上に、この実施例では約40
0オングストロームの厚さの窒化シリコン層を形成する
。ここで、通常のマスキングおよびエツチング工程を用
いて、本発明の抵抗構造体の形成に用いたポリシリコン
条28aのような第2のポリシリコン層28から各種の
部材を形成する。酸化物層と窒化シリコ/層とから形成
された上側に付着された酸化物部材と窒化シリコン部材
はポリシリコン部材のエツチング中にマスキング部材と
して用いられるから、ポリシリコン上の所定位置に残る
。
間置く。次に、酸化物層の上に、この実施例では約40
0オングストロームの厚さの窒化シリコン層を形成する
。ここで、通常のマスキングおよびエツチング工程を用
いて、本発明の抵抗構造体の形成に用いたポリシリコン
条28aのような第2のポリシリコン層28から各種の
部材を形成する。酸化物層と窒化シリコ/層とから形成
された上側に付着された酸化物部材と窒化シリコン部材
はポリシリコン部材のエツチング中にマスキング部材と
して用いられるから、ポリシリコン上の所定位置に残る
。
酸化物層52と窒化シリコン条53が上に形成されてい
る多結晶条28aが第13図に示されている。ウェハ上
にホトレジスト層51付着し、抵抗領域のために開口部
55のような開口部を形成するために通常のマスキ/グ
エat用いる。これは先に説明した方法とは異って′お
り、抵抗領域の形成に逆の分野が用いられることに注意
すべきであるo ML 5 a図では抵抗領域の上にホ
トレジスト部材が残っているのに反して、第13図では
ホトレジスト層は抵抗領域の開口部55から除去されて
いることに注意すべきである。
る多結晶条28aが第13図に示されている。ウェハ上
にホトレジスト層51付着し、抵抗領域のために開口部
55のような開口部を形成するために通常のマスキ/グ
エat用いる。これは先に説明した方法とは異って′お
り、抵抗領域の形成に逆の分野が用いられることに注意
すべきであるo ML 5 a図では抵抗領域の上にホ
トレジスト部材が残っているのに反して、第13図では
ホトレジスト層は抵抗領域の開口部55から除去されて
いることに注意すべきである。
開口部55の下側の窒化シリコン層53を除去してIA
9の部材53a(414図)を残す。このエツチング工
程後の構造を、ホトレジスト層54が除去されている8
14図に乗す。
9の部材53a(414図)を残す。このエツチング工
程後の構造を、ホトレジスト層54が除去されている8
14図に乗す。
次に、基板に対して酸化工程を施す。それによリ、抵抗
領域55とポリシリコン条53aの側面に酸化物が成長
する。窒化シリコン部材53aの下側には酸化物は成長
しないことに注意すべきである。
領域55とポリシリコン条53aの側面に酸化物が成長
する。窒化シリコン部材53aの下側には酸化物は成長
しないことに注意すべきである。
このようにして得た構造の端面図t 415 a図と第
15b図に示す。抵抗領域においてはポリシリコン条2
8a≠の周囲に比較的厚い酸化物層51が成長させられ
る。リード領域においては、酸化物層51はポリシリコ
ン条28Hの側面では比較的、享いが、ポリシリコン条
の表面では薄い層52aが残っている。たとえば、この
酸化工程においては酸化物は酸化物層52aの厚さの2
倍まで成長させられる。
15b図に示す。抵抗領域においてはポリシリコン条2
8a≠の周囲に比較的厚い酸化物層51が成長させられ
る。リード領域においては、酸化物層51はポリシリコ
ン条28Hの側面では比較的、享いが、ポリシリコン条
の表面では薄い層52aが残っている。たとえば、この
酸化工程においては酸化物は酸化物層52aの厚さの2
倍まで成長させられる。
残っている窒化シリコン層金除去してから基準に酸化物
エツチング剤を付着する。このエツチング工程で、層5
2aの厚さに対応する厚さの酸化物を除去する。このエ
ツチングによってポリシリコン条28Hの上面のポリシ
リコンが露出させられ、抵抗領域となる。しかし、ポリ
シリコン条の側面の酸化物層は窒化シリコン層の下側の
酸化物層より厚いから、ポリシリコン条28Hの側面と
ポリシリコン条の抵抗領域は酸化物層で保護されたまま
である。
エツチング剤を付着する。このエツチング工程で、層5
2aの厚さに対応する厚さの酸化物を除去する。このエ
ツチングによってポリシリコン条28Hの上面のポリシ
リコンが露出させられ、抵抗領域となる。しかし、ポリ
シリコン条の側面の酸化物層は窒化シリコン層の下側の
酸化物層より厚いから、ポリシリコン条28Hの側面と
ポリシリコン条の抵抗領域は酸化物層で保護されたまま
である。
ここで、金属部材が、先にのべた方法で説明したように
、ポリシリコン−128aの露出部分上に形成される。
、ポリシリコン−128aの露出部分上に形成される。
この実施例においては、部材ssa、ssbのようなタ
ングステン部材t″第16図に示すように形成する。抵
抗領域は層5Tのエツチング後にも残っている酸化物層
57aにより覆われる。
ングステン部材t″第16図に示すように形成する。抵
抗領域は層5Tのエツチング後にも残っている酸化物層
57aにより覆われる。
1/417 a図に示されている抵抗領域の横lr?面
図においては、ポリシリコン条の側面と上面が抵抗領域
における酸化物層57aにより覆われていることが明ら
かに示されている。g17b図においては、抵抗領域へ
のリードはタングステン部材により覆われ、ポリシリコ
ン条の側面は酸化物で覆われる。
図においては、ポリシリコン条の側面と上面が抵抗領域
における酸化物層57aにより覆われていることが明ら
かに示されている。g17b図においては、抵抗領域へ
のリードはタングステン部材により覆われ、ポリシリコ
ン条の側面は酸化物で覆われる。
以上説明し九本発明の別の実施例ではアンダーカットは
生じない。また、タングステ/部材はポリシリコンの上
面にのみ形成されるから、ポリシリコン条の側面に金属
、層が形成されたことによりひき起される応力の問題は
解消される。また、最初に述べた本発明の第1の実施例
と対比すると、熱成長させられた酸化物が第2のポリシ
リコン層の上に形成され、その酸化物は化学蒸着された
酸化物よりも絶縁機能は良い。この第2の′A捲例の別
の利点は、第2のレベルのポリシリコン上に酸化物が熱
成長さ鷺られるために、得られる構造が一層平らなこと
である。そのために、金属付着工程にむける金属化の問
題が少くなる。
生じない。また、タングステ/部材はポリシリコンの上
面にのみ形成されるから、ポリシリコン条の側面に金属
、層が形成されたことによりひき起される応力の問題は
解消される。また、最初に述べた本発明の第1の実施例
と対比すると、熱成長させられた酸化物が第2のポリシ
リコン層の上に形成され、その酸化物は化学蒸着された
酸化物よりも絶縁機能は良い。この第2の′A捲例の別
の利点は、第2のレベルのポリシリコン上に酸化物が熱
成長さ鷺られるために、得られる構造が一層平らなこと
である。そのために、金属付着工程にむける金属化の問
題が少くなる。
1981年6月29日付の本願出願人が譲り受けた未決
の米国特許出願第278656号には、金属で覆われた
別のポリシリコン回路部材と、その製造方法が開示され
ている。
の米国特許出願第278656号には、金属で覆われた
別のポリシリコン回路部材と、その製造方法が開示され
ている。
以上、楽積回路抵抗体の構造と、その製造方法について
説明した。本発明の抵抗器はポリシリコン抵抗領域とそ
の抵抗領域を相互に接続する高導電度領域を含む。従来
のポリシリコン抵抗器と比較すると、本発明の抵抗器が
基板に占める面積は十分に小さい。
説明した。本発明の抵抗器はポリシリコン抵抗領域とそ
の抵抗領域を相互に接続する高導電度領域を含む。従来
のポリシリコン抵抗器と比較すると、本発明の抵抗器が
基板に占める面積は十分に小さい。
第1図は一体の導電領域を有する本発明の抵抗器の構造
を示す横断面図、第2図はゲート部材とソース領域およ
びゲート領域ならびにその上の酸化物層を含む基板の横
断面図、第3図はゲート部材と基板中の1つの領域を露
出させるために酸化物層にあけられた開口部と、酸化物
層の上に形成された第2のポリシリコン1@とt有する
第2図の基板の横断面図、第4図は第3図に示す第2の
ポリシリコン層から形成され、かつ上に酸化物層が形成
されているポリシリコン条の横断面図、第5a図はマス
キング部材が付着されている第4図のポリシリコン条と
酸化物層を示す横断面図、第5b図は第5a図の構造体
の平面図、’Aea図は酸化物層をエツチングした第5
a図の構造体の慣vR面図、第6b図は第6a図の構造
体の平面図、第7図はドーピング工程の第6a図の構造
体を示す横断面図、第8図はポリシリコン条の露出され
ている領域上に金属部材が形成された第7図の構造体の
横Ir′r面図、第9図は付加酸化物層金有する第8図
の構造体の横断面図、第10図は一対のトランジスタと
本発明の抵抗体を含む基板の横断面図、第11図は第1
0図に示す構造体の等価回路、第12図は第3図乃至第
9図に示す工程に従って作られ九本発明の抵抗体の一部
部の、起り得る間wAt−示すために用いられる、横断
面図、第13図乃至第17b図は第12図に示す問題を
解消するための別の方法を示すもので、第13図は第3
図に示されている第2の酸化物ポリシリコン層から形成
され、かつ上に酸化物層と、窒化シリコン層と、開口部
が設けられているホトレジスト層が形成されているポリ
シリコン条の横断面図、第14図は付加エツチング工程
後の第13図のポリシリコン条の横断面図、第15a図
は酸化物成長工程後の第14図に示す構造体を示す第1
4図の15a=15a線に沿う断面図、ti1g15b
図は付加酸化工程後における第14図の構造体を示す#
114図の15b−15b線に沿う断面図、第16図は
付加エツチング工程と金属化工程後の第15a図と1l
15b図に示す構造体の横断面図、第17a図は第16
図の178−17a?mに沿う横fWJ図、@17b図
はM16図の17b−17b線に沿う断面□図である。 12・・・・基板、16・・・・ゲート酸化物層、19
.21.33,38・・・・絶縁層、28m・・・・ポ
リシリコン条、30,52.57・・・・酸化物層、3
2・・・・マスキング部材、35a、35b・・・・金
属部材、31・・・・抵抗領域、46・・・・金属緘点
。 特許出願人 イ/チル・コーボレーショ/代理人 山
川 政 樹 (はが1名) 9J 4砂68 F2!7./4 4孕7k l′29め
を示す横断面図、第2図はゲート部材とソース領域およ
びゲート領域ならびにその上の酸化物層を含む基板の横
断面図、第3図はゲート部材と基板中の1つの領域を露
出させるために酸化物層にあけられた開口部と、酸化物
層の上に形成された第2のポリシリコン1@とt有する
第2図の基板の横断面図、第4図は第3図に示す第2の
ポリシリコン層から形成され、かつ上に酸化物層が形成
されているポリシリコン条の横断面図、第5a図はマス
キング部材が付着されている第4図のポリシリコン条と
酸化物層を示す横断面図、第5b図は第5a図の構造体
の平面図、’Aea図は酸化物層をエツチングした第5
a図の構造体の慣vR面図、第6b図は第6a図の構造
体の平面図、第7図はドーピング工程の第6a図の構造
体を示す横断面図、第8図はポリシリコン条の露出され
ている領域上に金属部材が形成された第7図の構造体の
横Ir′r面図、第9図は付加酸化物層金有する第8図
の構造体の横断面図、第10図は一対のトランジスタと
本発明の抵抗体を含む基板の横断面図、第11図は第1
0図に示す構造体の等価回路、第12図は第3図乃至第
9図に示す工程に従って作られ九本発明の抵抗体の一部
部の、起り得る間wAt−示すために用いられる、横断
面図、第13図乃至第17b図は第12図に示す問題を
解消するための別の方法を示すもので、第13図は第3
図に示されている第2の酸化物ポリシリコン層から形成
され、かつ上に酸化物層と、窒化シリコン層と、開口部
が設けられているホトレジスト層が形成されているポリ
シリコン条の横断面図、第14図は付加エツチング工程
後の第13図のポリシリコン条の横断面図、第15a図
は酸化物成長工程後の第14図に示す構造体を示す第1
4図の15a=15a線に沿う断面図、ti1g15b
図は付加酸化工程後における第14図の構造体を示す#
114図の15b−15b線に沿う断面図、第16図は
付加エツチング工程と金属化工程後の第15a図と1l
15b図に示す構造体の横断面図、第17a図は第16
図の178−17a?mに沿う横fWJ図、@17b図
はM16図の17b−17b線に沿う断面□図である。 12・・・・基板、16・・・・ゲート酸化物層、19
.21.33,38・・・・絶縁層、28m・・・・ポ
リシリコン条、30,52.57・・・・酸化物層、3
2・・・・マスキング部材、35a、35b・・・・金
属部材、31・・・・抵抗領域、46・・・・金属緘点
。 特許出願人 イ/チル・コーボレーショ/代理人 山
川 政 樹 (はが1名) 9J 4砂68 F2!7./4 4孕7k l′29め
Claims (4)
- (1)Jlの絶縁層と、この第1の絶縁層上に設けられ
九延在するポリシリコン条と、このポリシリコン条の第
1の端部に沿って設けられ、ポリシリコン条に電気的に
接触する第1の金属部材と、前記第1の端部の反対側に
あるポリシリコン条の42の端部に沿って設けられ、ポ
リシリコン条と電気に接触する第2の金m部材と、前記
第1および第2の金属部材上に設けられた第2の絶縁層
とからなり、前記第2の金属部材と第1の金属部材とは
その隣接端によって分離されてポリシリコン条内に抵抗
領域を定義し、前記第2絶縁層はこの抵抗領域のポリシ
リコン条の上にも設けられ、これKよってこの抵抗領域
が集積回路の抵抗を形成し、かつ第1.第2の金属部材
が積積高導伝性領域を形成することを特徴とする一対の
高導伝性領域を含んだ集積回路抵抗。 - (2)第1の絶縁層上にポリシリコ7条を形成する工程
と、このポリシリコン条の上に第2の絶縁層を形成する
工程と、ポリシリコン条の対向端から第2絶縁層を除去
し、ポリシリコン条の一領域に絶縁部材を残す工程と、
この領域を除いてポリシリコン条の対向端の上に金属部
材を形成する工程とからなり、これによって前記ポリシ
リコン領域が抵抗領域を形成し、かつ前記金部部材が抵
抗領域に対する低抵抗リードを形成するようにしたこと
を特徴とする第1の絶縁層上に集積回路抵抗を形成する
方法。 - (3)上に重ねられる窒化シリコン部材を用いて第1の
絶縁層の上に細長いポリシリコン条を形成する工程と、
前記細長いポリシリコン条からその細長いポリシリコン
条の所定の領域の上に重ねられている前記窒化シリコン
の部分を除去する工程と、前記細長いポリシリコン条の
少くとも側面に酸化物が形成されるように、前記細長い
ポリシリコン条の前記窒化シリコン部材により保護され
ていな−い領域上に酸化物層を成長させる工程と、前記
窒化シリコン部材を除去する工程と、前記細長いポリシ
リコン条の前記所定の領域上に金属を形成することなし
に前記細長いポリシリコン条の両端上に金属部材を形成
する工程と、會備え、それにより前記細長いポリシリコ
ンの前記所定・領域は抵抗領域を形成し、前記金属部材
は前記抵抗領域のため低抵抗値リードを形成することを
特徴とする第1の絶縁層上に集積回路抵抗器を作る方法
。 - (4)絶縁層上にポリシリコン層を形成する工程と、前
記ポリシリコン層の上に第1の酸化物層を成長させる工
程と、前記ポリシリコン層の上に窒化シリコン層を形成
する工程と、前記酸化物層から形成された酸化物部材と
前記窒化シリコン層から形成された窒化シリコン部材と
が上に重ねられている細長いポリシリコン条よ前記ポリ
シリコン層からエツチングする工程と、前記細長いポリ
シリコン条の所定領域において前記窒化シリコン部材ノ
一部を除去する工程と、前記細長いボリンリコ/条の側
面に第2の酸化物層が形成されるように前記細長いポリ
シリコン条を酸化する工程と前記窒化シリコン部材を除
去する工程と、前記第1の酸化物部材のうち、前記窒化
シリコン部材の下で、前記所定の領域から離隔されてい
る部分を除去して前記細長いポリシリコン条の両端を露
出させる工程と、前記細長いポリシリコン条の前記露出
端部の上に金属部材を形成する工程と、を備え、それに
より前記細長いポリシリコン条の前記所定領域が抵抗領
域を形成し、前記金属部材が前記抵抗領域から低抵抗リ
ードを形成することを特徴とする絶縁層の上に集積回路
抵抗器を作る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/312,771 US4446613A (en) | 1981-10-19 | 1981-10-19 | Integrated circuit resistor and method of fabrication |
| US312771 | 1981-10-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5877253A true JPS5877253A (ja) | 1983-05-10 |
| JPH0468786B2 JPH0468786B2 (ja) | 1992-11-04 |
Family
ID=23212944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57026877A Granted JPS5877253A (ja) | 1981-10-19 | 1982-02-23 | 集積回路抵抗の作成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4446613A (ja) |
| JP (1) | JPS5877253A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263455A (ja) * | 1984-06-04 | 1985-12-26 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ポリシリコン構造 |
| US4643777A (en) * | 1983-12-20 | 1987-02-17 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device comprising resistors of high and low resistances |
| JPS62145863A (ja) * | 1985-12-20 | 1987-06-29 | Sanyo Electric Co Ltd | 半導体記憶装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810663A (en) * | 1981-12-07 | 1989-03-07 | Massachusetts Institute Of Technology | Method of forming conductive path by low power laser pulse |
| US4585490A (en) * | 1981-12-07 | 1986-04-29 | Massachusetts Institute Of Technology | Method of making a conductive path in multi-layer metal structures by low power laser beam |
| US4636404A (en) * | 1982-06-17 | 1987-01-13 | Mass. Institute Of Technology | Method and apparatus for forming low resistance lateral links in a semiconductor device |
| US4685203A (en) * | 1983-09-13 | 1987-08-11 | Mitsubishi Denki Kabushiki Kaisha | Hybrid integrated circuit substrate and method of manufacturing the same |
| JPS60163455A (ja) * | 1984-02-03 | 1985-08-26 | Toshiba Corp | 読み出し専用記憶装置及びその製造方法 |
| US4606781A (en) * | 1984-10-18 | 1986-08-19 | Motorola, Inc. | Method for resistor trimming by metal migration |
| US4604789A (en) * | 1985-01-31 | 1986-08-12 | Inmos Corporation | Process for fabricating polysilicon resistor in polycide line |
| US4784719A (en) * | 1985-06-28 | 1988-11-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Dry etching procedure |
| JPH0620110B2 (ja) * | 1985-10-07 | 1994-03-16 | 日本電気株式会社 | 半導体装置 |
| IT1186485B (it) * | 1985-12-20 | 1987-11-26 | Sgs Microelettronica Spa | Circuito integrato monolitico,in particolare di tipo mos o cmos e processo per la realizzazione di tale circuito |
| US4717886A (en) * | 1986-06-30 | 1988-01-05 | Motorola, Inc. | Operational amplifier utilizing resistors trimmed by metal migration |
| US4833094A (en) * | 1986-10-17 | 1989-05-23 | International Business Machines Corporation | Method of making a dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes |
| US5240511A (en) * | 1987-02-20 | 1993-08-31 | National Semiconductor Corporation | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient |
| US5164338A (en) * | 1988-04-28 | 1992-11-17 | U.S. Philips Corporation | Method of manufacturing a polycrystalline semiconductor resistance layer of silicon on a silicon body and silicon pressure sensor having such a resistance layer |
| US5214497A (en) * | 1988-05-25 | 1993-05-25 | Hitachi, Ltd. | Polycrystalline silicon resistor for use in a semiconductor integrated circuit having a memory device |
| US4924294A (en) * | 1989-03-01 | 1990-05-08 | The Boeing Company | Structure and method for selectively producing a conductive region on a substrate |
| US5218225A (en) * | 1990-03-30 | 1993-06-08 | Dallas Semiconductor Corp. | Thin-film resistor layout |
| EP0482556A1 (en) * | 1990-10-22 | 1992-04-29 | Nec Corporation | Polysilicon resistance element and semiconductor device using the same |
| US5683939A (en) * | 1993-04-02 | 1997-11-04 | Harris Corporation | Diamond insulator devices and method of fabrication |
| US5530418A (en) * | 1995-07-26 | 1996-06-25 | Taiwan Semiconductor Manufacturing Company | Method for shielding polysilicon resistors from hydrogen intrusion |
| KR100767540B1 (ko) * | 2001-04-13 | 2007-10-17 | 후지 덴키 홀딩스 가부시끼가이샤 | 반도체 장치 |
| US6927153B2 (en) * | 2003-02-25 | 2005-08-09 | Xerox Corporation | Ion implantation with multiple concentration levels |
| US10263065B2 (en) | 2015-11-04 | 2019-04-16 | Globalfoundries Inc. | Metal resistor forming method using ion implantation |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365077A (en) * | 1976-11-22 | 1978-06-10 | Nec Corp | Production of transistor |
| JPS5389382A (en) * | 1976-11-22 | 1978-08-05 | Mostek Corp | Ic memory and method of producing same |
| JPS54108588A (en) * | 1978-02-14 | 1979-08-25 | Nippon Telegr & Teleph Corp <Ntt> | Structure of large-scale integrated circuit chip |
| JPS5680154A (en) * | 1979-12-06 | 1981-07-01 | Toshiba Corp | Production of semiconductor device |
| JPS56115558A (en) * | 1980-02-18 | 1981-09-10 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit and manufacture thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5215262A (en) * | 1975-07-28 | 1977-02-04 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacturing method |
| US4075045A (en) * | 1976-02-09 | 1978-02-21 | International Business Machines Corporation | Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps |
-
1981
- 1981-10-19 US US06/312,771 patent/US4446613A/en not_active Expired - Lifetime
-
1982
- 1982-02-23 JP JP57026877A patent/JPS5877253A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365077A (en) * | 1976-11-22 | 1978-06-10 | Nec Corp | Production of transistor |
| JPS5389382A (en) * | 1976-11-22 | 1978-08-05 | Mostek Corp | Ic memory and method of producing same |
| JPS54108588A (en) * | 1978-02-14 | 1979-08-25 | Nippon Telegr & Teleph Corp <Ntt> | Structure of large-scale integrated circuit chip |
| JPS5680154A (en) * | 1979-12-06 | 1981-07-01 | Toshiba Corp | Production of semiconductor device |
| JPS56115558A (en) * | 1980-02-18 | 1981-09-10 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit and manufacture thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4643777A (en) * | 1983-12-20 | 1987-02-17 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device comprising resistors of high and low resistances |
| JPS60263455A (ja) * | 1984-06-04 | 1985-12-26 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ポリシリコン構造 |
| JPS62145863A (ja) * | 1985-12-20 | 1987-06-29 | Sanyo Electric Co Ltd | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0468786B2 (ja) | 1992-11-04 |
| US4446613A (en) | 1984-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5877253A (ja) | 集積回路抵抗の作成方法 | |
| US5316978A (en) | Forming resistors for intergrated circuits | |
| EP0517368A2 (en) | Local interconnect for integrated circuits | |
| JPS6260812B2 (ja) | ||
| US5296719A (en) | Quantum device and fabrication method thereof | |
| JPH0774250A (ja) | コンタクトホール形成方法 | |
| EP0058124A1 (en) | Polycrystalline silicon Schottky diode array and method of manufacturing | |
| JPS607775A (ja) | 半導体装置およびその製造方法 | |
| US4616402A (en) | Method of manufacturing a semiconductor device with a stacked-gate-electrode structure | |
| JP2684978B2 (ja) | 半導体装置 | |
| US4310571A (en) | Process for producing a calibrated resistance element | |
| EP0621631B1 (en) | Method of forming resistors for integrated circuits by using trenches | |
| EP0534203A2 (en) | Semiconductor device | |
| JPS60130155A (ja) | 半導体装置 | |
| JPS60236257A (ja) | 半導体装置 | |
| EP0264309B1 (en) | Self-aligned base shunt for transistor | |
| KR920010135B1 (ko) | 고저항기 제조 방법 | |
| KR100245135B1 (ko) | 동일박막내에 고저항체 및 저저항 도전체 형성방법 | |
| JPH08172128A (ja) | 半導体装置及びその製造方法 | |
| JPS5867069A (ja) | 半導体装置の製造方法 | |
| JPS641055B2 (ja) | ||
| JP3182168B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS5897869A (ja) | 半導体装置の製造方法 | |
| JPH03165516A (ja) | 半導体装置の製造方法 | |
| JPS5863158A (ja) | 半導体装置の製造方法 |