TWI392082B - 電熔絲及其製造方法 - Google Patents

電熔絲及其製造方法 Download PDF

Info

Publication number
TWI392082B
TWI392082B TW095140404A TW95140404A TWI392082B TW I392082 B TWI392082 B TW I392082B TW 095140404 A TW095140404 A TW 095140404A TW 95140404 A TW95140404 A TW 95140404A TW I392082 B TWI392082 B TW I392082B
Authority
TW
Taiwan
Prior art keywords
doped region
layer
forming
heavily doped
diode
Prior art date
Application number
TW095140404A
Other languages
English (en)
Other versions
TW200733350A (en
Inventor
Louis Lu-Chen Hsu
Jack A Mandelman
William R Tonti
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200733350A publication Critical patent/TW200733350A/zh
Application granted granted Critical
Publication of TWI392082B publication Critical patent/TWI392082B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

電熔絲及其製造方法
本發明基本上係關於半導體元件製造，而更具體地係關於電熔絲(eFuse)及其製造方法。
傳統電熔絲可包含一矽化物層於一多晶矽層上，其供作一電阻(resistor)。要程式化傳統電熔絲，可驅動一電流(例如藉由一個或更多個電晶體)於自傳統電熔絲之陰極至陽極的第一方向。驅動電流於第一方向通過電熔絲，形成間隙(gap)於矽化物層中，藉此暴露一部分的多晶矽層。已程式化之電熔絲狀態可藉以下感測：嘗試驅動電流於自陽極至陰極的第二方向。電流驅動通過之路徑的電阻，視程式化期間矽化物層中形成之間隙長度而定。因電晶體操作參數之變化及/或用以程式化傳統電熔絲之電壓水平控制，形成於此電熔絲中之個別矽化物層間隙之長度會變化。因此，傳統電熔絲之電阻會變化。因此，需要有改良的或間隙不變的電熔絲及其製造方法。
發明的第一面向中，提供一第一裝置。第一裝置係電熔絲，包含(1)半導體層於基板之絕緣氧化物層之上；(2)二極體形成於半導體層中；以及(3)矽化物層(例如分流(shunting)矽化物層)形成於二極體上。
發明的第二面向中，提供製造電熔絲之第一方法。第一方法包含步驟：(1)提供一基板，包含絕緣氧化物層與半導體層於絕緣氧化物層之上；(2)形成二極體於半導體層中；以及(3)形成矽化物層(例如分流矽化物層)於二極體之上。根據發明這些與其他面向，仍可提供許多其他面向。
本發明其他特徵與面向從以下詳細說明、所附申請專利範圍與伴隨之圖式，會更完全清楚明白。
本發明提供改善的電熔絲及其製造方法。更明確地，本發明提供具有一電阻的電熔絲，其獨立於程式化期間形成於電熔絲之矽化物層中之間隙長度，且提供此電熔絲之製造方法。電熔絲可包含二極元件(diodic element)於矽化物之下。某些實施例中，二極元件可包含多晶矽、單晶矽於絕緣體上，或另一適合的半導體材料上。二極元件在讀取期間係反向偏壓(reverse biased)，且因此在感測到已程式化電熔絲之狀態時提供一高電阻。電熔絲所產生的電阻視二極體之形成過程而定，且於程式化期間獨立於形成於矽化物層中之間隙長度。反向二極體電流電壓(IV)特性會定義一電阻，其比圍繞部分二極體之單一摻雜多晶矽線長度高幾個數量級。因此，電熔絲二極體電阻是高度可重現(reproducible)，且獨立於矽化物間隙長度。因此，根據本發明一實施例製造之電熔絲電阻可不變化(例如像傳統單一摻雜半導體電熔絲那麼多)。以此方式，本發明提供改善的電熔絲及其製造方法。
圖一例示根據本發明的一種實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其圖型化(patterned)多晶矽或單晶矽層於基板上。參照圖一，第一範例電熔絲(圖六中600)可自包含矽層102之基板100(例如主體基板)製造。基板100可包含絕緣氧化物層104形成於矽層102上，以及多晶矽(例如閘極導體多晶矽)或其它合適的半導體材料層106形成於絕緣氧化物層上。以此方式，絕緣氧化物層104可為埋藏氧化物(buried oxide，BOX)層或淺溝槽隔離(shallow trench isolation，STI)氧化物層。化學氣相沉積(CVD)或其它合適方法可用來形成多晶矽層106於基板100上。其後，反應式離子蝕刻(RIE)或另一適合方法可用來選擇性移除部份多晶矽層106，藉此圖型化多晶矽。如下所述，後續基板處理形成多晶矽層106至第一範例電熔絲之一或更多部分中。
圖二例示根據本發明一實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其雜質原子植入(implanted)多晶矽層之一部分中，以形成N＋區域。參照圖二，旋轉塗佈(spin－on)技術或其它合適方法可用來沉積光阻層於基板100上。使用光阻與適當遮罩(masking)之微影或其它合適方法可用來圖型化光阻層為第一遮罩(例如阻擋遮罩)200。以此方式，多晶矽層106之第一部分202之頂表面可被暴露(exposed)，而於遮罩200之下的多晶矽層106之第二部分204之頂表面可不暴露。
植入製程(例如獨特或標準邏輯植入製程)或其它合適方法可用來植入N＋雜質原子或類似物(例如摻雜物)入多晶矽層106。更明確地，植入(例如邏輯N＋多晶矽與擴散植入)可形成第一高摻雜區域具有一第一極性(polarity)(例如N＋摻雜區域)於多晶矽層106之暴露部分中(例如第一部份202)。然而，遮罩200可防止雜質原子於植入期間到達多晶矽層106之第二部分204，藉此保護第二部分204。進一步，遮罩200於植入期間可保護一或更多金氧半場效電晶體(MOSFET)閘極。一旦N＋摻雜區域形成，光阻剝除劑浴(stripper bath)或其它合適方法可用來自基板100剝除第一光罩200。
圖三例示根據本發明一實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其中雜質原子植入多晶矽層之一部分中，以形成P＋區域與P－區域。參照圖三，旋轉塗佈技術或其它合適方法可用來沉積光阻層於基板100上。使用光阻與適當遮罩之微影或其它合適方法可用來圖型化光阻層為第二遮罩(例如阻擋遮罩)(未圖示)。第二遮罩可定位使得第二遮罩保護多晶矽層106之第一部分202，而不保護(例如暴露)多晶矽層106之第二部分204。以此方式，第二遮罩可為第一遮罩200之反相(inverse)。
植入製程或其它合適方法可用來植入P＋雜質原子或之類(例如摻雜物)入多晶矽層106。更明確地，植入(例如邏輯P＋多晶矽與擴散植入)可形成第二高摻雜區域具有一相反的第二極性(例如P＋摻雜區域)於多晶矽層106之暴露部分中(例如第二部分204)。然而，第二遮罩可防止雜質原子於植入期間到達多晶矽層106之第一部分202，藉此保護第一部分202。一旦P＋摻雜區域形成，光阻剝除劑浴或其它合適方法可用來自基板100剝除第二光罩。
第三遮罩300可以類似用來形成第一與第二遮罩之方式形成。更明確地，旋轉塗佈技術或其它合適方法可用來沉積光阻層於基板100上。使用光阻與適當遮罩之微影或其它合適方法可用來圖型化光阻層為第三遮罩(例如阻擋遮罩)。第三遮罩300可定位使得第三遮罩300保護多晶矽層106之第一部分202之第一子部分302，而不保護(例如暴露)第一部分202之第二子部分304以及多晶矽層106之第二部分204。以此方式，第三遮罩300可為第一遮罩200之反相之位移版(shifted version)(例如有＋x sigma的第一遮罩200)。植入製程或其它合適方法可用來植入P＋雜質原子或類似物(例如摻雜物)至多晶矽層106。第三遮罩300容許值入N＋雜質原子於其中時暴露的多晶矽層區域，重疊植入P＋雜質於其中時暴露的多晶矽區域。雜質原子劑量(dosage)可選擇使得多晶矽層106之第二部分204的摻雜不受影響或些微受影響。以此方式，植入(例如邏輯P＋多晶矽與擴散植入)可形成輕摻雜區域像是P－摻雜區域(例如漸變[graded]區域具有P－至P＋過渡[transition])於多晶矽層106之暴露部分(例如第一部分202之第二子部分304)。第三遮罩300可避免雜質原子於植入期間到達多晶矽層106之第一子部分302，藉此保護第一子區域302。一旦形成P－摻雜區域，光阻剝除劑浴或其它合適方法可用來自基板100剝除第三光罩300。
另一種方式是，基板100之P－區域可不用遮罩而形成。舉例而言，自基板100剝除第二遮罩後，植入製程或其它合適方法可用來植入P＋雜質原子或類似物(例如摻雜物)至多晶矽層106。雖然第一部分202之第一子部分302與多晶矽層106之第二部分204(和第二子部分304一起)於植入期間暴露，雜質原子劑量可選擇使得第一子部分302與第二部分206之摻雜不受影響或些微受影響。以此方式，植入(例如邏輯P＋多晶矽與擴散植入)可形成P摻雜區域於多晶矽層106之第一部分202之第二子部分304中。
圖四例示根據本發明的一種實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其中基板經歷退火(annealing)。參照圖四，基板100可於溫度大約900℃至大約1100℃下經歷退火，歷時大約10秒至大約30分鐘，視摻雜區域所需之橫向(lateral)漸變而定(例如P－至P＋過渡)。然而，亦可用較大或較小及/或不同溫度範圍。進一步來說，基板100可以較長或較短時間經歷退火。退火之高溫可活化(activate)所植入的摻雜物(N＋摻雜物、P＋摻雜物、P－摻雜物)，藉此使這些摻雜物得以擴散過個別植入區域302、204、304。退火期間，一或更多植入區域可擴張(expand)，像是P－區域。以此方式，二極體400具第一子區域302耦合至第二子區域304之N＋P－接面(junction)，可形成於多晶矽層106中。
圖五例示根據本發明的一種實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其中矽化物層與間隙壁(spacers)形成於基板上。參照圖五，化學氣相沉積或其它合適方法可用來沉積(例如共形地[conformally])一層分流矽化物或其它合適材料於基板100。其後，反應式離子蝕刻或其它合適方法可用來移除部份這樣的矽化物層(例如對多晶矽為選擇性)。以此方式，矽化物層500可形成於多晶矽層106上。如下述，矽化物層500可供作第一範例電熔絲(圖六中600)之熔絲元件。某些實施例中，矽化物層500可為大約300埃至大約800埃厚(雖然可用較大/較小及/或不同厚度範圍)。於閘極導體矽化(silicidation)期間，矽化物層500可形成於多晶矽層106上。另一種方式是，矽化物層500可形成於獨立製程步驟。舉例而言，若期望較淺的矽化物層於多晶矽層106之上，化學氣相沉積或其它合適方法及隨後反應式離子蝕刻或其它合適方法可用來於閘極導體矽化期間形成一層絕緣材料於多晶矽層106上。之後，較淺矽化物層可以上述方式形成於多晶矽層106上。
化學氣相沉積或另一方法可用來沉積(例如共形地)一層氧化物(例如氧化矽)或其它合適絕緣材料(例如氮化矽)於基板100上。其後，反應式離子蝕刻或其它合適方法可用來對矽化物為選擇性地，移除部份這樣的氧化物層。以此方式，一或更多氧化物間隙壁502可形成於多晶矽層106之對應側壁504(例如垂直側壁)及/或矽化物層500之對應側壁506。
某些實施例中，形成一或更多氧化物間隙壁502前，化學氣相沉積或另一方法可用來沉積(例如共形地)薄阻障(barrier)層於基板100上。當形成一或更多氧化物間隙壁時，阻障層可供來保護絕緣氧化物層104。
基板100可經歷退火以活化矽化物層500中之矽化物。進一步，某些實施例中，製造於基板100上之一或更多金氧半場效電晶體(例如標準N型金氧半及/或P型金氧半電晶體)之源極(source)與汲極(drain)植入區域，可形成於矽化物層500及/或氧化物間隙壁502形成時(雖然這樣的植入區域可早些或晚些形成)。
圖六例示根據本發明一實施例，製造第一範例電熔絲600之第一範例方法之步驟的側剖面圖，其中層間(interlevel)介電質、介層(vias)與佈線形成於基板上。參照圖六，層間介電質可沉積或形成於基板100上。舉例而言，後段製程(back end of line，BEOL)絕緣氧化物層602或其它合適材料可形成於基板100上，使得後段製程絕緣氧化物層602環繞電熔絲600之多晶矽與矽化物層106、500。接觸開口或通路可形成於後段製程絕緣氧化物層602中。接觸604可分別形成於這樣的通路中。進一步，一或更多層佈線606可形成於基板100上。舉例而言，電熔絲600之第一佈線608(例如第一端)可耦合至二極體400之區域，像是第一子區域302(其供作陰極609)，而電熔絲600之第二佈線610(例如第二端)可耦合至二極體400之區域，像是第二區域204(其供作一陽極611)。形成層間介電質、介層與佈線之方法係熟此技藝者已知，因此這樣的方法在此不詳述。以此方式，可形成第一範例電熔絲600。更具體地，包含淺矽化物層500供作熔絲元件之電熔絲600可形成於橫向的多晶矽二極體400上。
圖七例示根據本發明的一種實施例，圖六之第一範例電熔絲程式化後之側剖面圖。而圖八例示圖七之第一範例電熔絲600程式化後，其多晶矽層106之上的陰極609與陽極611之俯視圖。參照圖七與圖八，第一範例電熔絲600可藉偏壓陰極609相對陽極611為負來進行程式化。舉例而言，可將相較陽極611更負的電壓加於二極體400之陰極609。結果，矽化物層500中之電子可自陰極609流向陽極611。這樣的電子通量(electron flux)(例如矽化物電遷徙[electromigration])可導致間隙700形成於矽化物層500中。舉例而言，矽化物層500可首先開啟(open)於靠近接觸至陰極609，並接著至陽極611。可選擇多晶矽層500中橫向np接面之位置(例如N＋區域耦合至P－區域處)，使得電熔絲程式化期間pn接面永遠未覆蓋(例如暴露)。間隙700可具有長度1大約0.4微米至大約0.9微米(雖然亦可用較大或較小及/或不同長度範圍)。間隙長度可為用來遷徙矽化物之施加功率的函數。
因此，程式化後，驅動於電熔絲600中之電流(例如於陰極609及陽極611間)可通過形成於多晶矽層106中之二極體400。舉例而言，程式化後的感測期間(例如讀取操作)，陰極609可相對陽極611正偏壓。舉例而言，可將相較陽極611更正的電壓加在二極體400之陰極609。因此，二極體400為反向偏壓。通過電熔絲600之電流可限於反向偏壓二極體400之漏電流。更明確地，通過電熔絲600之電流可獨立於跨電熔絲600之電壓。當反向偏壓，二極體400之結構可執行阻擋(blocking)動作時，藉此提供高度可重現的預定電阻(例如基於二極體結構之電阻)。因此於感測期間，程式化電熔絲600使得間隙700(暴露二極體400之N＋P－接面)形成於矽化物層500後，電熔絲600可提供高度可重現的預定電流(例如基於二極體結構之電流)。以此方式，感測期間電熔絲600之電阻及通過之電流，可獨立於電熔絲程式化期間形成之矽化物電遷徙間隙長度1。相對地，傳統電熔絲可包含電阻於程式化期間所形成矽化物電遷徙間隙之下。因此，感測期間，如此電熔絲之電阻及通過之電流視間隙長度1而定。
透過使用製造第一範例電熔絲600之第一範例方法，可製造複數個電熔絲600於感測期間有高度可重現的電阻與電流。電熔絲600可包含矽化物熔絲元件分別於橫向多晶矽二極體上方。
圖九例示根據本發明的一種實施例，第二範例電熔絲之側剖面圖。參照圖九，第二範例電熔絲900類似第一範例電熔絲600。然而，相對於第一範例電熔絲600，第二範例電熔絲900可包含二極元件(例如二極體902)形成於基板906之絕緣層上矽(silicon－on－insulator，SOI)層904(或島)中。更明確地，基板906可包含一層單晶矽層904於絕緣氧化物(例如埋藏氧化物[BOX])層908之上。然而，二極元件可形成於一層其它合適材料中。第二範例電熔絲900可包含矽化物層910，其可供作熔絲元件，形成於絕緣層上矽層904之上。
相較於第一範例電熔絲600，植入摻雜物之橫向擴散於第二範例電熔絲900之單晶矽中，比第一範例電熔絲600之多晶矽中慢。某些應用會希望使用較慢的擴散速率(例如較低擴散率[diffusivity])(例如視製程整合考量而定)。
第二範例電熔絲900可使用類似製造第一範例電熔絲600之第一範例方法的第一範例方法來製造。然而，相對於製造第一範例電熔絲600之第一範例方法，製造第二電熔絲900之第一範例方法於基板906形成第二範例電熔絲900，基板906包含矽層(例如主體基板)、絕緣氧化物層908(例如埋藏氧化物)形成於矽層上、以及絕緣層上矽層904(例如一層單晶矽)或其它合適材料形成於絕緣氧化物層908上。製造第二電熔絲900之第一範例方法可圖型化絕緣層上矽層904以及形成電熔絲902之部分(例如二極元件)於此圖型化絕緣層上矽層904中。基板906之製程類似圖一至六例示之製造第一範例電熔絲600之第一範例方法的步驟，但可於下列所述方面相異。絕緣層上矽層904(供作包含主動矽(例如RX層)的區域)被圖型化後，而在閘極之製程前，N＋與P＋植入絕緣層上矽層904之個別區域，其方式係以類似圖二與三例示之製造第一範例電熔絲600之第一範例方法的步驟。植入期間，製造於基板906上之一或更多金氧半場效電晶體之區域，可藉形成自圖型化光阻層之阻擋遮罩所保護。
其後，可執行金氧半場效電晶體之一般閘極製程。舉例而言，如此閘極製程可包含閘極導體之沉積與圖型化、延伸(extension)、環形植入(halo implants)、間隙壁形成、以及源極－汲極植入。閘極製程期間，絕緣層上矽層904之植入區域可藉一或更多阻擋遮罩圖型化之光阻層保護。其後，所有閘極導體材料可自絕緣層上矽層904之植入區域蝕刻掉，而化學氣相沉積或其它合適方法可用來形成矽化物層910於絕緣層上矽層904上。另一種方式是，矽化物層910可於不同次的期間形成。舉例而言，若希望較淺矽化物層於絕緣層上矽層904之上，於閘極導體矽化期間，化學氣相沉積或其它合適方法與之後反應式離子蝕刻或其它合適方法，可用來形成一層絕緣材料於絕緣層上矽層904之上。其後，較淺矽化物層可以前述方式形成於絕緣層上矽層904上。
圖十例示根據本發明實施例，圖九之第二範例電熔絲程式化後的側剖面圖，而圖十一例示圖十之第二範例電熔絲900之絕緣層上矽層904之上的陰極609與陽極611程式化後之俯視圖。參照圖十至十一，類似第一範例電熔絲600，藉相對陽極611為負對陰極609偏壓來程式化第二範例電熔絲900。舉例而言，可將相較陽極611更負的電壓加於二極體902之陰極609。結果，矽化物層910中之電子可自陰極609流向陽極611。這樣的電子通量(例如矽化物電遷徙)可導致間隙700形成於矽化物層500中。舉例而言，矽化物層500可首先開啟(open)於靠近接觸至陰極609，並接著至陽極611。可選擇絕緣層上矽層904中橫向N＋P－接面之位置(例如N＋區域耦合至P－區域處)，使得電熔絲程式化期間N＋P－接面永遠未覆蓋(例如暴露)。間隙700可具有長度1大約0.4微米至大約0.9微米(雖然可用較大或較小及/或不同長度範圍)。
因此於程式化後，驅動於電熔絲900中之電流(例如於陰極609及陽極611之間)可通過形成於絕緣層上矽層904中之二極體902。舉例而言，程式化後之感測期間(例如讀取操作)，陰極609可相對陽極611正偏壓。可將相較陽極611更正的電壓加在二極體902之陰極609。因此，二極體902為反向偏壓。通過電熔絲900之電流可限於反向偏壓二極體902之漏電流。更明確地，通過電熔絲900之電流可獨立於跨電熔絲900之電壓。當反向偏壓時，二極體902之結構可執行阻擋(blocking)動作，藉此提供高度可重現的預定電阻(例如基於二極體結構之電阻)。因此於感測期間，程式化電熔絲900使得間隙700(暴露二極體902之N＋P－接面)形成於矽化物層910後，電熔絲900可提供高度可重現的預定電流(例如基於二極體結構之電流)。以此方式，感測期間電熔絲900之電阻及通過之電流，可獨立於電熔絲程式化期間形成之矽化物電遷徙間隙長度1。
透過使用製造第二範例電熔絲900之第一範例方法，可製造複數個電熔絲900於感測期間具有高度可重現的電阻與電流。電熔絲900可包含矽化物熔絲元件分別於橫向絕緣層上矽二極體上方。
雖然上面已敘述製造第一範例電熔絲600之第一範例方法，本發明提供其他製造此電熔絲600之方法。可藉以下改善第一範例方法而得其他方法：使額外植入區域(例如第二植入區域)對準多晶矽層106中先前形成第一植入區域。以此方式，第二植入區域標示其存在至(register itself to)第一植入區域。以此方式對準多晶矽層106之植入區域，可使複數個電熔絲900製造為於感測期間具有高度可重現的反向偏壓漏電流。舉例而言，圖十二例示根據本發明的一種實施例，製造第一範例電熔絲600之第二範例方法的步驟之側剖面圖，其中氮化物層形成於基板之圖型化多晶矽層上。參照圖十二，製造第一範例電熔絲600之第二範例方法可藉由類似圖一用於圖型化基板100的方法來處理圖型化基板1200。化學氣相沉積或其它合適方法可用來沉積(例如共形地)氮化物層1202(例如氮化矽)或其它合適材料於基板1200上。氮化物層1202可為大約5奈米至大約100奈米厚(雖然可用較大或較小及/或不同厚度範圍)。
圖十三例示根據本發明的一種實施例，製造第一範例電熔絲600之第二範例方法的步驟之側剖面圖，其中雜質原子植入多晶矽層106之一部分，以形成N＋區域。參照圖十三，化學氣相沉積或其它合適方法可用來形成氧化物層於基板1200上。氧化物層可為大約50奈米至大約500奈米厚(雖然可用較大或較小及/或不同厚度範圍)。化學機械平坦化(chemical mechanical planarization，CMP)或其它合適方法可用來平坦化氧化物層。反應式離子蝕刻或其它合適方法可用來移除部份氧化物層，藉此形成第一遮罩(例如氧化物硬遮罩)1300。氧化物遮罩1300之厚度係基於所沉積氧化物層之厚度。以此方式，多晶矽層106之第一部分202的頂表面可被暴露，且多晶矽層106之第二部分204的頂表面(其於遮罩1300之下)可不暴露。
植入製程或其它合適方法可用來植入N＋雜質原子或類似物(例如摻雜物)穿過氮化物層1202進入多晶矽層106。更明確地，植入(例如邏輯N＋多晶矽與擴散植入)可形成第一高摻雜區域(例如N＋摻雜區域)於多晶矽層106之暴露部分中(例如第一部份202)。然而，遮罩1300可防止雜質原子於植入期間到達多晶矽層106之第二部分204，藉此保護第二部分204。
圖十四例示根據本發明的一種實施例，製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中一或更多氧化物間隙壁形成於基板上。參照圖十四，化學氣相沉積或其它合適方法可用來沉積(例如共形地)氧化物層(例如氧化矽)於基板1200上。其後，反應式離子蝕刻或其它合適方法可用來移除氧化物層之一或更多部分，藉此形成一或更多氧化物間隙壁1400(或其他合適材料之間隙壁)。舉例而言，氧化物間隙壁1400可形成於氧化物遮罩1300之暴露側壁1402上，與氮化物層1202之暴露側壁1404上。一或更多氧化物間隙壁1400之厚度可基於已沉積氧化物層之厚度。氧化物間隙壁1400之厚度可決定N＋摻雜區域之邊緣與第二高摻雜區域間的距離，此第二高摻雜區域係例如藉由雜質原子植入後續形成的P＋摻雜區域。更明確地，氧化物間隙壁1400之寬度可決定輕摻雜區域之寬度，此輕摻雜區域係像是後續形成於N＋摻雜區域與P＋摻雜區域間之P－摻雜植入區域。因此，所沉積氧化物層之厚度，及因此氧化物間隙壁1400之厚度，可供作一設計變數，用來決定製造第一範例電熔絲600之第二範例方法期間後續形成之二極體的特性。結果，製造電熔絲600時使用之氧化物間隙壁厚度可變化，以分別微調所製造電熔絲600之二極體特性。
圖十五例示根據本發明的一種實施例，製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中多晶矽或阻層形成於基板上。參照圖十五，一層1500的多晶矽、光阻、或其它合適材料(例如另一聚合物)可形成於基板1200上。舉例而言，化學氣相沉積或其它合適方法可用來沉積一層多晶矽於基板1200上。另一種方式是，旋轉塗佈(spin－on)技術或其它合適方法可用來沉積光阻層於基板1200上。此後，化學機械平坦化或其它合適方法可用來平坦化多晶矽或光阻層1500。多晶矽或光阻層1500可被平坦化，使得多晶矽層106之上的氧化物間隙壁1400之頂部及氧化物遮罩1300被消耗掉(consumed)。結果，如此氧化物間隙壁1400之頂部可為平坦。
圖十六例示根據本發明的一種實施例，製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中氧化物自基板蝕刻，且雜質原子植入多晶矽層之一部分以形成P＋區域及P－區域。參照圖十六，蝕刻或其它合適方法可用來自基板1200移除暴露氧化物。舉例而言，對多晶矽或光阻與氮化物為選擇性之等向性(isotropic)蝕刻，可用來自基板1200移除暴露的氧化物間隙壁1400與氧化物遮罩1300。以此方式，多晶矽層106之第一部分202的第一子部分302可藉多晶矽或光阻層1500保護(例如覆蓋)。然而，多晶矽層106之第一部分202的第二子部分304與第二部分204可被暴露。
植入製程或其它合適方法可用來植入P＋雜質原子或類似物(例如摻雜物)至多晶矽層106。雜質原子劑量可被選擇，使得植入(例如邏輯P＋多晶矽與擴散植入)可形成輕摻雜區域(像是P－摻雜區域)於多晶矽層106之第一部分202的第二子部分304中，以及高摻雜區域(像是P＋摻雜區域)於多晶矽層106之第二區域204中。更明確地，P＋摻雜可補償N＋摻雜區域之摻雜，藉此形成P－摻雜區域。以此方式，氧化物間隙壁(圖十四中1400)可定義多晶矽層106之區域(例如一重疊區域)，其接受N＋摻雜與P＋摻雜兩者，藉此定義多晶矽層106中形成之P－區域的寬度。結果，氧化物間隙壁1400可定義P＋摻雜區域之邊緣可能自N＋摻雜區域之邊緣偏置(offset)的距離。某些實施例中，上述P＋摻雜可與形成製造在基板1200上之金氧半場效電晶體(例如P型場效電晶體)的區域時執行的P＋摻雜，同時執行(雖然上述P＋摻雜可快些或慢些執行)。
圖十七例示製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中於多晶矽或光阻層、一或更多氧化物間隙壁與氮化物層自基板移除後，基板經歷退火。參照圖十七，多晶矽或光阻層1500可自基板1200移除。舉例而言，反應式離子蝕刻或其它合適方法可用來自基板1200移除多晶矽層。另一種方式是，光阻剝除劑浴或其它合適方法可用來自基板104剝除光阻層。反應式離子蝕刻或其它合適方法可用來自基板1200移除一或更多氧化物間隙壁1400。舉例而言，可移除鄰近氮化物層1202之側壁1404之氧化物間隙壁1400。以類似的方式，氮化物層1202可自基板1200移除。
基板1200可經歷如參照圖四之上述方式之退火。退火之高溫可活化已植入摻雜物N＋摻雜物及/或P＋摻雜物，藉此容許這樣的摻雜物擴散過摻雜物個別植入之區域302、204、304。退火一或更多植入區域期間，像是P－區域，可被擴張。以此方式，二極體1700，具第一子部分302耦合至第二子部分304處之pN接面，可形成於多晶矽層106中。
圖十八例示根據本發明的一種實施例，製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中間隙壁與分流矽化物層形成於基板上。參照圖十八，矽化物層1800與間隙壁1802可形成於基板上，其方式係以類似參照圖五所述，故此步驟在此不詳述。其後，層間介電質、介層與佈線可形成於基板1200上，其方式係以類似參照圖六所述，故此步驟在此不詳述。
透過使用製造第一範例電熔絲600之第二範例方法，間隙壁1400(例如氧化物間隙壁)可用來讓形成P＋區域時使用之遮罩1500對準形成N＋區域時使用之遮罩1300。以此方式，間隙壁1400可讓遮罩1500之邊緣標示其存在(register itself with)至遮罩1300之邊緣，反之亦然。藉以此方式對準遮罩1500、1300，P＋摻雜植入區域可如期望相對多晶矽層106之N＋摻雜植入區域定位。
本發明亦提供製造第二範例電熔絲900之第二範例方法。製造第二範例電熔絲900之第二範例方法類似製造第一範例電熔絲600之第二範例方法。然而相對於製造第一範例電熔絲600之第二範例方法，製造第二範例電熔絲900之第二範例方法，可自基板形成第二範例電熔絲900，類似圖九之基板906，其包含矽層(例如主體基板)、絕緣氧化物層908(例如埋藏氧化物)形成於矽層上、以及絕緣層上矽層904(例如一層單晶矽或其它合適材料)形成於絕緣氧化物層908上。製造第二範例電熔絲900之第二範例方法，可圖型化絕緣層上矽層904並形成電熔絲900之部分(例如二極元件)於此已圖型化的絕緣層上矽層904之上。基板906之製程可類似圖十至十八例示之製造第一範例電熔絲600之第二範例方法的步驟，但可於以下所列方面相異。絕緣層上矽層904(供作包含主動矽的區域，例如RX層)被圖型化後，而在閘極之製程前，N＋與P＋可植入絕緣層上矽層904之個別區域，其方式係以類似圖十二至十七例示之製造第二範例電熔絲900之第一範例方法的步驟。植入期間，製造於基板906上之一或更多金氧半場效電晶體之區域，可藉由形成自一圖型化光阻層之阻擋遮罩來保護。
其後，可執行金氧半場效電晶體之一般閘極製程。舉例而言，如此閘極製程可包含閘極導體之沉積與圖型化、延伸(extension)、環形植入(halo implants)、間隙壁形成、以及源極－汲極植入。閘極製程期間，絕緣層上矽層904之植入區域可藉一或更多塊遮罩圖型化之光阻層來保護。其後，所有閘極導體材料可自絕緣層上矽層904之植入區域來蝕刻掉，而化學氣相沉積或其它合適方法可用來形成矽化物層910於絕緣層上矽層904上。另一種方式是，矽化物層910可於不同次的期間形成。舉例而言，若期望較淺的矽化物層於絕緣層上矽層904之上，於閘極導體矽化期間，化學氣相沉積或其它合適方法與之後反應式離子蝕刻或其它合適方法，可用來形成一層絕緣材料於絕緣層上矽層904之上。其後，較淺的矽化物層可以前述方式形成於絕緣層上矽層904之上。
製造第二範例電熔絲900之第二範例方法可藉以下較製造第二範例電熔絲900之第一範例方法來改善：使第二植入區域對準絕緣層上矽層904中先前形成的第一植入區域。以此方式，第二植入區域標示其存在(register itself to)至向第一植入區域。以此方式對準絕緣層上矽層904之植入區域，可使複數個電熔絲900製造為於感測期間具高度可重現的反向偏壓漏電流。
進一步，本發明可提供製造如此電熔絲600、900之其他方法。類似製造第一範例電熔絲600之第二範例方法以及製造第二範例電熔絲900之第二範例方法，製造第一範例電熔絲600之第三範例方法以及製造第二範例電熔絲900之第三範例方法，分別可使第二植入區域對準多晶矽層中先前形成的第一植入區域。進一步，這樣的方法可用來製造包含不同類型二極體(例如PIN二極體)之電熔絲600、900。
製造第一範例電熔絲600之第三範例方法類似製造第一範例電熔絲600之第二範例方法。舉例而言，基板1900可如圖十二至十三例示處理。其後，圖十九例示根據本發明的一個實施例，製造第一範例電熔絲600之第三範例方法的步驟之側剖面圖，其中一或更多氮化物間隙壁形成於基板1900上。參照圖十九，化學氣相沉積或其它合適方法可用來沉積(例如共形地)一層氮化物(例如氮化矽)於基板1900上。其後，反應式離子蝕刻或其它合適方法可用來移除氮化物層之一或更多部分，藉此形成一或更多氮化物間隙壁1902。舉例而言，氮化物間隙壁1902可形成於暴露側壁1402與氮化物層1202之暴露側壁1402上。一或更多氮化物間隙壁1902之厚度可基於已沉積氮化物層之厚度。氮化物間隙壁1902之厚度可決定第一高摻雜區域(例如N＋摻雜區域)之邊緣與第二高摻雜區域(例如P＋摻雜區域)間的距離，此第二高摻雜區域係藉雜質原子植入後續形成。更明確地，氮化物間隙壁1902之寬度可決定輕摻雜區域(例如P－摻雜植入區域)之寬度，此輕摻雜區域係後續形成於N＋摻雜區域與P＋摻雜區域間。所沉積氮化物層之厚度，及因此氮化物間隙壁1902之厚度，可供作為設計變數，用來決定製造第一範例電熔絲600之第三範例方法期間後續形成之二極體的特性。因此，製造電熔絲600時使用之氮化物間隙壁厚度可變化，以分別微調所製造電熔絲600之二極體特性。
圖二十例示根據本發明的一種實施例，製造第一範例電熔絲之第三範例方法的步驟之側剖面圖，其中多晶矽或阻層形成於基板上。參照圖二十，一層1500的多晶矽、光阻、或其它合適材料(例如另一聚合物)可形成於基板1900上。舉例而言，化學氣相沉積或其它合適方法可用來沉積多晶矽層於基板1900上。另一種方式是，旋轉塗佈技術或其它合適方法可用來沉積光阻層於基板1900上。此後，化學機械平坦化或其它合適方法可用來平坦化多晶矽或光阻層1500。多晶矽或光阻層1500可被平坦化，使得多晶矽層106之上的氮化物間隙壁1902之頂部及氧化物遮罩1300被消耗掉。結果，如此氮化物間隙壁1902之頂部可為平坦。
圖二十一例示根據本發明的一種實施例，製造第一範例電熔絲600之第三範例方法的步驟之側剖面圖，其中氧化物自基板1900蝕刻，且雜質原子植入多晶矽層106之一部分以形成第一輕微(slightly)摻雜區域，像是P＋區域。參照圖二十一，蝕刻或其它合適方法可用來自基板1900移除暴露的氧化物。舉例而言，對多晶矽或光阻與氮化物為選擇性之等向蝕刻，可用來自基板1900移除暴露氧化物遮罩1300。以此方式，多晶矽層106之第一部分202可藉由多晶矽或光阻層1500來保護(例如覆蓋)。然而，多晶矽層106之第二部分204則可暴露。
植入製程或其它合適方法可用來植入P＋雜質原子或類似物(例如摻雜物)至多晶矽層106。雜質原子劑量可被選擇，使得植入(例如邏輯P＋多晶矽與擴散植入)可形成P＋摻雜區域於多晶矽層106之第二區域204中。結果，氮化物間隙壁1902可定義P＋摻雜區域之邊緣可能自N＋摻雜區域之邊緣偏置的距離。某些實施例中，上述P＋摻雜可與形成製造在基板上之金氧半場效電晶體(例如P型場效電晶體)的區域時執行的P＋摻雜，同時執行(雖然上述P＋摻雜可快些或慢些執行)。
圖二十二例示根據本發明的一種實施例，製造第一範例電熔絲600之第三範例方法的步驟之側剖面圖，其中氮化物自基板1900被蝕刻，且雜質原子植入至多晶矽層106之一部分以形成P－區域。參照圖二十二，反應式離子蝕刻或其它合適方法可用來自基板1900移除暴露的氮化物間隙壁1902。植入製程或其它合適方法可用來植入雜質原子(例如摻雜物)，像是P＋雜質原子，進入多晶矽層106之暴露部分。雜質原子劑量可針對此第三植入來選擇(例如客製化)，使得植入(例如邏輯P＋多晶矽與擴散植入)可形成P－摻雜區域於多晶矽層106之第一區域202之第二子區域304中。結果，氮化物間隙壁1902可定義P＋摻雜區域之邊緣可能自N＋摻雜區域之邊緣偏置的距離，以及P－區域之寬度。以此方式，基於雜質原子劑量，N＋P－、PIN或其它合適二極體2200可形成於多晶矽層106中。
其後，多晶矽層或光阻層1500、暴露氮化物間隙壁1902與氮化物層1202可自基板1900移除。基板1900可經歷退火(例如來活化已植入摻雜物)，其方式係類似參照圖十七所例示的。因此，這樣的步驟在此不詳述。其後，間隙壁與矽化物層可根據本發明的一種實施例形成於基板1900上，其方式係以類似參照圖十八所例示。因此，這樣的步驟在此不詳述。其後，層間介電質、介層與佈線可形成於基板1900上，其方式可類似參照圖六所述，而因此這樣的步驟在此不詳述。
透過使用製造第一範例電熔絲600之第三範例方法，間隙壁1902(例如氮化物間隙壁)可用來讓形成P＋區域(以及P－區域)時使用之遮罩1500對準形成N＋區域時使用之遮罩1300。以此方式，間隙壁1902可讓遮罩1500之邊緣標示其存在(register itself with)至遮罩1300之邊緣，反之亦然。藉以此方式對準遮罩1500、1300，P＋摻雜植入區域可如期望地相對多晶矽層106之N＋摻雜植入區域進行定位。
本發明亦提供製造第二範例電熔絲900之第三範例方法。製造第二範例電熔絲900之第三範例方法類似製造第一範例電熔絲600之第三範例方法。然而相對於製造第一範例電熔絲600之第三範例方法，製造第二範例電熔絲900之第三範例方法可自基板形成第二範例電熔絲900，類似圖九之基板906，其包含矽層(例如主體基板)、絕緣氧化物層908(例如埋藏氧化物)形成於矽層上、以及絕緣層上矽層904(例如一層單晶矽或其它合適材料)形成於絕緣氧化物層908上。製造第二範例電熔絲900之第三範例方法，可圖型化絕緣層上矽層904並形成電熔絲900之部分(例如二極元件)於此已圖型化絕緣層上矽層904上。基板906之製程可類似製造第一範例電熔絲600之第三範例方法的步驟，但可於下述方面相異。絕緣層上矽層904(供作包含主動矽的區域，例如RX層)被圖型化後，而在閘極之製程前，N＋與P＋可植入絕緣層上矽層904之個別區域，其方式係以類似製造第一範例電熔絲600之第三範例方法的對應植入步驟。植入期間，製造於基板906上之一或更多金氧半場效電晶體之區域，可藉由形成自圖型化光阻層之阻擋遮罩來保護。
其後，可執行金氧半場效電晶體之一般閘極製程。舉例而言，如此閘極製程可包含閘極導體之沉積與圖型化、延伸、環形植入、間隙壁形成、以及源極－汲極植入。閘極製程期間，絕緣層上矽層904之植入區域可藉由一或更多塊遮罩圖型化之光阻層來保護。其後，所有閘極導體材料可自絕緣層上矽層904之植入區域來蝕刻掉，而化學氣相沉積或其它合適方法可用來形成矽化物層910於絕緣層上矽層904上。另一種方式是，矽化物層910可於不同次的期間形成。舉例而言，若期望較淺的矽化物層於絕緣層上矽層904之上，於閘極導體矽化期間，化學氣相沉積或其它合適方法與之後反應式離子蝕刻或其它合適方法，可用來形成一層絕緣材料於絕緣層上矽層904之上。其後，較淺的矽化物層可以前述方式形成於絕緣層上矽層904上。
製造第一範例電熔絲600之第三範例方法與製造第二範例電熔絲900之第三範例方法，可藉由以下較製造一電熔絲600、900之其他範例方法來改善：使第二植入區域對準多晶矽或絕緣層上矽層中先前形成的第一植入區域。
本發明亦可提供方法來形成範例電熔絲600、900，其使用相較上述某些方法較大量的植入製程(例如三個植入製程)。舉例而言，這些方法可類似參照圖十九至二十二所述之第三範例方法。然而相對地，氮化物間隙壁1902可於第一植入製程形成高摻雜區域(例如一N＋區域)之前來形成。因此，所得的第一高摻雜區域可小於第三範例方法所形成的，因為氮化物間隙壁1902可避免第一植入碰到其下半導體層106之部分。其後，氧化物硬遮罩1300可被移除，且平坦化多晶或阻遮罩1500可形成。第二植入製程可用來形成第二高摻雜區域204(例如P＋區域)。其後，平坦化多晶或阻遮罩1500與氮化物間隙壁1902可被移除。進一步，第三植入製程可用來植入P－雜質原子或類似物於整個半導體層106上方。以此方式，第三植入製程可形成輕微摻雜區域304(例如P－區域)，而不影響第一與第二高摻雜區域202、204。另一種方式是，藉著不執行第三植入製程，本方法可用以形成PiN二極體。
以上說明只揭露發明之範例實施例。對熟此技藝者而言，自然能輕易明白以上揭露裝置與方法仍有許多修改會落入本發明之範疇。舉例而言，本發明可提供包含二極元件的電熔絲600、900，其可因程式化期間矽化物電遷徙而暴露。反向偏壓組態中的程式化電熔絲之後續感測，係獨立於矽化物電遷徙間隙長度，因而所得的高二極元件阻值甚大於關於可變遷徙範圍之容限(tolerance)。進一步如上所述，根據本發明實施例之電熔絲600、900，可包含二極元件(例如阻擋二極體)。因此，當電流驅動過電熔絲600、900，可減少及/或消除電熔絲600、900之後續復原(healing)。這樣的電流可獨立於跨電熔絲600、900之電壓。復原或重程式化可發生於傳統矽化物(例如NiSi2 、CoSi2 、TiSi2 或其他矽化物成分)電熔絲，包含做為電阻之多晶矽層(例如當連續讀取電熔絲)。然而，本方法與裝置可提供減少及/或消失此類復原的矽化物電熔絲。此外，根據本發明的一種實施例之電熔絲600、900，可用於唯讀記憶體(ROM)使用者可程式化陣列，藉此為這樣的陣列提供低功率解決方案。雖然上述的電熔絲600、900可包含二極元件，其包含N＋摻雜、P－摻雜與P＋摻雜區域，然而在其他實施例中，二極元件亦可包含不同的摻雜區域，像是P＋摻雜、N－摻雜與N＋摻雜區域。
因此，雖然本發明已關於其範例實施例揭露，應了解的是，其他由以下申請專利範圍所定義的實施例亦會落在本發明之精神與範疇內。
100．．．基板
102．．．矽層
104．．．絕緣氧化物層
106．．．多晶矽層
200．．．第一遮罩
202．．．第一部分
204．．．第二部分
300．．．第三遮罩
302．．．第一子部分
304．．．第二子部分
400．．．二極體
500．．．矽化物層
502．．．氧化物間隙壁
504．．．側壁
506．．．側壁
600．．．電熔絲
602．．．絕緣氧化物層
604．．．接觸
606．．．佈線
608．．．第一佈線
609．．．陰極
610．．．第二佈線
611．．．陽極
700．．．間隙
900．．．電熔絲
902．．．二極體
904．．．絕緣層上矽層
906．．．基板
908．．．絕緣氧化物層
910．．．矽化物
1200．．．基板
1202．．．氮化物層
1300．．．遮罩
1400．．．氧化物間隙壁
1402．．．側壁
1404．．．側壁
1500．．．多晶矽或光阻層
1700．．．二極體
1800．．．矽化物層
1802．．．間隙壁
1900．．．基板
1902．．．氮化物間隙壁
2200．．．二極體
圖一例示根據本發明一實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其中圖型化的多晶矽(或單晶矽層)於一基板上；圖二例示根據本發明一實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其中雜質原子植入多晶矽層之一部分中，以形成N＋區域；圖三例示根據本發明一實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其中雜質原子植入多晶矽層之一部分中，以形成P＋區域與P－區域；圖四例示根據本發明一實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其中基板經歷退火；圖五例示根據本發明一實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其中間隙壁與分流矽化物層形成於基板上；圖六例示根據本發明一實施例，製造第一範例電熔絲之第一範例方法之步驟的側剖面圖，其中層間介電質、介層與佈線形成於基板上；圖七例示根據本發明一實施例，圖六之第一範例電熔絲程式化後之側剖面圖；圖八例示根據本發明一實施例，圖七之第一範例電熔絲程式化後，其多晶矽層之上的陰極與陽極之俯視圖；圖九例示根據本發明一實施例，第二範例電熔絲之側剖面圖；圖十例示根據本發明實施例，圖九之第二範例電熔絲程式化後的側剖面圖；圖十一例示根據本發明實施例，圖十之第二範例電熔絲之絕緣層上矽層之上的陰極與陽極程式化後之俯視圖；圖十二例示根據本發明一實施例，製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中氮化物層形成於基板之圖型化多晶矽層上；圖十三例示根據本發明一實施例，製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中雜質原子植入多晶矽層之一部分，以形成N＋區域；圖十四例示根據本發明一實施例，製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中一或更多氧化物間隙壁形成於基板上；圖十五例示根據本發明一實施例，製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中多晶矽或阻層形成於基板上；圖十六例示根據本發明一實施例，製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中氧化物自基板蝕刻，且雜質原子植入多晶矽層之一部分，以形成P＋區域及P－區域；圖十七例示製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中於多晶矽或光阻層、一或更多氧化物間隙壁與氮化物層自基板移除後，基板經歷退火；圖十八例示根據本發明一實施例，製造第一範例電熔絲之第二範例方法的步驟之側剖面圖，其中間隙壁與分流矽化物層形成於基板上；圖十九例示根據本發明一實施例，製造第一範例電熔絲之第三範例方法的步驟之側剖面圖，其中一或更多氮化物間隙壁形成於基板上；圖二十例示根據本發明一實施例，製造第一範例電熔絲之第三範例方法的步驟之側剖面圖，其中多晶矽或阻層形成於基板上；圖二十一例示根據本發明一實施例，製造第一範例電熔絲之第三範例方法的步驟之側剖面圖，其中氧化物自基板蝕刻，且雜質原子植入多晶矽層之一部分以形成P＋區域；以及圖二十二例示根據本發明一實施例，製造第一範例電熔絲之第三範例方法的步驟之側剖面圖，其中氮化物自基板蝕刻，且雜質原子植入多晶矽層之一部分以形成P－區域。
100．．．基板
102．．．矽層
104．．．絕緣氧化物層
106．．．多晶矽層

Claims (18)

  1. 一種電熔絲，包含：一半導體層於一基板之一絕緣氧化物層之上，其中該二極體包含具有一第一極性之一第一重摻雜區域；具有一相反的第二極性之一第二重摻雜區域；以及位於該第一與第二重摻雜區域之間的一輕摻雜區域；一二極體形成於該半導體層中；以及一矽化物層形成於該二極體上，其中將該矽化物層圖案化以形成位於並與該第一重摻雜區域接觸一可熔導體、該輕摻雜區及該第二重摻雜區接觸，該可熔導體由該第一重摻雜區橫跨該輕摻雜區，而延伸至該第二重摻雜區。
  2. 如請求項1所述之電熔絲，其中該第二重摻雜區域之一邊緣之一位置，係基於該第一重摻雜區域之一邊緣之一位置。
  3. 如請求項1所述之電熔絲，其中：該二極體之一第一部分形成一陰極；該二極體之一第二部分形成一陽極；以及當相對該陽極施加一更負的電壓於該陰極時，該二極體用於形成一間隙於該矽化物層中，藉此暴露該二極體之一部分，該第一重摻雜區域於該 部分耦合至該輕摻雜區域，以及藉此程式化該電熔絲。
  4. 如請求項3所述之已程式化電熔絲，其中當施加反向偏壓時，該二極體更用於提供一預定電阻。
  5. 如請求項4所述之已程式化電熔絲，其中當施加反向偏壓時，該二極體更用於限制通過該電熔絲的一電流於一預定值。
  6. 如請求項1所述之電熔絲，其中該二極體包含：一N+摻雜區域；一P-摻雜區域，耦合至該N+摻雜區域；以及一P+摻雜區域，耦合至該P-摻雜區域。
  7. 如請求項1所述之電熔絲，其中該二極體包含：一P+摻雜區域；一N-摻雜區域，耦合至該P+摻雜區域；以及一N+摻雜區域，耦合至該N-摻雜區域。
  8. 如請求項1所述之電熔絲，其中該半導體層包含多晶矽。
  9. 如請求項1所述之電熔絲，其中該半導體層包含 矽。
  10. 一種製造一電熔絲之方法，包含：提供一基板包含一絕緣氧化物層與一半導體層於該絕緣氧化物層之上；形成一二極體於該半導體層中，其中形成該二極體於該半導體層中之步驟包含：形成一第一重摻雜區域具有一第一極性於該半導體層中；形成一第二重摻雜區域具有一相反的第二極性於該半導體層中；以及形成一輕摻雜區域於該半導體層中介於該第一與第二重摻雜區域之間；以及形成一矽化物層於該二極體上，其中將該矽化物層圖案化以形成位於並與該第一重摻雜區域接觸一可熔導體、該輕摻雜區及該第二重摻雜區接觸，該可熔導體由該第一重摻雜區橫跨該輕摻雜區，而延伸至該第二重摻雜區。
  11. 如請求項10所述之方法，其中形成該第二重摻雜區域之步驟包含定位(positioning)該第二重摻雜區域之一邊緣在基於該第一重摻雜區域之一邊緣之一位置。
  12. 如請求項10所述之方法，其中：該二極體之一第一部分形成一陰極；該二極體之一第二部分形成一陽極；以及當相對該陽極施加一更負的電壓於該陰極時，該二極體用於形成一間隙於該矽化物層中，藉此暴露該二極體之一部分，該第一重摻雜區域於該部分耦合至該輕摻雜區域，以及藉此程式化該電熔絲。
  13. 如請求項12所述之方法，其中當施加反向偏壓時，該二極體更用於提供一預定電阻。
  14. 如請求項13所述之方法，其中當施加反向偏壓時，該二極體更用於限制通過該電熔絲的一電流於一預定值。
  15. 如請求項10所述之方法，其中：形成該第一重摻雜區域之步驟包含形成一N+區域；形成該第二重摻雜區域之步驟包含形成一P+區域；以及形成該輕摻雜區域之步驟包含形成一P-區域。
  16. 如請求項10所述之方法，其中：形成該第一重摻雜區域之步驟包含形成一P+區域；形成該第二重摻雜區域之步驟包含形成一N+區域；以及形成該輕摻雜區域之步驟包含形成一N-區域。
  17. 如請求項10所述之方法，其中：形成該第一重摻雜區域之步驟包含使用一第一植入製程來形成該第一重摻雜區域；形成該第二重摻雜區域之步驟包含使用一第二植入製程來形成該第二重摻雜區域；以及形成該輕摻雜區域之步驟包含使用一第三植入製程來形成該輕摻雜區域。
  18. 如請求項10所述之方法，其中：形成該第一重摻雜區域之步驟包含使用一第一植入製程來形成該第一重摻雜區域；以及形成該第二重摻雜區域與形成該輕摻雜區域之步驟包含使用一第二植入製程來形成該第二重摻雜區域與該輕摻雜區域。
TW095140404A 2005-11-03 2006-11-01 電熔絲及其製造方法 TWI392082B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/266,740 US7659168B2 (en) 2005-11-03 2005-11-03 eFuse and methods of manufacturing the same

Publications (2)

Publication Number Publication Date
TW200733350A TW200733350A (en) 2007-09-01
TWI392082B true TWI392082B (zh) 2013-04-01

Family

ID=37669600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095140404A TWI392082B (zh) 2005-11-03 2006-11-01 電熔絲及其製造方法

Country Status (9)

Country Link
US (1) US7659168B2 (zh)
EP (1) EP1946371B1 (zh)
JP (1) JP5226524B2 (zh)
KR (1) KR20080064149A (zh)
CN (1) CN101300677B (zh)
AT (1) ATE490555T1 (zh)
DE (1) DE602006018643D1 (zh)
TW (1) TWI392082B (zh)
WO (1) WO2007051765A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7851885B2 (en) * 2007-03-07 2010-12-14 International Business Machines Corporation Methods and systems involving electrically programmable fuses
US8076754B2 (en) * 2007-03-09 2011-12-13 Silicon Laboratories Silicide-interface polysilicon resistor
US20090045484A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Methods and systems involving electrically reprogrammable fuses
US7759766B2 (en) * 2007-08-22 2010-07-20 International Business Machines Corporation Electrical fuse having a thin fuselink
US7619295B2 (en) 2007-10-10 2009-11-17 Fairchild Semiconductor Corporation Pinched poly fuse
US9058887B2 (en) * 2007-10-30 2015-06-16 International Business Machines Corporation Reprogrammable electrical fuse
CN101170099B (zh) * 2007-11-30 2012-03-28 上海宏力半导体制造有限公司 多晶硅硅化物电熔丝器件
US7936582B1 (en) * 2008-03-19 2011-05-03 Xilinx, Inc. E-fuse read circuit with dual comparators
US7977754B2 (en) * 2008-07-25 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Poly resistor and poly eFuse design for replacement gate technology
US20100059823A1 (en) * 2008-09-10 2010-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive device for high-k metal gate technology and method of making
US8865592B2 (en) * 2009-02-03 2014-10-21 Infineon Technologies Ag Silicided semiconductor structure and method of forming the same
US8178945B2 (en) * 2009-02-03 2012-05-15 International Business Machines Corporation Programmable PN anti-fuse
US8519507B2 (en) 2009-06-29 2013-08-27 International Business Machines Corporation Electrically programmable fuse using anisometric contacts and fabrication method
US8890260B2 (en) 2009-09-04 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon design for replacement gate technology
US8530319B2 (en) 2010-10-14 2013-09-10 International Business Machines Corporation Vertical silicide e-fuse
US8542517B2 (en) 2011-06-13 2013-09-24 International Business Machines Corporation Low voltage programmable mosfet antifuse with body contact for diffusion heating
KR20120139361A (ko) 2011-06-17 2012-12-27 삼성전자주식회사 이-퓨즈 구조체 및 그 동작 방법
KR101896412B1 (ko) * 2011-08-01 2018-09-07 페어차일드코리아반도체 주식회사 폴리 실리콘 저항, 이를 포함하는 기준 전압 회로, 및 폴리 실리콘 저항 제조 방법
US8816473B2 (en) * 2012-04-05 2014-08-26 International Business Machines Corporation Planar polysilicon regions for precision resistors and electrical fuses and method of fabrication
US9929150B2 (en) * 2012-08-09 2018-03-27 Infineon Technologies Ag Polysilicon diode bandgap reference
US9293414B2 (en) 2013-06-26 2016-03-22 Globalfoundries Inc. Electronic fuse having a substantially uniform thermal profile
US9159667B2 (en) 2013-07-26 2015-10-13 Globalfoundries Inc. Methods of forming an e-fuse for an integrated circuit product and the resulting e-fuse structure
CN104425446B (zh) * 2013-08-20 2017-12-29 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其使用方法
CN105308754B (zh) * 2013-12-12 2018-02-13 富士电机株式会社 半导体装置及其制造方法
CN105470238A (zh) * 2014-09-09 2016-04-06 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝器件、集成电路和电子装置
FR3063573B1 (fr) * 2017-03-01 2019-05-03 Stmicroelectronics (Rousset) Sas Dispositif fusible integre
US10510662B2 (en) * 2017-11-07 2019-12-17 Globalfoundries Inc. Vertically oriented metal silicide containing e-fuse device and methods of making same
CN109244061A (zh) * 2018-09-03 2019-01-18 上海华虹宏力半导体制造有限公司 电可编程熔丝结构及其形成方法
KR20230045177A (ko) 2021-09-28 2023-04-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US20240188287A1 (en) * 2022-12-05 2024-06-06 Globalfoundries U.S. Inc. One-time programmable fuse using pn junction over gate metal layer, and related method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410367B2 (en) * 1999-04-16 2002-06-25 Micron Technology, Inc. Fuse for use in a semiconductor device, and semiconductor devices including the fuse
US6956277B1 (en) * 2004-03-23 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Diode junction poly fuse

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708291A (en) 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US6088256A (en) 1998-09-25 2000-07-11 Stmicroelectronics, Inc. Integrated circuit with electrically programmable fuse resistor
US6580156B1 (en) 2002-04-04 2003-06-17 Broadcom Corporation Integrated fuse with regions of different doping within the fuse neck
KR100448909B1 (ko) * 2002-09-27 2004-09-16 삼성전자주식회사 퓨즈 구조 및 그것을 이용한 집적 회로 장치
US6621138B1 (en) 2002-10-21 2003-09-16 Micrel, Inc. Zener-like trim device in polysilicon
US6933591B1 (en) 2003-10-16 2005-08-23 Altera Corporation Electrically-programmable integrated circuit fuses and sensing circuits
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
US7382036B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Doped single crystal silicon silicided eFuse

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410367B2 (en) * 1999-04-16 2002-06-25 Micron Technology, Inc. Fuse for use in a semiconductor device, and semiconductor devices including the fuse
US6956277B1 (en) * 2004-03-23 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Diode junction poly fuse

Also Published As

Publication number Publication date
EP1946371B1 (en) 2010-12-01
KR20080064149A (ko) 2008-07-08
WO2007051765A2 (en) 2007-05-10
WO2007051765A3 (en) 2007-06-28
CN101300677B (zh) 2010-05-19
DE602006018643D1 (de) 2011-01-13
EP1946371A2 (en) 2008-07-23
US7659168B2 (en) 2010-02-09
CN101300677A (zh) 2008-11-05
TW200733350A (en) 2007-09-01
ATE490555T1 (de) 2010-12-15
JP5226524B2 (ja) 2013-07-03
US20070099326A1 (en) 2007-05-03
JP2009515330A (ja) 2009-04-09

Similar Documents

Publication Publication Date Title
TWI392082B (zh) 電熔絲及其製造方法
CN102891148B (zh) 用于单栅极非易失性存储器件的结构和方法
US7276775B2 (en) Intrinsic dual gate oxide MOSFET using a damascene gate process
US9240404B2 (en) Embedded polysilicon resistor in integrated circuits formed by a replacement gate process
TWI390666B (zh) 絕緣體上半導體裝置之製造方法
US6913960B2 (en) Fin-based double poly dynamic threshold CMOS FET with spacer gate and method of fabrication
US7544557B2 (en) Gate defined Schottky diode
JP4145364B2 (ja) Ｄｍｏｓ構造及びその製造方法
US9178061B2 (en) Method for fabricating MOSFET on silicon-on-insulator with internal body contact
US7067359B2 (en) Method of fabricating an electrical fuse for silicon-on-insulator devices
US6967363B1 (en) Lateral diode with multiple spacers
KR20020011133A (ko) 상감 세공 접촉 및 게이트 공정으로 제조된 자기-정렬소스 및 드레인 확장부
US7256430B1 (en) Thyristor semiconductor memory device and method of manufacture
US7964457B2 (en) Semiconductor integrated circuit device and a manufacturing method for the same
US6124613A (en) SOI-MOS field effect transistor that withdraws excess carrier through a carrier path silicon layer
KR100568077B1 (ko) 반도체장치의 제조방법
US7189644B2 (en) CMOS device integration for low external resistance
US8481397B2 (en) Polysilicon resistor and E-fuse for integration with metal gate and high-k dielectric
JP4491858B2 (ja) 半導体装置の製造方法
US6936514B1 (en) Semiconductor component and method
US6512278B2 (en) Stacked semiconductor integrated circuit device having an inter-electrode barrier to silicide formation
TWI758818B (zh) 包含浮動閘極之延伸汲極場效電晶體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees