JPH0513683A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0513683A JPH0513683A JP16057991A JP16057991A JPH0513683A JP H0513683 A JPH0513683 A JP H0513683A JP 16057991 A JP16057991 A JP 16057991A JP 16057991 A JP16057991 A JP 16057991A JP H0513683 A JPH0513683 A JP H0513683A
- Authority
- JP
- Japan
- Prior art keywords
- film
- poly
- wiring
- polysilicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【構成】 高抵抗 Poly-Si膜３を形成した後、高抵抗 P
oly-Si膜の配線を形成すべき領域を絶縁膜４で覆い、絶
縁膜４で覆われていない領域の Poly-Si膜を低抵抗にし
た後に、金属膜５を形成し、絶縁膜上の金属膜を除去
後、配線としてのパターニングを行う。 【効果】 高抵抗 Poly-Siとシリサイド配線とが１つの
連続した配線となるため、工程が簡単になり、かつ構造
が簡単になる。
oly-Si膜の配線を形成すべき領域を絶縁膜４で覆い、絶
縁膜４で覆われていない領域の Poly-Si膜を低抵抗にし
た後に、金属膜５を形成し、絶縁膜上の金属膜を除去
後、配線としてのパターニングを行う。 【効果】 高抵抗 Poly-Siとシリサイド配線とが１つの
連続した配線となるため、工程が簡単になり、かつ構造
が簡単になる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に使用さ
れている多結晶シリコン膜の抵抗の製造方法に関する。
れている多結晶シリコン膜の抵抗の製造方法に関する。
【０００２】
【従来の技術】半導体装置の抵抗体として多結晶シリコ
ン膜 ( Poly-Si膜）を使用する事が一般に行われてい
る。一方、近年半導体装置の高速化、高集積化に従い、
Poly-Si膜にかわり Poly-Si膜とシリサイド膜との２層
構造を持つポリサイド（Polycide) 膜が使用されるよう
になってきた。配線として使用される Poly-Si膜の抵抗
は最低でも１×１０-3Ωｃｍであり、一方ポリサイド膜
はそれよりも低くなり、１×１０-4Ωｃｍの抵抗を有す
る。しかし、抵抗体として用いるには上記の抵抗よりも
高い値が必要である。例えばＳＲＡＭに用いられる抵抗
は１メガ（Ｍ）Ω〜１ギガ（Ｇ）Ωの抵抗が必要であ
る。他のデバイスでも１×１０-3Ωｃｍ以上の抵抗が必
要な場合が多い。特に高い抵抗が必要になる時、ポリサ
イド膜をその抵抗体として用いる時には幅（Ｗ）が小さ
く、長さ（Ｌ）が長い抵抗となる。例えば１０ＫΩの抵
抗を１×１０-4Ωｃｍのポリサイド膜で作るとすれば、
Ｗ＝４μｍ、厚みｔ＝０．１μｍとしてＬ＝４０００μ
ｍ（４ｍｍ）となり非常に長い配線となり、抵抗体の占
める面積が大きくなり、チップ面積の増大となる。 Pol
y-Si膜の場合はそのドーピング量により抵抗率が変化す
るので、１つの配線の中に高抵抗部と低抵抗部を形成で
きる。従って Poly-Siの抵抗体を用いる時、１つのPoly
-Si膜で済むことが多く、抵抗体以外のところも配線や
ゲート電極に使用できた。
ン膜 ( Poly-Si膜）を使用する事が一般に行われてい
る。一方、近年半導体装置の高速化、高集積化に従い、
Poly-Si膜にかわり Poly-Si膜とシリサイド膜との２層
構造を持つポリサイド（Polycide) 膜が使用されるよう
になってきた。配線として使用される Poly-Si膜の抵抗
は最低でも１×１０-3Ωｃｍであり、一方ポリサイド膜
はそれよりも低くなり、１×１０-4Ωｃｍの抵抗を有す
る。しかし、抵抗体として用いるには上記の抵抗よりも
高い値が必要である。例えばＳＲＡＭに用いられる抵抗
は１メガ（Ｍ）Ω〜１ギガ（Ｇ）Ωの抵抗が必要であ
る。他のデバイスでも１×１０-3Ωｃｍ以上の抵抗が必
要な場合が多い。特に高い抵抗が必要になる時、ポリサ
イド膜をその抵抗体として用いる時には幅（Ｗ）が小さ
く、長さ（Ｌ）が長い抵抗となる。例えば１０ＫΩの抵
抗を１×１０-4Ωｃｍのポリサイド膜で作るとすれば、
Ｗ＝４μｍ、厚みｔ＝０．１μｍとしてＬ＝４０００μ
ｍ（４ｍｍ）となり非常に長い配線となり、抵抗体の占
める面積が大きくなり、チップ面積の増大となる。 Pol
y-Si膜の場合はそのドーピング量により抵抗率が変化す
るので、１つの配線の中に高抵抗部と低抵抗部を形成で
きる。従って Poly-Siの抵抗体を用いる時、１つのPoly
-Si膜で済むことが多く、抵抗体以外のところも配線や
ゲート電極に使用できた。
【０００３】以上の様子を図４に示す。図４に示すよう
に半導体基板２１の上に形成された絶縁膜２２上に高抵
抗部と低抵抗部が同一の Poly-Si膜２３で形成されてお
り、高抵抗部と低抵抗部の接続も全く問題がない。しか
し、ポリサイド膜を使用する時、ポリサイド膜の抵抗率
を任意に制御することはできず、１つの配線の中に低抵
抗部と高抵抗部を一緒に作ることができない。そこで、
例えば図５に示すように半導体基板３１の上に絶縁膜３
２を介して配線を２層にして行う方法が取られている。
すなわち、低い抵抗が必要な配線をポリサイド配線３４
として、高い抵抗が必要な配線を多結晶シリコン膜３６
としている。３７はソース、ドレイン３５とコンタクト
をとり配線として用いるＡｌ膜である。
に半導体基板２１の上に形成された絶縁膜２２上に高抵
抗部と低抵抗部が同一の Poly-Si膜２３で形成されてお
り、高抵抗部と低抵抗部の接続も全く問題がない。しか
し、ポリサイド膜を使用する時、ポリサイド膜の抵抗率
を任意に制御することはできず、１つの配線の中に低抵
抗部と高抵抗部を一緒に作ることができない。そこで、
例えば図５に示すように半導体基板３１の上に絶縁膜３
２を介して配線を２層にして行う方法が取られている。
すなわち、低い抵抗が必要な配線をポリサイド配線３４
として、高い抵抗が必要な配線を多結晶シリコン膜３６
としている。３７はソース、ドレイン３５とコンタクト
をとり配線として用いるＡｌ膜である。
【０００４】
【発明が解決しようとする課題】抵抗体を有する半導体
装置では、ポリサイド配線と多結晶シリコン膜抵抗体と
の２層配線となるので、工程数が多くフォトリソグラフ
ィの数が多くなりコストアップとなる。 Poly-Si膜だけ
だったら１層で済むところをポリサイド膜を使用する時
はわざわざ２層にせざるを得ない場合もあり、工程数が
かなり増えると同時にマスク合わせも必要になり、微細
なパターンを形成しにくくなる。また Poly-Si膜とポリ
サイド膜のコンタクトをしっかり取る必要があり、コン
タクト形成に配慮が必要となる。さらに２層配線となる
ために、半導体装置の凹凸度が増加し、その後の配線の
断線や短絡を防止する方法として特別な平坦化方法が必
要となる。
装置では、ポリサイド配線と多結晶シリコン膜抵抗体と
の２層配線となるので、工程数が多くフォトリソグラフ
ィの数が多くなりコストアップとなる。 Poly-Si膜だけ
だったら１層で済むところをポリサイド膜を使用する時
はわざわざ２層にせざるを得ない場合もあり、工程数が
かなり増えると同時にマスク合わせも必要になり、微細
なパターンを形成しにくくなる。また Poly-Si膜とポリ
サイド膜のコンタクトをしっかり取る必要があり、コン
タクト形成に配慮が必要となる。さらに２層配線となる
ために、半導体装置の凹凸度が増加し、その後の配線の
断線や短絡を防止する方法として特別な平坦化方法が必
要となる。
【０００５】
【課題を解決するための手段】上記課題を解決するため
にこの発明は、金属膜を使用し、金属膜形成時に、１層
目の Poly-Si膜を形成後高抵抗部を形成する領域にシリ
コン酸化膜やシリコン窒化膜などの絶縁膜を形成し、そ
の後、金属膜を積層する。次に高抵抗部の領域に積層し
ているシリサイド膜を除去する。次に配線形成のフォト
リソグラフィを行い配線を形成する。
にこの発明は、金属膜を使用し、金属膜形成時に、１層
目の Poly-Si膜を形成後高抵抗部を形成する領域にシリ
コン酸化膜やシリコン窒化膜などの絶縁膜を形成し、そ
の後、金属膜を積層する。次に高抵抗部の領域に積層し
ているシリサイド膜を除去する。次に配線形成のフォト
リソグラフィを行い配線を形成する。
【０００６】
【作用】配線層である金属膜と高い抵抗体である Poly-
Si膜が１つの層で形成されるので工程増も少なく、かつ
連続した１つの配線として使えるのでコンタクトに関す
る問題がなくなり、良好な特性をもつ抵抗体を有する半
導体装置が形成できる。
Si膜が１つの層で形成されるので工程増も少なく、かつ
連続した１つの配線として使えるのでコンタクトに関す
る問題がなくなり、良好な特性をもつ抵抗体を有する半
導体装置が形成できる。
【０００７】
【実施例】本発明の実施例を図１に基づいて説明する。
図１（ａ）に示すように半導体基板１の上に絶縁膜２を
形成し、その上に多結晶シリコン膜３を積層する。本発
明の構成要素は多結晶シリコン膜３からであり、それま
での構造は種々のものが考えられる。例えば、トランジ
スタを形成した後に本発明を行ってもよい。図１（ａ）
に示す多結晶シリコン膜（ Poly-Si膜）３は一般には不
純物をドーピングしないノンドープの Poly-Si膜である
が、高抵抗体を作成できる程度の不純物を含む Poly-Si
膜であってもよい。
図１（ａ）に示すように半導体基板１の上に絶縁膜２を
形成し、その上に多結晶シリコン膜３を積層する。本発
明の構成要素は多結晶シリコン膜３からであり、それま
での構造は種々のものが考えられる。例えば、トランジ
スタを形成した後に本発明を行ってもよい。図１（ａ）
に示す多結晶シリコン膜（ Poly-Si膜）３は一般には不
純物をドーピングしないノンドープの Poly-Si膜である
が、高抵抗体を作成できる程度の不純物を含む Poly-Si
膜であってもよい。
【０００８】次に図１（ｂ）に示すように、高抵抗部の
Poly-Si膜を形成するための不純物のドーピングを行
う。この不純物として、リン（Ｐ）、砒素（Ａｓ）ある
いはボロン（Ｂ）などが一般に用いられているが、他の
元素または不純物であってもよい。また不純物をドーピ
ングしなくても高抵抗部が作成できるのであればこの不
純物のドーピングは不要である。さらに、この不純物の
ドーピングはウエハ全面に打ち込んで問題ないが、高抵
抗部の領域のみにドーピングしてもよい。このドーピン
グの方法として、イオン注入法と拡散法がある。
Poly-Si膜を形成するための不純物のドーピングを行
う。この不純物として、リン（Ｐ）、砒素（Ａｓ）ある
いはボロン（Ｂ）などが一般に用いられているが、他の
元素または不純物であってもよい。また不純物をドーピ
ングしなくても高抵抗部が作成できるのであればこの不
純物のドーピングは不要である。さらに、この不純物の
ドーピングはウエハ全面に打ち込んで問題ないが、高抵
抗部の領域のみにドーピングしてもよい。このドーピン
グの方法として、イオン注入法と拡散法がある。
【０００９】次に図１（ｃ）に示すように絶縁膜４を形
成する。この絶縁膜４はシリコン酸化膜（ＳｉＯ2 膜）
やシリコン窒化膜（ＳｉＮ膜）やシリコン酸窒化膜（Ｓ
ｉＯＮ膜）等が挙げられる。この絶縁膜４は後の不純物
ドーピングのストッパーの役目と Poly-Si膜とシリサイ
ド膜とを分離する役目がある。次に図１（ｄ）に示すよ
うに高抵抗部となる領域のみ絶縁膜４を残し、他の領域
の絶縁膜４を除去し Poly-Si膜３を露出させる。
成する。この絶縁膜４はシリコン酸化膜（ＳｉＯ2 膜）
やシリコン窒化膜（ＳｉＮ膜）やシリコン酸窒化膜（Ｓ
ｉＯＮ膜）等が挙げられる。この絶縁膜４は後の不純物
ドーピングのストッパーの役目と Poly-Si膜とシリサイ
ド膜とを分離する役目がある。次に図１（ｄ）に示すよ
うに高抵抗部となる領域のみ絶縁膜４を残し、他の領域
の絶縁膜４を除去し Poly-Si膜３を露出させる。
【００１０】次に図１（ｅ）に示すように低抵抗部の P
oly-Si膜を形成する為に高濃度の不純物のドーピングを
行う。この不純物のドーピングの方法としてイオン注入
法と拡散法がある。不純物元素としてリン（Ｐ）、砒素
（Ａｓ）、アンチモン（Ｓｂ）、ボロン（Ｂ）などが挙
げられる。ポリサイド膜の場合、電流を流すのに寄与し
ているのは大部分がシリサイド膜であるので、この高濃
度の不純物のドーピングの工程の不純物の量は Poly-Si
膜単独で配線を形成する時よりも少なくてよい。このポ
リサイド膜をゲート電極としても使用する場合、この
（ｅ）の工程における不純物の量の最小限界はトランジ
スタの特性が安定して形成されるところで決定される。
oly-Si膜を形成する為に高濃度の不純物のドーピングを
行う。この不純物のドーピングの方法としてイオン注入
法と拡散法がある。不純物元素としてリン（Ｐ）、砒素
（Ａｓ）、アンチモン（Ｓｂ）、ボロン（Ｂ）などが挙
げられる。ポリサイド膜の場合、電流を流すのに寄与し
ているのは大部分がシリサイド膜であるので、この高濃
度の不純物のドーピングの工程の不純物の量は Poly-Si
膜単独で配線を形成する時よりも少なくてよい。このポ
リサイド膜をゲート電極としても使用する場合、この
（ｅ）の工程における不純物の量の最小限界はトランジ
スタの特性が安定して形成されるところで決定される。
【００１１】また、このポリサイド膜を配線層として用
いる場合は、 Poly-Si膜の不純物の濃度を特に上げる必
要はなく、図１（ｂ）の工程で行った高抵抗用の不純物
のドーピングのレベルでも問題ないため、高濃度の不純
物のドーピングの工程をなくすことも可能である。いず
れにしても不純物のドーピングは用いるデバイスによっ
て決められる。ポリサイド膜をゲート電極として使用す
る場合も、トランジスタの特性が安定して形成される最
小限のドーピング量で高抵抗部の Poly-Si膜を形成でき
るならば、この図１（ｅ）の工程を省くことができる。
図１（ｅ）の工程を経て、図１（ｆ）にあるように低抵
抗Poly-Si部と、高抵抗Poly-Si部とが形成される。
いる場合は、 Poly-Si膜の不純物の濃度を特に上げる必
要はなく、図１（ｂ）の工程で行った高抵抗用の不純物
のドーピングのレベルでも問題ないため、高濃度の不純
物のドーピングの工程をなくすことも可能である。いず
れにしても不純物のドーピングは用いるデバイスによっ
て決められる。ポリサイド膜をゲート電極として使用す
る場合も、トランジスタの特性が安定して形成される最
小限のドーピング量で高抵抗部の Poly-Si膜を形成でき
るならば、この図１（ｅ）の工程を省くことができる。
図１（ｅ）の工程を経て、図１（ｆ）にあるように低抵
抗Poly-Si部と、高抵抗Poly-Si部とが形成される。
【００１２】次に図１（ｇ）に示すように金属膜５を形
成する。この金属膜５の材料としてタングステン
（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、白金
（Ｐｔ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、金
（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）等が挙げられる。金
属膜の形成方法として、化学気相成長（ＣＶＤ）法や物
理気相成長（ＰＶＤ）法がある。金属膜５を形成した後
に、熱処理を行いシリサイド膜を形成してもよいし、熱
処理を行わなくてもよい。熱処理を行っても絶縁膜４の
上に存在する金属膜５はシリサイド膜にはならない。つ
まり多結晶シリコン膜３と接触している金属膜５が熱処
理により一部または全部シリサイド膜となる。
成する。この金属膜５の材料としてタングステン
（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、白金
（Ｐｔ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、金
（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）等が挙げられる。金
属膜の形成方法として、化学気相成長（ＣＶＤ）法や物
理気相成長（ＰＶＤ）法がある。金属膜５を形成した後
に、熱処理を行いシリサイド膜を形成してもよいし、熱
処理を行わなくてもよい。熱処理を行っても絶縁膜４の
上に存在する金属膜５はシリサイド膜にはならない。つ
まり多結晶シリコン膜３と接触している金属膜５が熱処
理により一部または全部シリサイド膜となる。
【００１３】次に、図１（ｈ）に示すように高抵抗部の
領域の金属膜５を選択的にエッチング除去する。この金
属膜のエッチング方法として、ドライエッチングとウエ
ットエッチングがある。このエッチングのストッパーと
して絶縁膜４がある。次に、配線層を形成する。この
時、高抵抗部と低抵抗部を別々にパターニングし、それ
ぞれ独立に配線を形成してもよいが、一般にパターニン
グの工程を少なくするために１回のパターニングで高抵
抗部と低抵抗部の配線を同時に形成する。
領域の金属膜５を選択的にエッチング除去する。この金
属膜のエッチング方法として、ドライエッチングとウエ
ットエッチングがある。このエッチングのストッパーと
して絶縁膜４がある。次に、配線層を形成する。この
時、高抵抗部と低抵抗部を別々にパターニングし、それ
ぞれ独立に配線を形成してもよいが、一般にパターニン
グの工程を少なくするために１回のパターニングで高抵
抗部と低抵抗部の配線を同時に形成する。
【００１４】従って、金属膜／ Poly-Si膜、金属膜／絶
縁膜／ Poly-Si膜および絶縁膜／Poly-Si膜の３種類の
構造のものを同時にエッチングする。また、このエッチ
ングの工程の前に、金属膜を除去した領域の絶縁膜４を
選択的にエッチング除去しておけば、金属膜／ Poly-Si
膜、金属膜／絶縁膜／ Poly-Si膜及び Poly-Si膜の３種
類の構造のエッチングとなる。一般に、絶縁膜のエッチ
ングは最も困難であるから、工程（ｅ）において高濃度
の不純物ドーピングの時に高抵抗の Poly-Si膜に不純物
がドーピングされない最小限の絶縁膜の厚みと、工程
（ｈ）において、金属膜のエッチングの時のストッパー
となるのに適当な最小限の絶縁膜の厚みとのどちらも満
足する最小限の厚みを有していれば、絶縁膜４の厚みは
薄い方が望ましい。
縁膜／ Poly-Si膜および絶縁膜／Poly-Si膜の３種類の
構造のものを同時にエッチングする。また、このエッチ
ングの工程の前に、金属膜を除去した領域の絶縁膜４を
選択的にエッチング除去しておけば、金属膜／ Poly-Si
膜、金属膜／絶縁膜／ Poly-Si膜及び Poly-Si膜の３種
類の構造のエッチングとなる。一般に、絶縁膜のエッチ
ングは最も困難であるから、工程（ｅ）において高濃度
の不純物ドーピングの時に高抵抗の Poly-Si膜に不純物
がドーピングされない最小限の絶縁膜の厚みと、工程
（ｈ）において、金属膜のエッチングの時のストッパー
となるのに適当な最小限の絶縁膜の厚みとのどちらも満
足する最小限の厚みを有していれば、絶縁膜４の厚みは
薄い方が望ましい。
【００１５】次に、図２に示すように熱処理を施すと、
Poly-Si膜と接触している金属膜は一部あるいは全部が
シリサイド膜となる。もちろん、この熱処理はこの後の
種々の工程で取られる熱処理と兼用できる。次に、図３
で平面的にみた本発明の実施例について述べる。図３
（ａ）は図１（ｄ）で述べた絶縁膜４の領域１１を示
す。図３（ｂ）は、図１（ｈ）でのパターン形成後の平
面形状である。図３（ｂ）に示すように金属膜／ Poly-
Si膜配線１３と Poly-Si抵抗体の配線１４は連続して
つながっている。
Poly-Si膜と接触している金属膜は一部あるいは全部が
シリサイド膜となる。もちろん、この熱処理はこの後の
種々の工程で取られる熱処理と兼用できる。次に、図３
で平面的にみた本発明の実施例について述べる。図３
（ａ）は図１（ｄ）で述べた絶縁膜４の領域１１を示
す。図３（ｂ）は、図１（ｈ）でのパターン形成後の平
面形状である。図３（ｂ）に示すように金属膜／ Poly-
Si膜配線１３と Poly-Si抵抗体の配線１４は連続して
つながっている。
【００１６】以上のようにして形成された Poly-Si膜の
抵抗体は金属膜／ Poly-Si膜配線と連続して形成される
ので精度の高い抵抗体となる。尚、図１（ｈ）の金属膜
を除去する工程は、熱処理を施した後に行ってもよい。
この時、 Poly-Si膜を接触する金属膜はシリサイド化
し、絶縁膜の上にある金属膜は金属膜のままであるの
で、金属膜をエッチングし、シリサイド膜をエッチング
しないエッチング液を用いて、金属膜のみをエッチング
することができる。この後、シリサイド膜及び Poly-Si
膜をエッチングする。
抵抗体は金属膜／ Poly-Si膜配線と連続して形成される
ので精度の高い抵抗体となる。尚、図１（ｈ）の金属膜
を除去する工程は、熱処理を施した後に行ってもよい。
この時、 Poly-Si膜を接触する金属膜はシリサイド化
し、絶縁膜の上にある金属膜は金属膜のままであるの
で、金属膜をエッチングし、シリサイド膜をエッチング
しないエッチング液を用いて、金属膜のみをエッチング
することができる。この後、シリサイド膜及び Poly-Si
膜をエッチングする。
【００１７】
【発明の効果】この発明は、以上説明したように、金属
膜／ Poly-Si膜と高抵抗 Poly-Si配線が１つの連続した
配線となるので、従来の２層配線構造をとらなくても１
層構造で高抵抗 Poly-Si配線と金属膜／ Poly-Si膜配線
が形成できる。また微細な配線パターンも形成できるの
で、精度の高い Poly-Si抵抗体が形成される。また金属
膜を使用しているので、配線抵抗を小さくできるという
効果もある。
膜／ Poly-Si膜と高抵抗 Poly-Si配線が１つの連続した
配線となるので、従来の２層配線構造をとらなくても１
層構造で高抵抗 Poly-Si配線と金属膜／ Poly-Si膜配線
が形成できる。また微細な配線パターンも形成できるの
で、精度の高い Poly-Si抵抗体が形成される。また金属
膜を使用しているので、配線抵抗を小さくできるという
効果もある。
【図面の簡単な説明】
【図１】（ａ）〜（ｈ）はこの発明の半導体装置の製造
方法の工程順を示す断面図である。
方法の工程順を示す断面図である。
【図２】この発明の半導体装置の出来上がりを示す断面
図である。
図である。
【図３】（ａ）（ｂ）はこの発明の半導体装置の製造方
法の工程順を示す平面図である。
法の工程順を示す平面図である。
【図４】従来の高抵抗部と低抵抗配線を有する Poly-Si
配線を示す断面図である。
配線を示す断面図である。
【図５】従来の金属膜／ Poly-Si膜層と高抵抗の Poly-
Si抵抗体の２層配線からなる半導体装置の断面図であ
る。
Si抵抗体の２層配線からなる半導体装置の断面図であ
る。
１ 半導体基板 ２ 絶縁膜 ３ Poly-Si膜 ３′高濃度にドーピングされた Poly-Si膜 ４ 絶縁膜 ５ 金属膜
Claims (1)
- 【特許請求の範囲】 【請求項１】 多結晶シリコン膜の抵抗体を有する半導
体装置において、多結晶シリコン膜を形成する工程と、
前記多結晶シリコン膜に不純物をドーピングして高抵抗
の多結晶シリコン膜を形成する工程と、将来高抵抗配線
となる多結晶シリコン膜の領域を絶縁膜で覆う工程と、
前記絶縁膜で覆われた領域以外の多結晶シリコン膜にさ
らに不純物をドーピングして低い抵抗の多結晶シリコン
膜を形成する工程と、金属膜を形成する工程と、将来高
抵抗配線となる多結晶シリコン膜の領域の上の金属膜を
選択的に除去する工程と、配線パターンを形成する工程
とを含む事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16057991A JPH0513683A (ja) | 1991-07-01 | 1991-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16057991A JPH0513683A (ja) | 1991-07-01 | 1991-07-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513683A true JPH0513683A (ja) | 1993-01-22 |
Family
ID=15718018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16057991A Pending JPH0513683A (ja) | 1991-07-01 | 1991-07-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513683A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10751836B2 (en) | 2015-05-04 | 2020-08-25 | Trumpf Werkzeugmaschinen Gmbh + Co. Kg | Gas nozzle having a displaceable valve sleeve |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372483A (en) * | 1976-12-09 | 1978-06-27 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
| JPS6236852A (ja) * | 1985-08-09 | 1987-02-17 | Sharp Corp | 半導体装置 |
| JPS6237958A (ja) * | 1985-08-13 | 1987-02-18 | Seiko Instr & Electronics Ltd | 多結晶シリコン抵抗の製造方法 |
-
1991
- 1991-07-01 JP JP16057991A patent/JPH0513683A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372483A (en) * | 1976-12-09 | 1978-06-27 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
| JPS6236852A (ja) * | 1985-08-09 | 1987-02-17 | Sharp Corp | 半導体装置 |
| JPS6237958A (ja) * | 1985-08-13 | 1987-02-18 | Seiko Instr & Electronics Ltd | 多結晶シリコン抵抗の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10751836B2 (en) | 2015-05-04 | 2020-08-25 | Trumpf Werkzeugmaschinen Gmbh + Co. Kg | Gas nozzle having a displaceable valve sleeve |
| US11135675B2 (en) | 2015-05-04 | 2021-10-05 | Trumpf Werkzeugmaschinen Gmbh + Co. Kg | Gas nozzle having a displaceable valve sleeve |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4948747A (en) | Method of making an integrated circuit resistor | |
| US5185285A (en) | Method of producing polycrystalline silicon resistor | |
| JPS6362272A (ja) | 半導体装置の製造方法 | |
| JP4644953B2 (ja) | 半導体装置の製造方法 | |
| JP2006515466A (ja) | 低標準偏差の高抵抗値分割ポリｐ抵抗器 | |
| JP3023853B2 (ja) | 半導体装置の製造方法 | |
| JPH088317B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR0161379B1 (ko) | 반도체 소자의 다층배선 및 그 제조방법 | |
| JPH0513683A (ja) | 半導体装置の製造方法 | |
| JPS60130155A (ja) | 半導体装置 | |
| JPH01260850A (ja) | 半導体装置の製造方法 | |
| JPS63152164A (ja) | 半導体装置 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JP2007200983A (ja) | 抵抗素子、及び、同抵抗素子を備えた半導体装置、及び同半導体装置の製造方法 | |
| JP2002198437A (ja) | 半導体装置およびその製造方法 | |
| JPH0482220A (ja) | 半導体装置の製造方法 | |
| JPS63299280A (ja) | 半導体装置及びその製造方法 | |
| JPH04324672A (ja) | 抵抗形成法 | |
| JP2003060044A (ja) | 半導体抵抗素子及びその製造方法 | |
| KR100480577B1 (ko) | 버티드콘택을갖는반도체장치및그제조방법 | |
| JP2000021980A (ja) | 半導体装置およびその製造方法 | |
| JPH01260849A (ja) | 半導体装置の製造方法 | |
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| KR100230734B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH0563144A (ja) | 薄膜抵抗素子をもつ半導体集積回路装置 |