JP2000021980A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 下層ポリサイド配線と上層ポリサイド配線と
が低いコンタクト抵抗を介して接続されるようにする。 【構成】 ポリシリコン層１０４、金属シリサイド層１
０５およびポリシリコン層１０６からなる三層構造ポリ
サイド配線Ａが、層間絶縁膜１０８に形成されたコンタ
クトホールを介して、ポリシリコン層１０９と金属シリ
サイド層１１０とからなる上層ポリサイド配線Ｂに接続
されるようにする。 【効果】 両配線の接続が、従来のシリサイドとポリシ
リコンとの異種材料間の接触にによって行われていたの
に変わって、ポリシリコン同士の接触によって達成され
るようになるため低抵抗のコンタクトが実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、特に、多層のポリサイド配線を有する
半導体装置とその製造方法に関する。

【０００２】

【従来の技術】ＤＲＡＭ等の半導体集積回路において
は、従来より、ワード線（ゲート電極）にはポリシリコ
ン層が多用されてきたが、微細化が進み配線幅が縮小さ
れたことにより、また回路の大規模化によって配線長が
伸びたことにより、単層のポリシリコン層では配線抵抗
が増大して動作速度の低下を招くこととなるので、ポリ
シリコンより１桁以上層抵抗の低い高融点金属シリサイ
ド層をポリシリコン層上に配置する所謂ポリサイド層に
よってワード線を形成するようになってきている。そし
て、ワード線とビット線の双方にポリサイド構造が採用
されるようになったことにより、ポリサイド構造配線同
士がコンタクトホールを介して接続されることが多くな
ってきている。

【０００３】図５は、コンタクトホールを介して上下二
層のシリサイド構造配線が接続された従来例を説明する
ための断面図である。同図に示されるように、ｐ型シリ
コン基板１上にはフィールド酸化膜２を介して、ポリシ
リコン層４とシリサイド層５とからなる下層ポリサイド
配線Ａ′が形成されている。下層ポリサイド配線Ａ′お
よびフィールド酸化膜２上は第１層間絶縁膜８に覆わ
れ、第１層間絶縁膜８には下層ポリサイド配線の一部表
面を露出させるコンタクトホールが開口されている。そ
して、第１層間絶縁膜８上には、コンタクトホールを介
して下層ポリサイド配線に接続された、ポリシリコン層
９とタングステンシリサイド層１０とからなる上層ポリ
サイド配線Ｂが形成されている。上層ポリサイド配線Ｂ
および第１層間絶縁膜８は第２層間絶縁膜１１により覆
われている。

【０００４】而して、近年、この種の半導体装置におい
ては集積度を上げるために、微細化が一段と進み、それ
に従って、コンタクトサイズの微小化が進んでいる。と
ころが、図５に示される半導体装置においては、下層ポ
リサイド配線と上層ポリサイド配線とのコンタクトがタ
ングステンシリサイド層５とポリシリコン層９との接
触、すなわち異種材料間の接触によって達成されている
ため、接触部に高抵抗反応生成物の発生を伴いやすく、
またショットキー性の接触になりやすく、そのためコン
タクト径を微細化した場合には低抵抗のコンタクトを得
ることが困難になる。

【０００５】この点に対処するために、従来より、
（ａ） この部分におけるコンタクト径を大きくする、
（ｂ） 図６に示すように、コンタクトホール形成時に
下層ポリサイド配線Ａ′のタングステンシリサイド層５
をエッチングにより抜き切り、下層ポリサイド配線Ａ′
のポリシリコン層４と上層ポリサイド配線Ｂのポリシリ
コン層９との接続にする、などの方法が行われてきた。

【０００６】

【発明が解決しようとする課題】しかし、上述した
（ａ）の方法は、微細化の傾向に反するものであるため
好ましくない。また、（ｂ）の方法はエッチング工程が
複雑になり、かつ、同時に拡散層（基板）上にもコンタ
クトを形成するとき、基板に対して過剰のオーバーエッ
チングを施すことになるため、基板を大きく掘り下げか
つ基板にダメージを与えてしまう恐れが高くなる。した
がって、本発明の課題は、上述した従来技術の問題点を
解決することであって、その目的は、微細化を損なうこ
となくまた歩留りを低下させることなくポリサイド配線
同士のコンタクト抵抗を低減することである。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、第１のｎ型ポリシリコン層、前記
第１のｎ型ポリシリコン層上に形成された第１のシリサ
イド層および前記第１のシリサイド層上に形成された第
２のｎ型ポリシリコン層からなる３層構造ポリサイド配
線と、前記３層構造ポリサイド配線上を被覆して形成さ
れた、前記３層構造ポリサイド配線の表面の一部を露出
させるコンタクトホールが開口された層間絶縁膜と、前
記コンタクトホールを介して前記３層構造ポリサイド配
線に接続された、第３のｎ型ポリシリコン層および第３
のｎ型ポリシリコン層上に形成された第２のシリサイド
層からなる上層ポリサイド配線と、を具備することを特
徴とする半導体装置、が提供される。

【０００８】また、本発明によれば、（１）第１のｎ型
ポリシリコン層、第１のシリサイド層および第２のｎ型
ポリシリコン層を順次形成して３層構造ポリサイド層を
形成する工程と、（２）前記３層構造ポリサイド層をパ
ターニングして３層構造ポリサイド配線を形成する工程
と、（３）前記３層構造ポリサイド配線上を覆う層間絶
縁膜を形成する工程と、（４）前記層間絶縁膜の一部
を、前記第２のｎ型ポリシリコン層を抜き切ることのな
いように、選択的に除去して前記３層構造ポリサイド配
線の表面の一部を露出させるコンタクトホールを形成す
る工程と、（５）前記コンタクトホールを介して前記第
２のｎ型ポリシリコン層に接触する第３のｎ型ポリシリ
コン層および第３のｎ型ポリシリコン層上を覆う第２の
シリサイド層を形成してポリサイド層を形成する工程
と、（６）前記ポリサイド層をパターニングして上層ポ
リサイド配線を形成する工程と、を具備する半導体装置
の製造方法において、前記第（１）の工程においては、
真空を破ることなく、第１のｎ型ポリシリコン層、第１
のシリサイド層および第２のｎ型ポリシリコン層を連続
的に形成することを特徴とする半導体装置の製造方法、
が提供される。

【０００９】

【発明の実施の形態】図１は、本願発明の実施の形態を
説明するための断面図である。同図に示されるように、
半導体基板１０１上には素子分離絶縁膜１０２が形成さ
れており、その上に、ポリシリコン層１０４、金属シリ
サイド層１０５およびポリシリコン層１０６からなる三
層構造ポリサイド配線Ａが形成されている。三層構造ポ
リサイド配線Ａおよび素子分離絶縁膜１０２上は第１層
間絶縁膜１０８に覆われ、第１層間絶縁膜１０８には三
層構造ポリサイド配線Ａの一部表面を露出させるコンタ
クトホールが開口されている。そして、第１層間絶縁膜
上には、コンタクトホールを介して三層構造ポリサイド
配線Ａに接続された、ポリシリコン層１０９と金属シリ
サイド層１１０とからなる上層ポリサイド配線Ｂが形成
されている。上層ポリサイド配線Ｂおよび第１層間絶縁
膜１０８は第２層間絶縁膜１１１により覆われている。

【００１０】図１に示されるように、本発明の半導体装
置においては、三層構造ポリサイド配線Ａと上層ポリサ
イド配線Ｂとのコンタクトは、ポリシリコン層６とポリ
シリコン層９とによって達成されている。すなわち、コ
ンタクトが同種材料間の接触によって達成されているた
め、両者間に高抵抗の反応生成物が発生する可能性は低
く、かつ接触はオーミックとなる。よって、コンタクト
径を大きくすることなく低抵抗のコンタクトを実現する
ことができる。三層構造ポリサイド配線Ａの最上層のポ
リシリコン層６の膜厚は、上下配線間のコンタクト抵抗
を低く抑えるために薄く形成することが好ましい。しか
し、薄すぎるとコンタクトホール開口時にエッチング除
去されてシリサイド表面が露出することになるので一定
以上の膜厚としなければならない。よって、このポリシ
リコン層６の膜厚は３０ｎｍ以上とすることが好まし
い。この三層構造ポリサイド配線Ａは、例えばゲート電
極を構成するワード線として用いられる。ここで、金属
シリサイド層１０５、１１０は、タングステンシリサイ
ド、コバルトシリサイドおよびチタンシリサイドの中か
ら選択された一種の材料を用いて形成される。そして、
好ましくは、ポリシリコン層１０４、金属シリサイド層
１０５およびポリシリコン層１０６からなる三層構造
は、真空を破ることなく同一成膜装置内において連続的
に成膜される。また、ポリシリコン層４、６、９にドー
プされる不純物としてはリン（Ｐ）またはヒ素（Ａｓ）
が用いられる。また、素子分離絶縁膜１０２は、ＬＯＣ
ＯＳ法若しくはＣＶＤ法によって形成された酸化膜ない
し絶縁膜である。特にトレンチ内に埋め込まれた絶縁膜
であってもよい。

【００１１】

【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。図２は、本発明の一実施例を説明す
るための断面図である。この実施例に係る半導体装置
は、その製造工程が明らかになることによって明確にな
るので、以下本実施例の工程順断面図である図３、図４
を参照してその製造方法について説明する。ｐ型シリコ
ン基板１上にＬＯＣＯＳ法によって膜厚３００ｎｍのフ
ィールド酸化膜２を形成し、次いでフィールド酸化膜２
に覆われていない活性領域上に熱酸化によって膜厚１０
ｎｍのゲート酸化膜を形成する。なお、図示されてはい
ないが、フィールド酸化膜２下にはチャネルストッパと
なるｐ⁺ 拡散層が形成されており、またゲート酸化膜３
下にはしきい値電圧を調整するための不純物ドープ層が
形成されている。

【００１２】次いで、マルチチャンバ方式のＣＶＤ装置
により、リンドープのポリシリコン層４を約１００ｎｍ
の膜厚に、タングステンシリサイド層５を約１５０ｎｍ
の膜厚に、リンドープのポリシリコン層６を約５０ｎｍ
の膜厚に、真空を破ることなく連続的に順次成膜する。
このように、大気にさらすことなく連続して成膜すると
きには、層間の汚染を防止して低抵抗の層間接触を実現
することができる〔図３（ａ）〕。次に、フォトリソグ
ラフィ法およびＲＩＥ（reactive ion etching）法によ
りポリシリコン層６、タングステンシリサイド層５およ
びポリシリコン層４をパターニングしてワード線（ゲー
ト電極）となる三層構造ポリサイド配線Ａを形成する。
次いで、ポリサイド配線Ａをマスクとしてリンをイオン
注入してソース・ドレイン領域となるｎ型拡散層７を形
成する〔図３（ｂ）〕。

【００１３】次に、ＣＶＤ法によりＢＰＳＧ（boro-pho
spho-silicate glass ）をフィールド酸化膜２上での膜
厚が５００ｎｍとなるように堆積し、熱処理を行った後
にＣＭＰ（化学的機械研磨）を行って、第１層間絶縁膜
８を形成する。次いで、フォトリソグラフィ法およびＲ
ＩＥを適用して第１層間絶縁膜を選択的に除去して径が
０．２５μｍのコンタクトホール開口し、一方のｎ型拡
散層７と三層構造ポリサイド配線Ａの一部表面を露出さ
せる〔図３（ｃ）〕。このとき、ポリシリコン層６を抜
き切らずに残すようにすることが肝要である。次に、リ
ンドープのポリシリコン層９を約１００ｎｍの膜厚に、
タングステンシリサイド層１０を約１５０ｎｍの膜厚
に、真空を破ることなく連続的に順次成膜する。次い
で、フォトリソグラフィ法およびＲＩＥ法によりポリシ
リコン層９、タングステンシリサイド層１０をパターニ
ングして上層ポリサイド配線Ｂを形成する〔図３
（ｄ）〕。

【００１４】次に、ＣＶＤ法によりＢＰＳＧを第１層間
絶縁膜８上での膜厚が６００ｎｍとなるように堆積し、
熱処理を行った後にＣＭＰ（化学的機械研磨）を行っ
て、第２層間絶縁膜１１を形成する。次いで、フォトリ
ソグラフィ法およびＲＩＥにより径が０．５μｍのコン
タクトホールを第２層間絶縁膜１１に開口して、他方の
ｎ型拡散層７と三層構造ポリサイド配線Ａの一部表面を
露出させるコンタクトホールを形成する〔図４
（ａ）〕。次に、ＣＶＤ法により、コンタクトホール内
を埋め込むようにタングステンを堆積してタングステン
層１２を形成する〔図４（ｂ）〕。最後に、フォトリソ
グラフィ法およびＲＩＥ法により、タングステン層１２
をパターニングして金属配線Ｃを形成すれば、図２に示
す本実施例の半導体装置が得られる。

【００１５】上述の実施例は、以下のように変更するこ
とができる。ポリシリコンとシリサイドを連続的に成膜
する方法に代えてそれぞれの膜を別々の成膜装置内で形
成することもできる。また、ポリシリコンとシリサイド
のいずれか一方若しくは双方をスパッタ法により堆積す
ることもできる。そして、ポリシリコンへの不純物ドー
ピングをポリシリコンまたはシリサイド堆積後のイオン
注入によって行うことができる。また、ポリシリコン層
６については、特別の不純物ドーピングは行わずにｎ型
拡散層７の形成時のイオン注入によって低抵抗化を図る
ようにしてもよい。また、タングステンシリサイドに代
えてコバルトシリサイドやチタンシリサイド等他の高融
点金属シリサイドを用いてもよい。また、層間絶縁膜の
材料としてシリコン酸化膜やＰＳＧを用いることがで
き、さらに金属配線を形成する材料としてＡｌやＣｕ等
を用いることができる。層間絶縁膜の平坦化は単に熱処
理によるリフローのみであってもよい。

【００１６】

【発明の効果】以上説明したように、本発明の半導体装
置は、ポリシリコン−シリサイド−ポリシリコンの三層
構造のポリサイド配線と上層のポリサイド配線とをコン
タクトホールを介して接続するものであるので、コンタ
クト部のシリサイドをエッチング除去することなく、同
種材料の接触によってコンタクトを形成することが可能
になり、複雑な工程や歩留りの低下を招くことなく、シ
ョットキー性の接触や高抵抗の反応生成物の発生を回避
することが可能になる。したがって、本発明によれば、
コンタクト径を増大させることなく低抵抗のコンタクト
を実現することが可能になる。

【図面の簡単な説明】

【図１】 本発明の実施の形態を説明するための断面
図。

【図２】 本発明の一実施例を説明するための断面図。

【図３】 本発明の一実施例の製造方法を説明するため
の工程順断面図の一部。

【図４】 本発明の一実施例の製造方法を説明するため
の、図３の工程に続く工程での工程順断面図。

【図５】 従来技術を示す断面図。

【図６】 他の従来技術を示す断面図。

【符号の説明】

１ ｐ型シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４、６、９ ポリシリコン層 ５、１０ タングステンシリサイド層 ７ ｎ型拡散層 ８ 第１層間絶縁膜 １１ 第２層間絶縁膜 １２ タングステン層 １０１ 半導体基板 １０２ 素子分離絶縁膜 １０４、１０６、１０９ ポリシリコン層 １０５、１１０ 金属シリサイド １０８ 第１層間絶縁膜 １１１ 第２層間絶縁膜 Ａ 三層構造ポリサイド配線 Ａ′ 下層ポリサイド配線 Ｂ 上層ポリサイド配線 Ｃ 金属配線

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１のｎ型ポリシリコン層、前記第１の
   ｎ型ポリシリコン層上に形成された第１のシリサイド層
   および前記第１のシリサイド層上に形成された第２のｎ
   型ポリシリコン層からなる３層構造ポリサイド配線と、 前記３層構造ポリサイド配線上を被覆して形成された、
   前記３層構造ポリサイド配線の表面の一部を露出させる
   コンタクトホールが開口された層間絶縁膜と、 前記コンタクトホールを介して前記３層構造ポリサイド
   配線に接続された、第３のｎ型ポリシリコン層および第
   ３のｎ型ポリシリコン層上に形成された第２のシリサイ
   ド層からなる上層ポリサイド配線と、を具備することを
   特徴とする半導体装置。
2. 【請求項２】 前記第２のｎ型ポリシリコン層の膜厚
   が、３０ｎｍ以上であることを特徴とする請求項１記載
   の半導体装置。
3. 【請求項３】 前記第１および第２のシリサイド層が、
   タングステンシリサイド、コバルトシリサイドおよびチ
   タンシリサイドのなかから選択された一種の材料により
   形成されていることを特徴とする請求項１記載の半導体
   装置。
4. 【請求項４】 （１）第１のｎ型ポリシリコン層、第１
   のシリサイド層および第２のｎ型ポリシリコン層を順次
   形成して３層構造ポリサイド層を形成する工程と、 （２）前記３層構造ポリサイド層をパターニングして３
   層構造ポリサイド配線を形成する工程と、 （３）前記３層構造ポリサイド配線上を覆う層間絶縁膜
   を形成する工程と、 （４）前記層間絶縁膜の一部を、前記第２のｎ型ポリシ
   リコン層を抜き切ることのないように、選択的に除去し
   て前記３層構造ポリサイド配線の表面の一部を露出させ
   るコンタクトホールを形成する工程と、 （５）前記コンタクトホールを介して前記第２のｎ型ポ
   リシリコン層に接触する第３のｎ型ポリシリコン層およ
   び第３のｎ型ポリシリコン層上を覆う第２のシリサイド
   層を形成してポリサイド層を形成する工程と、 （６）前記ポリサイド層をパターニングして上層ポリサ
   イド配線を形成する工程と、を具備する半導体装置の製
   造方法において、前記第（１）の工程においては、真空
   を破ることなく、第１のｎ型ポリシリコン層、第１のシ
   リサイド層および第２のｎ型ポリシリコン層を連続的に
   形成することを特徴とする半導体装置の製造方法。
5. 【請求項５】 前記第（５）の工程においては、真空を
   破ることなく、第３のｎ型ポリシリコン層と第２のシリ
   サイド層を連続的に形成することを特徴とする請求項４
   記載の半導体装置の製造方法。