JPH06151427A

JPH06151427A - 半導体装置及びその製造方法

Info

Publication number: JPH06151427A
Application number: JP29318392A
Authority: JP
Inventors: Kaoru Ogawa; 薫小川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-10-30
Filing date: 1992-10-30
Publication date: 1994-05-31

Abstract

(57)【要約】【目的】下側配線層と上側配線層とのコンタクト抵抗を
低減させることができる半導体装置を提供する。【構成】半導体基板１上に形成された絶縁膜２が形成
され、その絶縁膜２の上には多結晶シリコン層３が形成
されている。多結晶シリコン層３上には高融点金属のシ
リサイド膜４が形成されている。そして、多結晶ポリシ
リコン３とシリサイド膜４とで下側配線層５を構成して
いる。下側配線層５を構成するシリサイド膜４の上に保
護膜６が形成され、保護膜６の上には層間絶縁層７が形
成されている。層間絶縁層７はスルーホール８が形成さ
れている。スルーホール８が形成された層間絶縁層７の
上には上側配線層９を構成する多結晶シリコン層１０が
形成され、スルーホール８を介して上側配線層９と下側
配線層５は接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、詳しくは多層構造にした各配線を互いに接
続する配線構造を有する半導体装置とその製造方法に関
するものである。近年、メモリ等の半導体集積回路装置
においては、高集積化とともに動作処理の高速化が求め
られている。その高速化を図る一つの方法として配線抵
抗を低くすることが考えられている。そのため、配線材
料として抵抗の低いポリサイド配線が注目され採用され
るに至っている。ポリサイド配線は多結晶シリコンとシ
リサイド層との２層構造からなる配線である。このポリ
サイド配線に対して層間絶縁層を介して配線されている
他の配線との接続については、多結晶シリコンとシリサ
イド層との２層構造という特殊構造からポリサイドの持
つ低抵抗という特性が損なわれないような接続が要求さ
れている。

【０００２】

【従来の技術】従来、多層配線構造を有した半導体装置
において、多結晶シリコンとシリサイド層とからなるポ
リサイドが低抵抗であることに着目して、該ポリサイド
を配線材料として採用している。

【０００３】図６に示すように、シリコン基板５０上に
形成された絶縁膜５１の表面に多結晶シリコン層５２を
形成し、その多結晶シリコン層５２の表面にシリサイド
層５３を形成する。そして、多結晶シリコン層５２とシ
リサイド層５３とで下側配線層５４としている。

【０００４】続いて、この下側配線層５４の上に層間絶
縁膜５５を形成するとともに、所望の位置にスルーホー
ル５６を形成する。層間絶縁膜５５にスルーホール５６
を形成した後、層間絶縁膜５５の上面から多結晶シリコ
ン層５７を形成し、その多結晶シリコン層５４の表面に
シリサイド層５８を形成する。そして、多結晶シリコン
層５７とシリサイド層５８とで上側配線層５９としてい
る。

【０００５】この多結晶シリコン層５７を形成時におい
て、該多結晶シリコン層５７と下側配線層５４のシリサ
イド層５３は接続され、下側配線層５４と上側配線層５
９とが電気的に接続される。

【０００６】

【発明が解決しようとする課題】しかしながら、上記構
成においては、配線材料としてポリサイドを採用したに
もかかわらず、予想に反してコンタクト抵抗が高くなっ
ていた。この原因は以下のように推測される。

【０００７】層間絶縁膜５５をＣＶＤにて成長させて
いるとき、シリサイド層５３に酸素が侵入しシリサイド
層５３と多結晶シリコン層５２との界面が酸化される。
層間絶縁膜５５をＣＶＤにて成長させているとき、多
結晶シリコン層５２とシリサイド層５３からなるポリサ
イドに注入した不純物が外に拡散してしまう。上側配
線層５９において、スルーホール５６によって段差部分
が生じて、その段差部分のシリサイド層５８が薄くなる
とともに、後工程において該上側配線層５９の上面に絶
縁層を成長させたとき、その段差部分が酸化され結果的
に断線を引き起こす。

【０００８】また、コンタクト抵抗が高くなる原因を多
結晶シリコン層と金属シリサイド層との間にある電位障
壁とし、その電位障壁を無くしてコンタクト抵抗を下げ
る方法が特開昭６２−１０４１３８に開示されている。
これは、多結晶シリコン層の上面に金属シリサイド層を
積層してなる下側配線層に対して絶縁層を介して上側に
積層された多結晶シリコン層よりなる上側配線層とを接
続する場合、絶縁層にスルホールを形成しかつ下側配線
層の金属シリサイド層を選択的に除去する。そして、露
呈した下側配線層の多結晶シリコン層と上側配線層の多
結晶シリコン層とを直接接続するようにしたものであ
る。

【０００９】しかしながら、上記した多層配線構造にお
いては、下側配線層の金属シリサイド層を除去して、露
呈した下側配線層の多結晶シリコン層と上側配線層の多
結晶シリコン層とを直接接続するようにしたもので、接
続部分においてはポリサイドのメリットを享受すること
ができない問題がある。更に、上側配線層がシリコン基
板に形成されたｎ⁺型拡散層にも同時にコンタクトする
ような場合には、下側配線層の金属シリサイド層の除去
に際して該ｎ⁺型拡散層まで除去されてしまうという不
都合も生ずる。

【００１０】また、上側配線がアルミ配線の場合に生じ
るエレクトロマイグレーションに基づく断線を完全に防
止するためのものが特開昭５７−１２２５４０に提案さ
れている。これは、多結晶シリコン層上に金属シリサイ
ド層を形成したのち、多結晶シリコン層を形成して下部
導体を形成する。つぎに、多結晶シリコン層の上面に絶
縁層を形成する。そして、絶縁層に形成したスルーホー
ルを介して金属層を下部導体の多結晶シリコン層と接続
させる。この時、その接続部分は金属シリサイドとな
る。続いて、金属層の上面に多結晶シリコンを積層させ
る。この多結晶ポリシリコンにて金属層の全てが金属シ
リサイドに変換されるとともに、同層の剥離を防止する
ことができるようにしている。

【００１１】しかしながら、上側配線は金属層をその上
側の多結晶シリコン層形成時に金属シリサイド化するも
のであるが、そのシリサイド化が充分になされてない
と、シリサイド化されない上側配線の金属層が層間絶縁
層に対して剥離しやすくなるとともに低抵抗化を図る上
で問題があった。

【００１２】なお、その他に特開昭５７−１３７７１、
特開昭５７−１２２５４０、特開昭５７−１４９７７
８、特開昭５７−１６７６８６、特開昭６０−５５６５
９、特開昭６２−１０４１３８、特開昭６２−２１９５
５８、特開昭６２−２８１４６６、特開平３−１７３４
８０において、多層配線構造ではないがポリサイドを用
いたゲート電極が開示されている。しかしながら、多層
配線構造における上側配線と下側配線との間におけるコ
ンタクト抵抗の低減を図るものは提言されていない。

【００１３】本発明は上記問題点を解決するためになさ
れたものであって、その目的は多層配線構造であって、
下側配線層と上側配線層とのコンタクト抵抗を低減させ
ることができる半導体装置を提供することにある。

【００１４】

【課題を解決するための手段】図１は本発明の原理説明
図である。半導体基板１上に形成された絶縁膜２が形成
され、その絶縁膜２の上には多結晶シリコン層３が形成
されている。その多結晶シリコン層３上には高融点金属
のシリサイド膜４が形成されている。そして、この多結
晶ポリシリコン３とシリサイド膜４とで下側配線層５を
構成している。

【００１５】下側配線層５を構成するシリサイド膜４の
上に保護膜６が形成され、その保護膜６の上には層間絶
縁層７が形成されている。層間絶縁層７はスルーホール
８が形成されている。このスルーホール８が形成された
層間絶縁層７の上には上側配線層９を構成する多結晶シ
リコン層１０が形成され、スルーホール８を介して上側
配線層９と下側配線層５は接続される。

【００１６】

【作用】従って、本発明によれば、層間絶縁層７を形成
しているとき、保護膜６によって下側配線層５の多結晶
シリコン層３と高融点金属のシリサイド膜４の酸化は防
止される。また、層間絶縁層７を形成しているとき、保
護膜６によって多結晶シリコン層３とシリサイド膜４に
注入した不純物の外への拡散は防止される。

【００１７】

【実施例】以下、本発明を具体化した一実施例を図２〜
図４に従って説明する。図２において、シリコン等の半
導体基板１１の上面はシリコン酸化膜よりなる絶縁膜１
２が積層されている。絶縁膜１２の上面には下側配線層
１３を構成する多結晶シリコン層１４が所望の配線パタ
ーンに形成されている。多結晶シリコン層１４の上面に
は同じく下側配線層１３を構成するタングステンシリサ
イド層１５が積層されている。

【００１８】タングステンシリサイド層１５の上面には
保護層としての多結晶シリコン層１６が積層されてい
る。このように、絶縁膜１２上に多結晶シリコン層１６
及び下側配線層１３を形成した半導体基板１１上にはシ
リコン酸化膜よりなる層間絶縁層１７が形成される。従
って、下側配線層１３とその上面に積層された多結晶シ
リコン１６は絶縁膜１２と層間絶縁層１７とで被覆され
絶縁される。

【００１９】下側配線層１３が位置する所望の層間絶縁
層１７の位置において、スルーホール１９が形成されて
いる。その形成されたスルーホール１９には多結晶シリ
コン層１６が露呈されている。

【００２０】下側配線層１３が位置する層間絶縁層１７
の上面に、上側配線層２０を構成する多結晶シリコン層
２１が形成されている。そして、下側配線層１３のタン
グステンシリサイド層１５は多結晶シリコン層１６とス
ルーホール１９を介して多結晶シリコン層２１と接続さ
れる。多結晶シリコン層２１の上面には同じく上側配線
層２０を構成するタングステンシリサイド層２２が形成
されている。そして、上側配線層２０は下側配線層１３
と接続される。

【００２１】タングステンシリサイド層２２の上面には
多結晶シリコン層２３が形成されている。そして、層間
絶縁層１７上に上側配線層２０を形成した半導体基板１
１上にはシリコン酸化膜よりなる絶縁層２４が形成され
ている。

【００２２】次に、上記のように構成した配線構造の製
造方法について図３、図４に従って説明する。図３
（ａ）において、シリコン等の半導体基板１１上に熱酸
化にて絶縁膜１２を形成する。続く、図３（ｂ）に示す
ように絶縁膜１２の上面に多結晶シリコン層１４をＣＶ
Ｄにて成長させる。次に、多結晶シリコン層１４の上面
にタングステンシリサイド層１５をＣＶＤにて形成す
る。

【００２３】次に、図３（ｃ）に示すようにタングステ
ンシリサイド層１５の上面に積層する保護層としての多
結晶シリコン層１６をＣＶＤにて形成する。多結晶シリ
コン層１６の形成後、イオン打ち込み法にて多結晶シリ
コン層１４及びシリサイド層１５よりなる下側配線層１
３と多結晶シリコン層１６とに不純物を注入する。尚、
この不純物注入はシリサイド層１５を形成した直後に行
ってもよい。次に、通常のフォリソグラフィー技術によ
り、多結晶シリコン層１６と下側配線層１３とを形成し
た後、層間絶縁層１７をＣＶＤにて形成する。

【００２４】続いて、図４（ａ）に示すように所望の層
間絶縁層１７の位置にドライエッチングにてスルーホー
ル１９を形成し、多結晶シリコン層１６を露呈させる。
次に、図４（ｂ）に示すように層間絶縁層１７の上面に
多結晶シリコン層２１をＣＶＤにて形成する。続いて、
多結晶シリコン層２１の上面にタングステンシリサイド
層２２をＣＶＤにて形成する。そして、上側配線層２０
が下側配線層１３と接続される。

【００２５】タングステンシリサイド層２２の上面に多
結晶シリコン層２３をＣＶＤにて形成する。多結晶シリ
コン層２３の形成後、イオン打ち込み法にて多結晶シリ
コン層２１及びシリサイド層２２よりなる上側配線層２
０と多結晶シリコン層２３とに不純物を注入する。尚、
この不純物注入はシリサイド層２２を成長した直後に行
ってもよい。次に、通常のフォトリソグラフィー技術に
より多結晶シリコン層２３と上側配線層２０とをパター
ン形成した後、絶縁層２４がＣＶＤにて形成される。

【００２６】このように、タングステンシリサイド層１
５の上面に多結晶シリコン層１６を形成したことによ
り、多結晶シリコン層１６によって層間絶縁膜１７をＣ
ＶＤにて成長させている際に生じる酸素のシリサイド層
１５への侵入が阻止される。その結果、下側配線層１３
のシリサイド層１５と多結晶シリコン層１４との界面の
酸化が防止される。

【００２７】また、ＣＶＤにて形成される層間絶縁膜１
７の成長温度は約８００°Ｃであるのに対してＣＶＤに
て形成される多結晶シリコン層１６の成長温度は約６２
０°Ｃと低い温度である。従って、従来の層間絶縁膜を
形成しているときに比べて多結晶シリコン層１６を成長
させているときの下側配線層１３に注入した不純物の外
への拡散は少ない。その結果、続く層間絶縁膜１７の形
成時においてはこの多結晶シリコン層１６によって、不
純物の外への拡散は阻止される。

【００２８】従って、本実施例においては、低抵抗化を
阻害する界面の酸化及び不純物の外への拡散が多結晶シ
リコン層１６によって阻止されるため、スルーホール１
９を介しての下側配線層１３と上側配線層２０のコンタ
クト抵抗を低抵抗化することができる。

【００２９】また、本実施例では、上側配線層２０にも
多結晶シリコン層２３を形成した。従って、上側配線層
２０において、スルーホール１９によって段差部分が生
じカバレッジが悪化して、その段差部分のシリサイド層
２２が薄くなって生じる絶縁層２４の形成時のシリサイ
ド層２２の異常酸化が多結晶シリコン層２３によって阻
止される。その結果、シリサイド層２２の異常酸化によ
る断線、高抵抗化を防止することができる。

【００３０】そして、下記の実験を行った。まず、図２
に示す配線構造において、絶縁膜１２を３０００オング
ストローム、下側及び上側配線層１３，２０を構成する
多結晶シリコン層１４，２１を１０００オングストロー
ム、下側及び上側配線層１３，２０を構成するタングス
テンシリサイド層１５，２２を６００オングストロー
ム、多結晶シリコン層１６，２３を５００オングストロ
ーム及び層間絶縁層１７を１０００オングストロームで
形成した場合のコンタンクト抵抗値はほぼ１００オーム
となった。

【００３１】また、上記と同じ条件でただ図５に示すス
ルーホール１９部分の多結晶シリコン層１６を除去して
下側及び上側配線層１３，２０を互いに接続させた配線
構造のコンタクト抵抗値は１００オームであった。

【００３２】さらに、層間絶縁層１７とタングステンシ
リサイド層１５との間の多結晶シリコン層１６を形成し
ない他は上記条件で、すなわち従来の配線構造のコンタ
クト抵抗値は３００オームとなった。

【００３３】上記のことから、下側配線層１３と層間絶
縁層１７の間に多結晶シリコン層１６を形成して、下側
配線層１３と上側配線層２０を接続させた場合には、多
結晶シリコン層１６を形成しない場合に比べてコンタク
ト抵抗値は１／３にまで小さくなることがわかった。

【００３４】なお、本発明は前記実施例に限定されるも
のではなく、前記実施例では下側配線層１３及び上側配
線層２０はタングステンシリサイド１５，２２とした
が、タンタル、チタニウム、モリブデンまたはニオビニ
ウム等からなるシリサイド層で実施してもよい。

【００３５】また、前記実施例ではスルーホール１９内
において下側配線層１３上に形成した多結晶シリコン層
１６を残したが、前記実験からでも明らかなように図５
に示すように多結晶シリコン層１６を除去してもよい。
従って、スルーホール１９の形成時のドライエッチング
よって多結晶シリコン層１６が損傷を受けても差し支え
なくプロセスの余裕度は大きい。

【００３６】また、前記実施例では保護膜として多結晶
シリコン層１６で構成したが、アモルファスシリコンま
たはナイトライドで実施してもよい。なお、ナイトライ
ドで実施する場合、プラズマ蒸着にて行うことが形成温
度の点で好ましく、スルーホール内のナイトライドは除
去するものとする。

【００３７】さらに、前記実施例では多結晶シリコン層
１６を形成した後、イオン打ち込みにて、同多結晶シリ
コン層１６と下側配線層１３の多結晶シリコン層１４を
ドープさせるようにしたが、下側配線層１３のシリサイ
ド層１５形成後に多結晶シリコン層１４のみに不純物を
ドープさせ多結晶シリコン層１６には不純物をドープさ
せないで実施してもよい。勿論、上側配線層２０も同様
に実施してもよい。

【００３８】

【発明の効果】以上詳述したように、本発明によれば、
下側配線層と上側配線層とのコンタクト抵抗を低減させ
ることができる半導体装置として優れた効果を有する。

【図面の簡単な説明】

【図１】本発明の原理を説明する原理説明図である。

【図２】一実施例を説明するための配線構造を示す断面
図である。

【図３】下側配線層の製造工程を説明するための断面図
である。

【図４】上側配線層の製造工程を説明するための断面図
である。

【図５】別例を説明するための配線構造を示す断面図で
ある。

【図６】従来の配線構造を示す断面図である。

【符号の説明】

１半導体基板２絶縁膜３多結晶シリコン層４シリサイド層５下側配線層６保護膜７層間絶縁層８スルーホール９上側配線層１０多結晶シリコン層

Claims

【特許請求の範囲】

【請求項１】多結晶シリコン層（３）の上に高融点金
属膜又は高融点金属のシリサイド膜（４）を形成してな
る下部配線層（５）の上面に層間絶縁層（７）を介して
多結晶シリコン層（１０）よりなる上部配線層（９）を
形成し、その上部配線層（９）と下部配線層（５）とを
スルーホール（８）を介して接続するようにした多層配
線構造を有した半導体装置において、前記下部配線層（５）の高融点金属膜又は高融点金属の
シリサイド層（４）の上面に前記層間絶縁層（７）形成
時における下部配線層（５）の保護のための保護膜
（６）を介在させたことを特徴とする半導体装置。
【請求項２】請求項１の半導体装置において、高融点
金属はタングステン、タンタル、チタニウム、モリブデ
ン、ニオビニウムから選ばれる金属であることを特徴と
する半導体装置。
【請求項３】請求項１の半導体装置において、保護膜
（６）は多結晶シリコン、アモルファスシリコン、ナイ
トライドから選ばれるシリコン系の膜であるあることを
特徴とする半導体装置。
【請求項４】請求項１の半導体装置において、下部配
線層（５）の上に設けた保護膜（６）をスルーホール
（８）内において選択的に除去し、露呈した下部配線層
（５）の高融点金属膜又は高融点金属のシリサイド層
（４）に上部配線層（９）の多結晶シリコン層（１０）
を直接接続したことを特徴とする半導体装置。
【請求項５】請求項１の半導体装置において、上部配
線層（９）は多結晶シリコン層（１０）の上の高融点金
属膜又は高融点金属のシリサイド膜（２２）を形成し、
その高融点金属膜又は高融点金属のシリサイド膜（２
２）の上に新たな多結晶シリコン層（２３）を形成した
ことを特徴とする半導体装置。
【請求項６】多層配線構造を有し、その２つの配線層
（５，９）を接続するようにした半導体装置の製造方法
において、絶縁層（２）上に形成した多結晶シリコン層（３）とそ
の多結晶シリコン層（３）の上面に形成した高融点金属
膜又は高融点金属のシリサイド層（４）とからなる下部
配線層（５）の上面に保護膜（６）を形成し、その保護
膜（６）の上に層間絶縁層（７）を形成し、次に前記層
間絶縁層（７）にスルーホール（８）を形成したのち、
層間絶縁層（７）上に上側配線層（９）となる多結晶シ
リコン層（１０）を形成し、スルーホール（８）を介し
て該上側配線層（９）の多結晶シリコン層（１０）と下
部配線層（５）の高融点金属膜又は高融点金属のシリサ
イド層（４）とを接続するようにしたことを特徴とする
半導体装置の製造方法。
【請求項７】請求項６の半導体装置の製造方法におい
て、保護膜（６）はＣＶＤにて形成しその成長温度が、
同じくＣＶＤにて形成される層間絶縁層（７）の成長温
度より低いシリコン系の膜にて形成したことを特徴とす
る半導体装置の製造方法。
【請求項８】請求項７の半導体装置の製造方法におい
て、シリコン系の膜は多結晶シリコン、アモルファスシ
リコン、ナイトライドから選ばれるシリコン系の膜であ
るあることを特徴とする半導体装置の製造方法。
【請求項９】請求項６の半導体装置の製造方法におい
て、保護膜（６）はナイトライドであって、プラズマ蒸
着にて形成したことを特徴とする半導体装置の製造方
法。
【請求項１０】請求項６の半導体装置の製造方法にお
いて、層間絶縁層（７）にスルーホール（８）を形成す
るさい、下層の保護膜（６）を選択的に除去して下部配
線層（５）の高融点金属膜又は高融点金属のシリサイド
層（４）を露呈させるようにしたことを特徴とする半導
体装置の製造方法。