JP2013118382A - 固定装置 - Google Patents

固定装置 Download PDF

Info

Publication number
JP2013118382A
JP2013118382A JP2012264299A JP2012264299A JP2013118382A JP 2013118382 A JP2013118382 A JP 2013118382A JP 2012264299 A JP2012264299 A JP 2012264299A JP 2012264299 A JP2012264299 A JP 2012264299A JP 2013118382 A JP2013118382 A JP 2013118382A
Authority
JP
Japan
Prior art keywords
fixing device
component
connection
passivation layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012264299A
Other languages
English (en)
Other versions
JP5566439B2 (ja
Inventor
Wilbertz Christoph
ヴィルバーツ クリストフ
Kolleth Tobias
コレト トビアス
Frerichs Heinz-Peter
フレーリヒス ハインツ−ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JP2013118382A publication Critical patent/JP2013118382A/ja
Application granted granted Critical
Publication of JP5566439B2 publication Critical patent/JP5566439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Molecular Biology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

【課題】半導体と別々の構成素子との、簡単かつ低コストの信頼性の高い接続を獲得することができる固定装置を提供する。
【解決手段】半導体本体２０と、半導体本体の表面に形成されたパッシベーション層５０と、パッシベーション層の下側に形成される導体路４５と、導体路の下側に形成される酸化物層４０と、パッシベーション層の上側に形成される構成素子６０と半導体本体の間で力接続を形成する接続材料８０と、を有しており、パッシベーション層と酸化物層とを貫通する、底面を備えた成形部７０が形成されており、成形部の底面および／または側面には導電性の層３０が形成されており、接続材料は有機ポリマーを含み、導電性の層と構成素子との間には電気的接続が形成されており、構成素子は、パッシベーション層の下側に形成された集積構成素子の第１部分として設けられており、接続材料は当該集積構成素子の第２部分として設けられている固定装置。
【選択図】図１

Description

本発明は、請求項１の上位概念に記載の固定装置に関する。
ＤＥ１０２００５００９１６３Ａ１から、半導体本体のパッシベーションされた表面上に、構成素子を接続させるための導電性接着材を用いて電極が形成されることが公知である。さらにはＤＥ１０２００６０５３４６１Ａ１から、マイクロエレクトロニクスユニット装置および製造方法が公知である。
ＤＥ１００３６１７８Ａ１、ＤＥ４２３９３１９Ｃ２、ＥＰ１１０３８０８Ｂ１からはＦＥＴ湿度センサが公知であり、ここでは空隙によってチャネル領域から離間された制御電極が、ボンディング方法を用いて半導体本体と電気接続されている。制御電極は、付加的にクランプ装置を用いた力接続（kraftschluessig）によって半導体本体と接続されている。
さらにＤＥ１９９０７１６８Ｃ１、ＵＳ５５４５５８９Ａ、ＵＳ５１３７４６１Ａ、ＵＳ５４３２６７５Ａから、別の固定装置が公知である。
ＤＥ１０２００５００９１６３Ａ１ ＤＥ１０２００６０５３４６１Ａ１ ＤＥ１００３６１７８Ａ１ ＤＥ４２３９３１９Ｃ２ ＥＰ１１０３８０８Ｂ１ ＤＥ１９９０７１６８Ｃ１ ＵＳ５５４５５８９Ａ ＵＳ５１３７４６１Ａ ＵＳ５４３２６７５Ａ
上記の背景技術を前提にして、本発明の課題は、従来技術を発展させた固定装置を提供することにある。
この課題は、請求項１に記載の特徴を有する固定装置によって解決される。本発明の有利な実施形態は、従属請求項に記載されている。
本発明によれば、集積回路を備える半導体本体と、前記半導体本体の表面に形成された誘電性のパッシベーション層と、前記パッシベーション層の下側に形成されている導体路と、前記導体路の下側に形成されている酸化物層と、前記パッシベーション層の上側に形成されている構成素子と前記半導体本体との間で力接続による接続を形成する、有機ポリマーを含む接続材料と、を有する固定装置であって、前記パッシベーション層と前記酸化物層とを貫通する、底部を備えた成形部が形成されており、前記成形部の底面および／または側面には導電性の層が形成されており、前記接続材料は有機ポリマーを含み、前記導電性の層と前記構成素子との間には電気接続が形成されている、固定装置が提供される。本発明における接続材料という用語は、室温において液状の接続材料であると理解されたい。このような接続材料は導電性接着材とも呼ばれる。
利点は、導電性の接続材料を用いて、別々の構成素子の別の部分を、半導体本体と導電的に接続させることができると同時に、力接続によっても接続させることができるということである。この場合の"別々の（separat）"という表現により、とりわけ、集積回路の製造工程では形成されないような構成素子も含まれる。本発明による新しい固定により、有利にはクランク機構またはラッチ機構、または、他の固定手段、および、例えばボンディングワイヤを用いた付加的な別々の電気接続による高コストの機械的取り付けが省略されることが研究によって示された。本発明による新しい技術によって、半導体と別々の構成素子との、簡単かつ低コストの信頼性の高い接続を獲得することができる。構成素子という用語は、とりわけ電子構成素子、電気機械構成素子、およびこれらの部材、例えばガスセンサトランジスタの別々の制御電極と理解されたい。ここでは、構成素子は、パッシベーション層の下側に形成された集積構成素子の第１部分として設けられており、接続材料は、当該集積構成素子の第２部分として設けられている。有利には異なる部分同士の間には信号接続が存在する。換言すると、集積構成素子の個々の部分は電気的に作用接続されており、これらの部分が共に１つの完全な構成素子を形成する。有利な実施形態においては、パッシベーション層は、プラトーを形成している。構成素子は、このプラトーの上に位置している。択一的実施形態においては、接続材料は、成形部の外側にてパッシベーション層の上に大きな載置領域を形成しており、第１構成素子は、この載置領域の上に載置されている。大きな載置領域とは、その寸法が、パッシベーション層の平面における成形部の面積よりも格段に大きい面積であると理解されたい。
さらなる利点は、成形部をいわゆるウェハレベル平面上で製造することができ、これによって成形部の製造を、集積回路の製造工程に簡単に挿入することができることにある。有利には、成形部を製造するために、パッシベーション層を設けた後、とりわけパッドウィンドウ・エッチング工程のドライエッチング工程を使用することができる。このようにパッシベーション層を設けた後の製造ステップは、バックエンドオブライン工程とも称される。
さらなる研究により、用途に応じて、例えばＳＧＦＥＴまたはＣＣＦＥＴの別々の制御電極を、土台と、つまり半導体本体と接続するために、接続材料の導電性は、５０ＭＯｈｍを下回る導電性、有利には１ＭＯｈｍを下回る僅かな導電性で十分であることが示された。これによってガスセンサの製造をより低コストかつ高信頼性に実施することが可能となる。さらには、制御電極のカバー面上にボンディングワイヤを使用する実施形態よりも構造高さが低減される。
有利な実施形態においては、底面の上に、とりわけ円錐台形に形成された突出部、有利には複数の突出部が形成されている。有利には、突出部は、接続材料によって完全に周囲が取り囲まれており、とりわけ突出部は、接続材料と、素材接続による接続（stoffschluessige Verbindung）を形成している。この場合には、接続材料は有利には導電性接着材として構成されている。
１つの発展形態によれば、突出部は導電性に構成されており、とりわけ有利には、タングステンプラグとして形成されている。突出部の利点は、接続材料が、成形部との、とりわけ底面との特に信頼性の高い機械的および／または電気的接続を形成することにある。換言すると、タングステンプラグないし突出部は、表面積、ひいては接続材料によって湿らせるべき表面積を拡大させる。
他の１つの実施形態によれば、導電性の層はシリコンを含む。この場合に有利には、導電性の層は、ドーピングされたポリシリコン層および／またはケイ化物層を含む。択一的実施形態においては、導電性の層が、金属製の導体路または金属路によって形成される。
１つの発展形態においては、接続材料が、成形部を完全に充填している。これによって、半導体本体と構成素子との特に信頼性の高い接続が形成される。利点は、接続材料が成形部を汚染から密閉することによって異物が侵入しなくなることである。
１つの発展形態によれば、成形部を、溝形状または孔形状に形成すると有利である。択一的実施形態によれば、成形部の側面の一部に導電性の層を形成すると有利である。研究によれば、成形部の内部では、載置されたケイ化物層を備えた導体路層ならびにシリコン含有層、有利にはドーピングされたポリシリコン層が適当であることが示された。この場合には、ケイ化物層を、ケイ化タングステンとして構成すると有利である。
以下では、図面を参照しながら本発明についてより詳細に説明する。ここでは同種の部材には同一の参照符号を付している。図示した実施形態は非常に概略化されており、間隔や縦横の長さは必ずしも縮尺通りではなく、特別な記載がない限り、幾何学的形状には、導出できる相互関係は存在しない。
図１は、第１実施形態の断面図である。 図２は、第２実施形態の断面図である。
図１は、固定装置１０の第１実施形態の断面図である。固定装置１０は、半導体本体２０と、集積回路−図示せず−と、半導体本体２０の表面上に形成された導電性のポリシリコン層３０と、酸化物層４０と、酸化物層４０の上に載置された導体路４５と、パッシベーション層５０とを有する。この導体路４５は、これ以上は図示していない最も上側の導体路平面の一部であり、この導体路平面が、ボンディングワイヤを収容するための金属平面も構成していることに留意すべきである。さらに酸化物層４０は、有利には複数の酸化物層からなり、これらの酸化物層は一般的に、多層金属被覆形成の範囲内で堆積される。パッシベーション層５０は有利には窒化シリコンからなり、導体路４５の上側にてプラトー５５を形成している。プラトー５５の上には、半導体本体２０に接続させるべき構成素子６０が載置されている。構成素子６０は例えばガスセンサの制御電極として構成されている。形状接続（formschluessig）によって載置されている構成素子６０は、プラトー５５と共に溝を形成している。構成素子６０を半導体本体２０と確実に力接続（kraftschluessig）および電気的接続させるために、接続材料８０が成形部７０および溝を完全に充填している。さらに構成素子６０の側面の一部と、半導体本体２０の表面上のパッシベーション層５０の一部も、接続材料８０によって包囲される。これによって接続材料８０は、半導体本体２０と構成素子６０との間に電気的コンタクトならびに力接続も形成する。さらには、この接続は非常に信頼性が高く、かつ経年耐久性がある。成形部７０を完全に充填することによる利点は、パッシベーション構造が形成されること、つまり、異物の侵入が抑制されることである。
構成素子６０のうち、有利には少なくともパッシベーション層５０の方に向いた側は、導電性に構成されている。成形部７０は、有利には溝状または孔状の構造として形成されており、パッシベーション層５０の間に入り込んでいる。成形部７０の底部領域には、ポリシリコン層３０が形成されており、成形部７０の壁部にはパッシベーション層５０が形成されている。このことから、成形部７０が、パッシベーション層５０の堆積前にエッチング工程によって設けられたということは明らかである。その後、成形部７０の底部領域におけるいわゆるパッドウィンドウ・エッチング工程によって、ポリシリコン層３０が露出される。図示していない択一的実施形態においては、パッシベーション層５０の堆積後に成形部７０が製造される。この場合には、成形部７０の側面にパッシベーション層５０は形成されない。
図１によれば、成形部７０は接続材料８０によって充填されている。接続材料８０は構成素子６０の側面の一部を取り囲み、構成素子６０および成形部７０の表面との素材接続による接続（stoffschluessige Verbindung）を形成している。
図２には第２実施形態が図示されている。以下では、図１に図示した実施形態との相違点のみ説明する。構成素子６０は成形部７０を完全に覆っている。構成素子６０とパッシベーション層５０との間には、成形部７０の外側にて接続材料８０が設けられおり、つまり、構成素子６０のための大きな載置領域が形成されている。成形部７０の底面ないしポリシリコン層３０の上には、有利にはタングステンプラグ１００として形成されている多数の円錐台形の突出部が設けられている。タングステンプラグ１００は、有利には図示していないケイ化物層、最も有利にはケイ化タングステン層を有する土台と、素材接続および力接続によって接続されている。タングステンプラグ１００はそれぞれ接続材料８０によって周囲が充填されている。これによって、接続材料８０と成形部７０の底部領域との、特に強固で信頼性の高い接続が達成される。

Claims (13)

  1. ・集積回路を備える半導体本体（２０）と、
    ・前記半導体本体（２０）の表面に形成された誘電性のパッシベーション層（５０）と、
    ・前記パッシベーション層 （５０）の下側に形成されている導体路（４５）と、
    ・前記導体路（４５）の下側に形成されている酸化物層（４０）と、
    ・前記パッシベーション層（５０）の上側に形成されている構成素子（６０）と前記半導体本体（２０）の間で力接続による接続を形成する接続材料（８０）と、
    を有する固定装置（１０）であって、
    前記パッシベーション層（５０）と前記酸化物層（４０）とを貫通する、底面を備えた成形部（７０）が形成されており、
    前記成形部の底面および／または側面には導電性の層が形成されており、
    前記接続材料（８０）は有機ポリマーを含み、
    前記導電性の層と前記構成素子（６０）との間には電気的接続が形成されている、
    固定装置（１０）において、
    前記構成素子（６０）は、前記パッシベーション層（５０）の下側に形成された集積構成素子の第１部分として設けられており、前記接続材料（７０）は、当該集積構成素子の第２部分として設けられている、
    ことを特徴とする固定装置。
  2. 前記底面の上に１つの突出部が形成されている、
    ことを特徴とする請求項１記載の固定装置（１０）。
  3. 前記底面の上に複数の突出部が形成されている、
    ことを特徴とする請求項２記載の固定装置（１０）。
  4. 前記突出部は、タングステンプラグ（１００）として形成されている、
    ことを特徴とする請求項２または３記載の固定装置（１０）。
  5. 前記突出部は、前記接続材料（８０）によって完全に周囲が取り囲まれている、
    ことを特徴とする請求項２から４のいずれか一項記載の固定装置（１０）。
  6. 前記突出部は、前記接続材料（８０）と、素材接続による接続を形成している、
    ことを特徴とする請求項２から５のいずれか一項記載の固定装置（１０）。
  7. 前記導電性の層はシリコンを含む、
    ことを特徴とする請求項１から６のいずれか一項記載の固定装置（１０）。
  8. 前記導電性の層は、ドーピングされたポリシリコン層（３０）とケイ化物層から形成されている、
    ことを特徴とする請求項１から７のいずれか一項記載の固定装置（１０）。
  9. 前記導電性の層は、金属路によって形成される、
    ことを特徴とする請求項１から８のいずれか一項記載の固定装置（１０）。
  10. 前記接続材料（８０）は、前記成形部（７０）を完全に充填している、
    ことを特徴とする請求項１から９のいずれか一項記載の固定装置（１０）。
  11. 前記接続材料（８０）は導電性接着材を含む、
    ことを特徴とする請求項１から１０のいずれか一項記載の固定装置（１０）。
  12. 前記構成素子（６０）は、ガスセンサトランジスタの制御電極として構成されている、
    ことを特徴とする請求項１から１１のいずれか一項記載の固定装置（１０）。
  13. 前記パッシベーション層（５０）は、プラトー（５５）として形成されており、
    前記構成素子（６０）が、前記プラトー（５５）の上に載置されているか、または、
    前記接続材料（８０）が、前記成形部（７０）の外側で、前記パッシベーション層（５０）の上に大きな載置領域を形成しており、前記構成素子（６０）が前記載置領域の上に載置されている、
    ことを特徴とする請求項１から１２のいずれか一項記載の固定装置（１０）。
JP2012264299A 2011-12-02 2012-12-03 固定装置 Active JP5566439B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011119957A DE102011119957A1 (de) 2011-12-02 2011-12-02 Befestigungsvorrichtung
DE102011119957.1 2011-12-02

Publications (2)

Publication Number Publication Date
JP2013118382A true JP2013118382A (ja) 2013-06-13
JP5566439B2 JP5566439B2 (ja) 2014-08-06

Family

ID=47351344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012264299A Active JP5566439B2 (ja) 2011-12-02 2012-12-03 固定装置

Country Status (5)

Country Link
US (1) US8669662B2 (ja)
EP (1) EP2600145B1 (ja)
JP (1) JP5566439B2 (ja)
CN (1) CN103137590B (ja)
DE (1) DE102011119957A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361944A (ja) * 1986-09-03 1988-03-18 Toshiba Corp Ｆｅｔ型センサ
JPH01250850A (ja) * 1988-03-31 1989-10-05 Toshiba Corp 半導体感湿素子
JP2000021980A (ja) * 1998-07-06 2000-01-21 Nec Corp 半導体装置およびその製造方法
JP2000243776A (ja) * 1999-02-19 2000-09-08 Micronas Gmbh 薄膜構造ユニットを製造する方法並びに該方法によって製造された薄膜構造ユニット
JP2000269335A (ja) * 1999-03-19 2000-09-29 Matsushita Electric Ind Co Ltd ビアホール及びビアホールコンタクトの達成方法
JP2003332517A (ja) * 2002-05-14 2003-11-21 Matsushita Electric Ind Co Ltd マイクロ波集積回路及びその製造方法並びに無線装置
EP1103808B1 (de) * 1999-11-25 2010-06-09 Micronas GmbH Gassensor
JP2011501401A (ja) * 2007-10-15 2011-01-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 接点抵抗が改善された半導体構造およびその製造方法（接点抵抗が改善された半導体構造）

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137461A (en) * 1988-06-21 1992-08-11 International Business Machines Corporation Separable electrical connection technology
DE4239319C2 (de) 1992-11-23 1996-10-02 Ignaz Prof Dr Eisele Verfahren zum spacerfreien, hybriden Aufbau von Luftspalt und Gate von Suspended Gate Feldeffekttransistoren (SGFET) sowie nach dem Verfahren hergestellte Bauelemente
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US5432675A (en) * 1993-11-15 1995-07-11 Fujitsu Limited Multi-chip module having thermal contacts
DE10036178A1 (de) 2000-07-25 2002-02-14 Siemens Ag Feuchtesensor und Verwendung
DE10118367C2 (de) * 2001-04-12 2003-02-27 Micronas Gmbh Sensor zum Messen einer Gaskonzentration oder Ionenkonzentration
DE10316933A1 (de) * 2003-04-12 2004-10-21 E+E Elektronik Gmbh Sensorsystem und Verfahren zu dessen Herstellung
DE10343793A1 (de) * 2003-09-22 2005-04-14 Robert Bosch Gmbh Heissfilmluftmassensensor mit Kontaktierung mittels anisotropem Leitkleber
DE102005009163B4 (de) 2005-02-25 2013-08-14 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102006053461A1 (de) 2006-11-09 2008-05-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikroelektronische Baugruppe und Verfahren zum Herstellen einer mikroelektronischen Baugruppe
DE102011118930A1 (de) * 2011-11-21 2013-05-23 Micronas Gmbh Halbleiter-Gassensor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361944A (ja) * 1986-09-03 1988-03-18 Toshiba Corp Ｆｅｔ型センサ
JPH01250850A (ja) * 1988-03-31 1989-10-05 Toshiba Corp 半導体感湿素子
JP2000021980A (ja) * 1998-07-06 2000-01-21 Nec Corp 半導体装置およびその製造方法
JP2000243776A (ja) * 1999-02-19 2000-09-08 Micronas Gmbh 薄膜構造ユニットを製造する方法並びに該方法によって製造された薄膜構造ユニット
JP2000269335A (ja) * 1999-03-19 2000-09-29 Matsushita Electric Ind Co Ltd ビアホール及びビアホールコンタクトの達成方法
EP1103808B1 (de) * 1999-11-25 2010-06-09 Micronas GmbH Gassensor
JP2003332517A (ja) * 2002-05-14 2003-11-21 Matsushita Electric Ind Co Ltd マイクロ波集積回路及びその製造方法並びに無線装置
JP2011501401A (ja) * 2007-10-15 2011-01-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 接点抵抗が改善された半導体構造およびその製造方法（接点抵抗が改善された半導体構造）

Also Published As

Publication number Publication date
US8669662B2 (en) 2014-03-11
DE102011119957A1 (de) 2013-06-06
EP2600145A1 (de) 2013-06-05
US20130140702A1 (en) 2013-06-06
EP2600145B1 (de) 2015-08-12
CN103137590B (zh) 2016-05-04
JP5566439B2 (ja) 2014-08-06
CN103137590A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
US7777283B2 (en) Electric component
US7498636B2 (en) Semiconductor device and method of manufacturing the same
CN102543870B (zh) 用于制造具有绝缘半导体台面的半导体组件的方法
JP5490208B2 (ja) 半導体ガスセンサ
US9177893B2 (en) Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof
US9761550B2 (en) Power semiconductor device with a double metal contact and related method
US7525151B2 (en) Vertical DMOS device in integrated circuit
US6303954B1 (en) Semiconductor device with a high-voltage component in semiconductor on insulator
KR101247425B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9673316B1 (en) Vertical semiconductor device having frontside interconnections
US9698103B2 (en) Semiconductor device and manufacturing method therefor
CN104282743A (zh) 半导体装置
JP5566439B2 (ja) 固定装置
US20150340435A1 (en) Multi-chip Package Module And A Doped Polysilicon Trench For Isolation And Connection
US20190259874A1 (en) Wafer based beol process for chip embedding
CN208570608U (zh) 电子图像采集装置
CN109326571B (zh) 芯片封装组件及其制造方法
US20080203476A1 (en) Semiconductor Device Having Strip-Shaped Channel And Method For Manufacturing Such A Device
US20220348453A1 (en) Sensor system with a microelectromechanical sensor element and method for producing a sensor system
JP2011129663A (ja) 半導体装置およびインターポーザ
US20140264919A1 (en) Chip arrangement, wafer arrangement and method of manufacturing the same
JPH05326844A (ja) 半導体集積回路
JP2002343968A (ja) 半導体装置、半導体装置の製造方法
JP2015032684A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140617

R150 Certificate of patent or registration of utility model

Ref document number: 5566439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250