CN104282743A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104282743A
CN104282743A CN201410317578.XA CN201410317578A CN104282743A CN 104282743 A CN104282743 A CN 104282743A CN 201410317578 A CN201410317578 A CN 201410317578A CN 104282743 A CN104282743 A CN 104282743A
Authority
CN
China
Prior art keywords
soi layer
semiconductor device
dielectric film
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410317578.XA
Other languages
English (en)
Other versions
CN104282743B (zh
Inventor
山下润一
寺岛知秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104282743A publication Critical patent/CN104282743A/zh
Application granted granted Critical
Publication of CN104282743B publication Critical patent/CN104282743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本发明的目的在于提供一种半导体装置，其在埋入式绝缘膜和衬底之间形成空洞区域而提高耐压，并具有充分的机械强度。其具有：衬底(12)；形成于该衬底上的埋入式绝缘膜(14)；形成于该埋入式绝缘膜之上的SOI层(20)；将该SOI层划分为第一SOI层(20a)和与该第一SOI层绝缘的第二SOI层(20b)的绝缘膜(22)；形成于该第一SOI层的元件(30)；以及在一端具有位于该第二SOI层正上方的焊盘(70a)，另一端与该第一SOI层相连接的电极(70)，在该第一SOI层正下方的该埋入式绝缘膜和该衬底之间具有空洞区域(18)，该第二SOI层正下方的该埋入式绝缘膜的至少一部分与该衬底直接接触。

Description

半导体装置
技术领域
本发明涉及一种用于处理大功率的高耐压半导体装置。
背景技术
专利文献1中公开了一种在衬底上隔着埋入式氧化膜(SiO2膜)形成有SOI(Semiconductor On Insulator)层的半导体装置。在SOI层形成有IGBT。在形成有IGBT的区域的正下方的埋入式氧化膜和衬底之间形成有空隙(空洞区域)。
专利文献1：日本特开平02-168646号公报
通过在埋入式绝缘膜和衬底之间形成空洞区域，从而能够使半导体装置实现高耐压化。但是，若形成空洞区域则存在半导体装置的机械强度降低的问题。如果半导体装置的机械强度降低，则存在例如当进行针对半导体装置的电极的导线接合时、或者进行半导体装置的树脂密封时半导体装置受到损伤的问题。
发明内容
本发明就是为了解决上述课题而提出的，其目的在于，提供一种半导体装置，其在埋入式绝缘膜和衬底之间形成空洞区域而提高耐压，并具有充分的机械强度。
本发明所涉及的半导体装置的特征在于，具有：衬底；埋入式绝缘膜，其形成于该衬底之上；SOI层，其形成于该埋入式绝缘膜之上；绝缘膜，其以从该SOI层的表面到达该埋入式绝缘膜的方式形成，将该SOI层划分为第一SOI层和与该第一SOI层绝缘的第二SOI层；元件，其形成于该第一SOI层；以及电极，其在一端具有位于该第二SOI层的正上方的焊盘，另一端与该第一SOI层相连接。在该第一SOI层正下方的该埋入式绝缘膜和该衬底之间具有空洞区域，该第二SOI层正下方的该埋入式绝缘膜的至少一部分与该衬底直接接触。
发明的效果
根据本发明，能够制造出在埋入式绝缘膜和衬底之间形成空洞区域而提高耐压，并具有充分的机械强度的半导体装置。
附图说明
图1是本发明的实施方式1所涉及的半导体装置的剖面图。
图2是图1的半导体装置的俯视图。
图3是对比例的半导体装置的剖面图。
图4是图3的半导体装置的俯视图。
图5是本发明的实施方式2所涉及的半导体装置的剖面图。
图6是本发明的实施方式3所涉及的半导体装置的剖面图。
图7是本发明的实施方式4所涉及的半导体装置的剖面图。
图8是本发明的实施方式5所涉及的半导体装置的剖面图。
标号的说明
10半导体装置，12衬底，14埋入式绝缘膜，16氧化膜，18、154空洞区域，20SOI层，20a第一SOI层，20b第二SOI层，20c第三SOI层，22、22a、22b绝缘膜，30、50元件，61表面绝缘层，61a下部绝缘层，61b上部绝缘层，70、72、74、76、78、80、82、84、86、88电极，70a、72a、74a、76a、78a焊盘，200、250、300、350半导体装置，202a、202b绝缘膜，252埋入式多晶硅，302埋入式电极，352追加绝缘层，354追加埋入式电极。
具体实施方式
下面，参照附图，对本发明的实施方式所涉及的半导体装置进行说明。对相同或者相对应的结构要素标注相同的标号，有时省略重复的说明。
实施方式1
图1是本发明的实施方式1所涉及的半导体装置10的剖面图。半导体装置10具有衬底12。衬底12为例如N型硅材料，电接地(与基准电位连接)。衬底12之上形成有埋入式绝缘膜14。埋入式绝缘膜14由例如硅氧化膜形成，这里的埋入式绝缘膜有时也被称为BOX(Buried Oxide)。
埋入式绝缘膜14之上形成有SOI层20。SOI层20是埋入式绝缘膜14上的硅薄膜。以从SOI层20的表面到达埋入式绝缘膜14的方式形成有绝缘膜22。绝缘膜22是例如硅氧化膜，以在SOI层20设置沟槽(槽)后利用硅氧化膜填埋该沟槽的公知的制造方法形成。
利用绝缘膜22，SOI层20被划分为：作为高电位电路形成区域的第一SOI层20a；与第一SOI层20a绝缘，作为高电位电路接合设置区域的第二SOI层20b；以及与第一SOI层20a绝缘且与第二SOI层20b绝缘，作为低电位电路形成区域的第三SOI层20c。如图1明确所示，绝缘膜22a形成于第一SOI层20a和第二SOI层20b之间。此外，绝缘膜22b形成于第二SOI层20b和第三SOI层20c之间。
在作为高电位电路形成区域的第一SOI层20a形成有元件30。对元件30进行说明。元件30在第一SOI层20a的表面具有作为阱的P扩散区域32。在P扩散区域32的表面形成有作为源极/漏极的N扩散区域34、36。在位于N扩散区域34、36之间的P扩散区域32之上形成有栅极绝缘膜38。栅极绝缘膜38由例如硅氧化膜构成，在其上形成有由多晶硅构成的栅极电极40。元件30是高电位电路侧的NMOS晶体管。
在作为低电位电路形成区域的第三SOI层20c形成有元件50。对元件50进行说明。元件50在第三SOI层20c的表面具有作为阱的P扩散区域52。在P扩散区域52的表面形成有作为源极/漏极的N扩散区域54、56。在位于N扩散区域54、56之间的P扩散区域52之上形成有栅极绝缘膜58。栅极绝缘膜58由例如硅氧化膜构成，在其上形成有由多晶硅构成的栅极电极60。元件50是低电位电路形成区域中的NMOS晶体管。
另外，也可以在第一SOI层20a或者第三SOI层20c制作除元件30、50以外的例如PMOS晶体管、双极晶体管、或者扩散电阻等半导体元件。
在SOI层20之上形成有表面绝缘层61。表面绝缘层61为例如硅氧化膜。由此，上述第二SOI层20b被表面绝缘层61、绝缘膜22以及埋入式绝缘膜14所包围。在表面绝缘层61的表面以贯通表面绝缘层61的方式设有电极70、72、74、76、78、80、82、84、86、88。这些电极由例如铝等的金属膜形成。
电极70是为了向作为高电位电路形成区域的第一SOI层20a施加电压而形成的电极。具体而言，电极70在一端具有位于作为高电位电路接合设置区域的第二SOI层20b正上方的焊盘70a，另一端与第一SOI层20a相连接。
电极72与P扩散区域32相连接。电极74与N扩散区域34相连接。电极76与N扩散区域36相连接。电极78与栅极电极40相连接。电极80与第三SOI层20c相连接。电极82与P扩散区域52相连接。电极84与N扩散区域54相连接。电极86与N扩散区域56相连接。电极88与栅极导电膜60相连接。另外，由于电极不直接与作为高电位电路接合设置区域的第二SOI层20b连接，所以第二SOI层20b形成为浮动(浮动电位)区域。
在电极70上施加高电压。另一方面，衬底12接地。因此，有必要提高第一SOI层20a的正下方处的耐压。而且，本发明中，为了抑制埋入式绝缘膜14的厚度，在第一SOI层20a正下方的埋入式绝缘膜14和衬底12之间形成有空洞区域18。空洞区域18是被埋入式绝缘膜14和氧化膜16包围而成的区域。第二SOI层20b正下方的埋入式绝缘膜14与衬底12直接接触。第三SOI层20c正下方的埋入式绝缘膜14与衬底12直接接触。
图2是图1的半导体装置的俯视图。为了便于说明，图2中省略了表面绝缘层61。绝缘膜22以围绕第二SOI层20b的方式形成。因此，第二SOI层20b与第一SOI层20a和第三SOI层20c绝缘。
电极72、74、76、78分别具有焊盘72a、74a、76a、78a。焊盘70a、72a、74a、76a、78a形成于第二SOI层20b的正上方。在焊盘70a、72a、74a、76a、78a上利用导线接合法分别固定有导线。
此处，在对本发明的实施方式1所涉及的半导体装置的意义进行说明之前，进行对比例的说明。图3是对比例的半导体装置150的剖面图。利用绝缘膜152形成作为高电位电路形成区域的第一SOI层20a，以及与第一SOI层20a绝缘的、作为低电位电路形成区域的第三SOI层20c。对比例的半导体装置150中，没有形成本发明的作为高电位电路接合设置区域的第二SOI层。在电极70的焊盘70a的正下方形成有空洞区域154。
图4是图3的半导体装置150的俯视图。由于在第一SOI层20a的正下方形成有空洞区域154，所以在焊盘70a、72a、74a、76a、78a的正下方具有空洞区域154。由于对比例的半导体装置150的空洞区域154在比半导体装置10的空洞区域18更广的范围内形成，所以可以想到半导体装置150的机械强度变得不充分。另外，作为波及到半导体装置10、150上的机械应力，具有例如当进行针对半导体装置的电极(焊盘)的导线接合时的机械应力，或者当将半导体装置利用树脂密封到封装件内时的机械应力等。
本发明的实施方式1所涉及的半导体装置10中，焊盘70a、72a、74a、76a、78a正下方的埋入式绝缘膜14与衬底12直接接触。因此，当进行针对焊盘70a、72a、74a、76a、78a的导线接合时，波及到半导体装置10上的机械应力由不包括空洞区域的结构吸收。因此，半导体装置10不会受到损伤。
此外，本发明的实施方式1所涉及的半导体装置10由于具有在正下方没有形成空洞区域的第二SOI层20b，所以与对比例的不具有第二SOI层的半导体装置150相比机械强度较高。因此，当将半导体装置10收容于封装件内并进行树脂密封时的机械应力难以使半导体装置10受到损伤。
而且，由于使得第二SOI层20b是浮动的，所以不会直接对第二SOI层20b施加高电压。从焊盘70a、72a、74a、76a、78a施加至这些焊盘正下方的第二SOI层20b的电压通过由衬底12、埋入式绝缘膜14以及第二SOI层20b构成的电容器的电容量，和由第二SOI层20b、表面绝缘层61以及焊盘70a、72a、74a、76a、78a构成的电容器的电容量分担。
因此，由于能够缓和焊盘70a、72a、74a、76a、78a的正下方的电场，所以能够在不使埋入式绝缘膜14变厚的情况下提高耐压。避免埋入式绝缘膜14的厚膜化这一点能够降低半导体装置10的制造成本，并且防止制造过程中的晶片翘曲。由此，本发明的实施方式1所涉及的半导体装置在埋入式绝缘膜14和衬底12之间形成空洞区域18而提高耐压，并且具有充分的机械强度。
在第二SOI层20b的正下方，不需要使埋入式绝缘膜14整体与衬底12直接接触。即，也可以在第二SOI层20b的正下方一部分处，在埋入式绝缘膜14和衬底12之间设置空洞区域。在该情况下，能够利用空洞区域提高耐压，并且通过埋入式绝缘膜14的一部分与衬底12直接接触来确保机械强度。因此，只要在第二SOI层20b的正下方，埋入式绝缘膜14的至少一部分与衬底12直接接触，就能够得到上述效果。
元件30、50不限于NMOS晶体管，还可以是例如：PMOS晶体管、NPN晶体管、PNP晶体管、二极管、扩散电阻或者电容器等。另外，上述各变形也能够在以后的实施方式所涉及的半导体装置中应用。
实施方式2
图5是本发明的实施方式2所涉及的半导体装置200的剖面图。对于半导体装置200，将以其与上述的半导体装置10的不同点为中心进行说明。为了实现第一SOI层20a和第二SOI层20b之间的绝缘，形成有多个绝缘膜202a。绝缘膜202a由例如硅氧化膜构成。如图5明确所示，形成有3个绝缘膜202a。
通过3个绝缘膜202a均作为电容发挥作用，从而能够缓和第一SOI层20a和第二SOI层20b之间的电场。因此，即使各个绝缘膜202a比实施方式1的绝缘膜22薄，也能够获得与半导体装置10同样的耐压。通过将埋入式绝缘膜14变薄能够使半导体装置的制造成本降低。另外，绝缘膜202a不限于3个，也可以是多个。
实施方式3
图6是本发明的实施方式3所涉及的半导体装置250的剖面图。对于半导体装置250，将以其与上述的半导体装置10的不同点为中心进行说明。为了实现第一SOI层20a和第二SOI层20b之间的绝缘，形成有多个由绝缘膜202b和埋入式多晶硅252构成的分离构造。该分离构造是利用在SOI层设置沟槽，使沟槽内壁氧化后，以多晶硅填埋至沟槽内的公知的制造方法形成的。
因此，不需要开发用于形成由该绝缘膜202b和埋入式多晶硅252构成的分离构造的新的工艺。
通过形成埋入式多晶硅252，能够在1个绝缘膜202b之中形成2个电容。因此，能够增加第一SOI层20a和第二SOI层20b之间的电容的数量。另外，对绝缘膜202b和埋入式多晶硅252的数量没有特别的限定。
实施方式4
图7是本发明的实施方式4所涉及的半导体装置300的剖面图。对于半导体装置300，将以其与上述的半导体装置10的不同点为中心进行说明。在位于焊盘70a和第二SOI层20b之间的表面绝缘层61中形成有埋入式电极302。将表面绝缘层61之中位于埋入式电极302下方的部分作为下部绝缘层61a。将表面绝缘层61之中位于埋入式电极302的上方的部分作为上部绝缘层61b。
从焊盘70a、72a、74a、76a、78a波及到这些焊盘正下方的电压由以下三个电容分担。即，由衬底12、埋入式绝缘膜14、以及第二SOI层20b构成的电容器的电容量，由第二SOI层20b、下部绝缘层61a以及埋入式电极302构成的电容器的电容量，以及由埋入式电极302、上部绝缘层61b以及电极70构成的电容器的电容量。由于能够利用3个电容器缓和电场，所以能够使半导体装置300实现高耐压化。
另外，埋入式电极302能够与栅极电极40、60同时形成。因此，能够在不使制造成本上升的情况下形成埋入式电极302。
实施方式5
图8是本发明的实施方式5所涉及的半导体装置350的剖面图。对于半导体装置350，将以其与上述的半导体装置300的不同点为中心进行说明。在第二SOI层20b上被绝缘膜22包围的部分形成有追加绝缘层352。在追加绝缘层352中形成有追加埋入式电极354。
通过形成追加绝缘层352和追加埋入式电极354，与半导体装置300相比较，能够追加由追加埋入式电极354、追加绝缘层352以及下部绝缘层61a、和埋入式电极302构成的电容器。半导体装置350由于利用四个电容器缓和电场，所以与半导体装置300相比能够进一步高耐压化。
图8中，表示了形成有埋入式电极302和追加埋入式电极354的半导体装置350，然而，也可以省略埋入式电极302。另外，也可以对到此为止的各实施方式中所说明的半导体装置的特征进行适当地组合。

Claims (5)

1.一种半导体装置，其特征在于，具有：
衬底；
埋入式绝缘膜，其形成于所述衬底之上；
SOI层，其形成于所述埋入式绝缘膜之上；
绝缘膜，其以从所述SOI层的表面到达所述埋入式绝缘膜的方式形成，将所述SOI层划分为第一SOI层和与所述第一SOI层绝缘的第二SOI层；
元件，其形成于所述第一SOI层；以及
电极，其在一端具有位于所述第二SOI层的正上方的焊盘，另一端与所述第一SOI层相连接，
在所述第一SOI层正下方的所述埋入式绝缘膜和所述衬底之间具有空洞区域，
所述第二SOI层正下方的所述埋入式绝缘膜的至少一部分与所述衬底直接接触。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一SOI层和所述第二SOI层之间的所述绝缘膜形成有多个。
3.根据权利要求1或2所述的半导体装置，其特征在于，该半导体装置具有形成于所述绝缘膜之中的埋入式多晶硅。
4.根据权利要求1或2所述的半导体装置，其特征在于，具有：表面绝缘层，其形成于所述焊盘和所述第二SOI层之间；以及埋入式电极，其形成于所述表面绝缘层之中。
5.根据权利要求1或2所述的半导体装置，其特征在于，具有：追加绝缘层，其形成于所述第二SOI层上被所述绝缘膜所包围的部分；以及
追加埋入式电极，其形成于所述追加绝缘层之中。
CN201410317578.XA 2013-07-04 2014-07-04 半导体装置 Active CN104282743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013140639A JP6155911B2 (ja) 2013-07-04 2013-07-04 半導体装置
JP2013-140639 2013-07-04

Publications (2)

Publication Number Publication Date
CN104282743A true CN104282743A (zh) 2015-01-14
CN104282743B CN104282743B (zh) 2018-02-02

Family

ID=52106492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410317578.XA Active CN104282743B (zh) 2013-07-04 2014-07-04 半导体装置

Country Status (6)

Country Link
US (1) US9048111B2 (zh)
JP (1) JP6155911B2 (zh)
KR (1) KR101606374B1 (zh)
CN (1) CN104282743B (zh)
DE (1) DE102014211904B4 (zh)
TW (1) TWI520330B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680977A (zh) * 2017-08-29 2018-02-09 上海集成电路研发中心有限公司 一种减小暗电流的背照式像素单元结构及其形成方法
CN107706201A (zh) * 2017-08-29 2018-02-16 上海微阱电子科技有限公司 一种减小暗电流的背照式像素单元结构及其形成方法
CN107919372A (zh) * 2017-10-26 2018-04-17 上海集成电路研发中心有限公司 一种背照式cmos图像传感器像素单元及其制作方法
CN111384177A (zh) * 2018-12-28 2020-07-07 三菱电机株式会社 半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168646A (ja) * 1988-02-08 1990-06-28 Toshiba Corp 半導体装置およびその製造方法
EP0612103A2 (en) * 1993-02-17 1994-08-24 Samsung Electronics Co., Ltd. Method of manufacturing a silicon-on-insulator semiconductor device
US5811330A (en) * 1994-03-14 1998-09-22 Sgs-Thomson Microelectronics S.A. Method of fabricating an overvoltage protection device in integrated circuits
CN1713395A (zh) * 2004-06-21 2005-12-28 海力士半导体有限公司 能够调整阈值电压的半导体器件及其制造方法
KR20070111328A (ko) * 2006-05-17 2007-11-21 산켄덴키 가부시키가이샤 과전압 보호소자를 수반한 반도체 발광장치
JP2012119462A (ja) * 2010-11-30 2012-06-21 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049968A (en) 1988-02-08 1991-09-17 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
JP3052975B2 (ja) 1993-02-02 2000-06-19 株式会社デンソー 半導体装置
US5644157A (en) 1992-12-25 1997-07-01 Nippondenso Co., Ltd. High withstand voltage type semiconductor device having an isolation region
JPH07307399A (ja) 1994-05-11 1995-11-21 Nippondenso Co Ltd 半導体記憶装置及びその製造方法
JPH09139422A (ja) 1995-11-15 1997-05-27 Hitachi Ltd 半導体集積回路およびその製造方法
JP4624084B2 (ja) 2004-11-24 2011-02-02 トヨタ自動車株式会社 半導体装置とその製造方法
JP4559839B2 (ja) 2004-12-13 2010-10-13 トヨタ自動車株式会社 半導体装置の製造方法
JP5017926B2 (ja) 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
JP5132481B2 (ja) * 2008-08-27 2013-01-30 株式会社日立製作所 半導体集積回路装置
JP5499915B2 (ja) * 2009-06-10 2014-05-21 富士電機株式会社 高耐圧半導体装置
JP2011108800A (ja) * 2009-11-17 2011-06-02 Honda Motor Co Ltd 横型ｉｇｂｔ及び横型ｉｇｂｔの製造方法
JP2012142505A (ja) 2011-01-06 2012-07-26 Hitachi Ltd 半導体装置およびその製造方法
JP5260723B2 (ja) 2011-04-28 2013-08-14 株式会社ファインコラボレート研究所 情報処理装置、情報処理方法およびプログラム
JP5762353B2 (ja) 2012-05-01 2015-08-12 三菱電機株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168646A (ja) * 1988-02-08 1990-06-28 Toshiba Corp 半導体装置およびその製造方法
US5072287A (en) * 1988-02-08 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
EP0612103A2 (en) * 1993-02-17 1994-08-24 Samsung Electronics Co., Ltd. Method of manufacturing a silicon-on-insulator semiconductor device
US5811330A (en) * 1994-03-14 1998-09-22 Sgs-Thomson Microelectronics S.A. Method of fabricating an overvoltage protection device in integrated circuits
CN1713395A (zh) * 2004-06-21 2005-12-28 海力士半导体有限公司 能够调整阈值电压的半导体器件及其制造方法
KR20070111328A (ko) * 2006-05-17 2007-11-21 산켄덴키 가부시키가이샤 과전압 보호소자를 수반한 반도체 발광장치
JP2012119462A (ja) * 2010-11-30 2012-06-21 Panasonic Corp 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680977A (zh) * 2017-08-29 2018-02-09 上海集成电路研发中心有限公司 一种减小暗电流的背照式像素单元结构及其形成方法
CN107706201A (zh) * 2017-08-29 2018-02-16 上海微阱电子科技有限公司 一种减小暗电流的背照式像素单元结构及其形成方法
CN107680977B (zh) * 2017-08-29 2020-06-09 上海集成电路研发中心有限公司 一种减小暗电流的背照式像素单元结构及其形成方法
CN107706201B (zh) * 2017-08-29 2020-06-30 上海微阱电子科技有限公司 一种减小暗电流的背照式像素单元结构及其形成方法
CN107919372A (zh) * 2017-10-26 2018-04-17 上海集成电路研发中心有限公司 一种背照式cmos图像传感器像素单元及其制作方法
CN111384177A (zh) * 2018-12-28 2020-07-07 三菱电机株式会社 半导体装置
CN111384177B (zh) * 2018-12-28 2024-04-16 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP6155911B2 (ja) 2017-07-05
TW201511259A (zh) 2015-03-16
US20150008557A1 (en) 2015-01-08
JP2015015341A (ja) 2015-01-22
DE102014211904B4 (de) 2022-04-28
KR101606374B1 (ko) 2016-03-25
KR20150005452A (ko) 2015-01-14
CN104282743B (zh) 2018-02-02
DE102014211904A1 (de) 2015-01-08
US9048111B2 (en) 2015-06-02
TWI520330B (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
US9368434B2 (en) Electronic component
US10522675B2 (en) Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit
US20110068387A1 (en) Semiconductor device including vertical transistor and horizontal transistor and method of manufacturing the same
US11380721B2 (en) Wide channel gate structure
US7525151B2 (en) Vertical DMOS device in integrated circuit
CN103383944B (zh) 半导体装置
JP2006319204A (ja) 半導体装置の製造方法、及び半導体装置
CN104282743A (zh) 半导体装置
JP2009206284A (ja) 半導体装置
CN105762134A (zh) 集成电路设备和形成集成电路设备的方法
US10770576B2 (en) Power MOSFET device and manufacturing process thereof
JP2001237423A (ja) 高耐圧半導体装置
US10431655B2 (en) Transistor structure
US8581340B2 (en) Semiconductor device of which breakdown voltage is improved
US9793344B2 (en) Semiconductor device and method of manufacturing the same
JP2017034156A (ja) 半導体装置およびその製造方法
US10924108B2 (en) Circuit arrangement with galvanic isolation between electronic circuits
KR20160092923A (ko) 수직형 씨모스 인버터 소자
TWI830738B (zh) 靜電放電保護裝置及其形成方法
US8890253B2 (en) Semiconductor device
TWI570916B (zh) 半導體結構
JPH11186555A (ja) 半導体装置
AU2004208199A1 (en) SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure
IT201900001201A1 (it) Piastrina a semiconduttore con migliorato isolamento termico tra una porzione di potenza ed una porzione periferica, metodo di fabbricazione, e package alloggiante la piastrina
JP5401845B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant