JPS6237958A - 多結晶シリコン抵抗の製造方法 - Google Patents
多結晶シリコン抵抗の製造方法Info
- Publication number
- JPS6237958A JPS6237958A JP60178121A JP17812185A JPS6237958A JP S6237958 A JPS6237958 A JP S6237958A JP 60178121 A JP60178121 A JP 60178121A JP 17812185 A JP17812185 A JP 17812185A JP S6237958 A JPS6237958 A JP S6237958A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- poly
- sio2
- polycrystalline silicon
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スタティック・ランダム・アクセス・メモリ
ー（ＳＲＡＭ）の負荷抵抗などに用いられる多結晶シリ
コン抵抗（以下ｐｏ１ｙ８１”抵抗と称す）の製造方法
に関する。
ー（ＳＲＡＭ）の負荷抵抗などに用いられる多結晶シリ
コン抵抗（以下ｐｏ１ｙ８１”抵抗と称す）の製造方法
に関する。
本発明は、ｐｏ’ｌｙ Ｓｉ抵抗の製造方法において、
ｐｏ１７８１層と高濃度不純物拡散マスク用のＳ ｉ
ｏｘ′ｇｆｒ：６００〜７００ｃの化学気相成長法（以
下、ＯＶＤ法と称す）で連続形成することにより、工程
を簡略化し、また、前記ＥＩｉ０１層を通して前記ｐｏ
’１ｙＳｉ層のシート抵抗制御用のイオン注入を行う
ことにより、シート抵抗の均−性及び再現性を向上させ
るようにしたものである。
ｐｏ１７８１層と高濃度不純物拡散マスク用のＳ ｉ
ｏｘ′ｇｆｒ：６００〜７００ｃの化学気相成長法（以
下、ＯＶＤ法と称す）で連続形成することにより、工程
を簡略化し、また、前記ＥＩｉ０１層を通して前記ｐｏ
’１ｙＳｉ層のシート抵抗制御用のイオン注入を行う
ことにより、シート抵抗の均−性及び再現性を向上させ
るようにしたものである。
従来、ｐｏ１ｙ８１抵抗の製造方法としては、第２図に
示すように、９０１７日１２を基板１上に形成し（第２
図（ａ））、次に、ｐｏｌｙｓｉ ２のシート抵抗制
御用のイオン注入全行い（第２図（ｂ））、その後５１
ｏｐ３を形成しく第２図（Ｃ））、次に、フォトリソグ
ラフィーとエツチングを行なって８１０８パターン５を
形成しく第２図（ｄ））、その後５１０２パターン５全
マスクにして高濃度不純物をｐ○：１ｙＳｉ ４に拡散
して高濃度ｐｏｌｙｓｉ層６を形成する（第２図（ｅ）
）方法が知られていた。
示すように、９０１７日１２を基板１上に形成し（第２
図（ａ））、次に、ｐｏｌｙｓｉ ２のシート抵抗制
御用のイオン注入全行い（第２図（ｂ））、その後５１
ｏｐ３を形成しく第２図（Ｃ））、次に、フォトリソグ
ラフィーとエツチングを行なって８１０８パターン５を
形成しく第２図（ｄ））、その後５１０２パターン５全
マスクにして高濃度不純物をｐ○：１ｙＳｉ ４に拡散
して高濃度ｐｏｌｙｓｉ層６を形成する（第２図（ｅ）
）方法が知られていた。
しかし、従来のｐｏ１７ｓｉ抵抗の製造方法ではｐｏｌ
ｙｓｌ２ とＳ１０宜３の形成が別工程で行なわれる
ため工程が複雑になることや、ｐｏｌｙｓｌ４にイオン
注入された不純物が、５１ｏ２ｓｑ形成する時に外方向
拡散するため、ｐｏｌｙＳｉ４のシート抵抗の均一性、
再現性が劣化するという問題があった。
ｙｓｌ２ とＳ１０宜３の形成が別工程で行なわれる
ため工程が複雑になることや、ｐｏｌｙｓｌ４にイオン
注入された不純物が、５１ｏ２ｓｑ形成する時に外方向
拡散するため、ｐｏｌｙＳｉ４のシート抵抗の均一性、
再現性が劣化するという問題があった。
上記問題点を解決するために、本発明は、ＯＶＤ工程を
６００〜７０口Ｃで行うことによりｐｏｌｙＳｉ と
Ｓｉｎ、 ｉ連続して形成すること全可能とし、さら
に、Ｓｉｎｇ ｋ通して不純物をｐｏｌｙｓｌ中にイオ
ン注入することにした。
６００〜７０口Ｃで行うことによりｐｏｌｙＳｉ と
Ｓｉｎ、 ｉ連続して形成すること全可能とし、さら
に、Ｓｉｎｇ ｋ通して不純物をｐｏｌｙｓｌ中にイオ
ン注入することにした。
上記のように、ｐｏｌｙｓｉ とｓｌｏ、 ｋ連続形
成することにより工程数ケへらすことができ、５ｉｎ２
が外方向拡散全抑乏るのでｐｏｌｙｓｌのシート抵抗の
バラツキを小さくできる。
成することにより工程数ケへらすことができ、５ｉｎ２
が外方向拡散全抑乏るのでｐｏｌｙｓｌのシート抵抗の
バラツキを小さくできる。
以下に本発明の実施例を図面にもとづいて説明する。第
１図（ａ）〜第１図（ｅ）は、本発明のｐｏ１ｙｓ１抵
抗の製造方法を説明するための工程順の断面図である。
１図（ａ）〜第１図（ｅ）は、本発明のｐｏ１ｙｓ１抵
抗の製造方法を説明するための工程順の断面図である。
第１図（ａ）は５１０２などの基板１上にノンドープｐ
ｏｎｙ Ｓｉ全３０００〜５０００大の厚さにＯＶＤ法
により形成する工程を示す。ｐｏｎｙ Ｓｉの０７Ｄ法
は、流量１００〜２００ ／Ｍ のＳｉＨ４ガスを反応
チャンバーに流し反応温度６００〜７００℃で行う。ｐ
ｏｌｙ Ｓｉの成長速度は５０〜１００シーであり、厚
さ、５０００Ａのｐｏ１７ｓｉｉ形成するには３０〜６
０分の反応時間を要する。ここでガスを切換え、流量１
０〜１００ 、／、のＳ ｉ Ｈ４と流量１〜１０
ｔ／ｌｋｓ のＮ、Ｏを流すことによりｐｏｌｙｓｌ
と同じ反応温度で５ｔｏ２’ｆｒ成長させることができ
る（第１図（ｂ））。Ｓ ｉ Ｏｇの成長速度は１０〜
５０文／―であり、厚さ１０００スの５１０２を・形成
するには２０〜１００分の反応時間を要する。従来、Ｅ
ｌｉＯｍのＯＶＤ法としてけＳ ｉ Ｈ４とＯｚカス’
？用い４ｏｏ℃程度の低温で反応させる方法、あるいは
８１ＨｔＯ！４ とＮｇＯガスを用い９００℃程度の高
温で反応させる方法が知られていた。高温ＯＶＤの’ｕ
＝Ｑの流量は５００〜１０００ ％蘭である。従って
、従来法である低温ＯＶＤ、高温ＯＶＤでは、ｐｏｎｙ
８１０ＶＤと反応温度が異なるためｐｏｌｙ Ｓｉと
８１０３の連続形成ができなかったが、本発明でｔｊ：
５ｉ（ｈ （Ｄ ＯＶ Ｄにおいて、Ｅｌ ｉ Ｈ４
とＩＪ２０ガスヲ用い、６００〜７００℃では９００℃
にくらべ分解しにくいＩＪ３０’（ｊ大量に流すこと
によりｓ ｐｏｎｙ日１０ＶＤと同じ反応温度での８１
０３形成を可能にした５ｉｏ２３’ｅ通して、たとメば
リンをイオン注入法により、エネルギー８０〜１６０に
θＶ、ドーズ量ｌＸ１０”〜ｌＸ１０”、−”でノンド
ープｐｏ’ｌｙ Ｓｉ Ｚ中に注入することにより、Ｎ
”’ｐｏｌｙ Ｓｉ４ ｆ形成しシート抵抗を制御する
（第１図（Ｃ））。Ｎ−ｐｏｌｙ Ｓ ｉ４上にＥ１１
０２３があるために、後の熱処理工程で注入された不純
物が外方向拡散しにくく、前記シート抵抗の均一性、再
現性が向上する。次に、フォトリソグラフィー、及びエ
ツチング工程により拡散マスク用の５ｉｎ１１パターン
５を形成する（第１図（ｄ））。次に、ＰＯＯｔｓ ｆ
拡散源とした熱処理により、Ｓｉｎ、パターン５をマス
クにリンを高濃度に拡散し、配線用の高濃度ｐｏ１ｙ
Ｓｉ領域６を影付する（第１図（ｅ））。次に、５１０
２パターン５ｋ 除去、 ｐ０１７５１ｆｔバターニン
グ、及びエツチングしてｐｏｌｙＳｉ、抵抗パターン、
及びｐｏｎｙ Ｅｌｉ配線パターンを形成してｐｏｌｙ
Ｓｉ抵抗がつくられる。
ｏｎｙ Ｓｉ全３０００〜５０００大の厚さにＯＶＤ法
により形成する工程を示す。ｐｏｎｙ Ｓｉの０７Ｄ法
は、流量１００〜２００ ／Ｍ のＳｉＨ４ガスを反応
チャンバーに流し反応温度６００〜７００℃で行う。ｐ
ｏｌｙ Ｓｉの成長速度は５０〜１００シーであり、厚
さ、５０００Ａのｐｏ１７ｓｉｉ形成するには３０〜６
０分の反応時間を要する。ここでガスを切換え、流量１
０〜１００ 、／、のＳ ｉ Ｈ４と流量１〜１０
ｔ／ｌｋｓ のＮ、Ｏを流すことによりｐｏｌｙｓｌ
と同じ反応温度で５ｔｏ２’ｆｒ成長させることができ
る（第１図（ｂ））。Ｓ ｉ Ｏｇの成長速度は１０〜
５０文／―であり、厚さ１０００スの５１０２を・形成
するには２０〜１００分の反応時間を要する。従来、Ｅ
ｌｉＯｍのＯＶＤ法としてけＳ ｉ Ｈ４とＯｚカス’
？用い４ｏｏ℃程度の低温で反応させる方法、あるいは
８１ＨｔＯ！４ とＮｇＯガスを用い９００℃程度の高
温で反応させる方法が知られていた。高温ＯＶＤの’ｕ
＝Ｑの流量は５００〜１０００ ％蘭である。従って
、従来法である低温ＯＶＤ、高温ＯＶＤでは、ｐｏｎｙ
８１０ＶＤと反応温度が異なるためｐｏｌｙ Ｓｉと
８１０３の連続形成ができなかったが、本発明でｔｊ：
５ｉ（ｈ （Ｄ ＯＶ Ｄにおいて、Ｅｌ ｉ Ｈ４
とＩＪ２０ガスヲ用い、６００〜７００℃では９００℃
にくらべ分解しにくいＩＪ３０’（ｊ大量に流すこと
によりｓ ｐｏｎｙ日１０ＶＤと同じ反応温度での８１
０３形成を可能にした５ｉｏ２３’ｅ通して、たとメば
リンをイオン注入法により、エネルギー８０〜１６０に
θＶ、ドーズ量ｌＸ１０”〜ｌＸ１０”、−”でノンド
ープｐｏ’ｌｙ Ｓｉ Ｚ中に注入することにより、Ｎ
”’ｐｏｌｙ Ｓｉ４ ｆ形成しシート抵抗を制御する
（第１図（Ｃ））。Ｎ−ｐｏｌｙ Ｓ ｉ４上にＥ１１
０２３があるために、後の熱処理工程で注入された不純
物が外方向拡散しにくく、前記シート抵抗の均一性、再
現性が向上する。次に、フォトリソグラフィー、及びエ
ツチング工程により拡散マスク用の５ｉｎ１１パターン
５を形成する（第１図（ｄ））。次に、ＰＯＯｔｓ ｆ
拡散源とした熱処理により、Ｓｉｎ、パターン５をマス
クにリンを高濃度に拡散し、配線用の高濃度ｐｏ１ｙ
Ｓｉ領域６を影付する（第１図（ｅ））。次に、５１０
２パターン５ｋ 除去、 ｐ０１７５１ｆｔバターニン
グ、及びエツチングしてｐｏｌｙＳｉ、抵抗パターン、
及びｐｏｎｙ Ｅｌｉ配線パターンを形成してｐｏｌｙ
Ｓｉ抵抗がつくられる。
本発明は、以上説明したように工程簡略化による流動時
間短縮、製造コスト削減、及びｐｏｌｙ Ｓｉ抵抗のシ
ート抵抗バラツキ低減による歩留向上に効果がある。
間短縮、製造コスト削減、及びｐｏｌｙ Ｓｉ抵抗のシ
ート抵抗バラツキ低減による歩留向上に効果がある。
第１図（ａ）〜第１図（８）は本発明の製造方法にかか
る工程順の断面図、 第２図（ａ）〜第２図（、）は従来の製造方法にかかる
工程順の断面図である。 １・・・・・・基板 ２・・・・・・ノンドープｐｏｌｙ ｓｉ３・・１・・
５１０３ ４・・・・・・Ｎ−ｐｏ１７ Ｓｉ ５・・・・・・ＳｉＯ箕パターン ６・・・・・・高濃度ｐｏｌｙ Ｓｉ 以 上
る工程順の断面図、 第２図（ａ）〜第２図（、）は従来の製造方法にかかる
工程順の断面図である。 １・・・・・・基板 ２・・・・・・ノンドープｐｏｌｙ ｓｉ３・・１・・
５１０３ ４・・・・・・Ｎ−ｐｏ１７ Ｓｉ ５・・・・・・ＳｉＯ箕パターン ６・・・・・・高濃度ｐｏｌｙ Ｓｉ 以 上
Claims (2)
- （１）半導体基板上に多結晶シリコン層を、前記多結晶
シリコン層上に二酸化ケイ素層を連続して化学気相成長
法により形成する工程と、前記二酸化ケイ素層を通して
一導電型不純物を前記多結晶シリコン層中にイオン注入
する工程と、前記二酸化ケイ素層をエッチングして二酸
化ケイ素パターンを形成する工程と、前記二酸化ケイ素
パターンをマスクとして前記多結晶シリコン層中に一導
電型不純物を高濃度に導入する工程とからなる多結晶シ
リコン抵抗の製造方法。 - （２）前記化学気相成長工程が、６００〜７００℃の温
度で行なわれることを特徴とする特許請求の範囲第１項
記載の多結晶シリコン抵抗の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178121A JPS6237958A (ja) | 1985-08-13 | 1985-08-13 | 多結晶シリコン抵抗の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178121A JPS6237958A (ja) | 1985-08-13 | 1985-08-13 | 多結晶シリコン抵抗の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6237958A true JPS6237958A (ja) | 1987-02-18 |
Family
ID=16043018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60178121A Pending JPS6237958A (ja) | 1985-08-13 | 1985-08-13 | 多結晶シリコン抵抗の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6237958A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513683A (ja) * | 1991-07-01 | 1993-01-22 | Seiko Instr Inc | 半導体装置の製造方法 |
-
1985
- 1985-08-13 JP JP60178121A patent/JPS6237958A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513683A (ja) * | 1991-07-01 | 1993-01-22 | Seiko Instr Inc | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994413A (en) | Method of manufacturing a semiconductor device having a silicon carbide layer | |
| JP2001284468A (ja) | 半導体装置およびその製造方法 | |
| JPS6237958A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPH01205569A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2000100931A (ja) | 半導体装置及びその製造方法 | |
| KR100839656B1 (ko) | Ｐｎ 접합 방법 및 그 구조 | |
| JPS60175417A (ja) | 半導体装置の製造方法 | |
| JPH0653491A (ja) | 半導体装置の製造方法 | |
| JPS61242058A (ja) | 多結晶シリコン抵抗の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH01147869A (ja) | 半導体装置の製造方法 | |
| JPS61203682A (ja) | 半導体装置及びその製造方法 | |
| JP2867046B2 (ja) | 相補型絶縁ゲート電界効果トランジスタの製法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPH03235326A (ja) | 半導体装置の製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPH01165156A (ja) | 半導体装置 | |
| JPH02256248A (ja) | 薄膜半導体素子の製造方法 | |
| JPS62198118A (ja) | 半導体装置の製造方法 | |
| JPH06216153A (ja) | 半導体装置の製造方法 | |
| JPH02268440A (ja) | 半導体装置の製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS60245131A (ja) | 半導体装置の製造方法 | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 |