JP6962866B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6962866B2
JP6962866B2 JP2018106644A JP2018106644A JP6962866B2 JP 6962866 B2 JP6962866 B2 JP 6962866B2 JP 2018106644 A JP2018106644 A JP 2018106644A JP 2018106644 A JP2018106644 A JP 2018106644A JP 6962866 B2 JP6962866 B2 JP 6962866B2
Authority
JP
Japan
Prior art keywords
layer
resistance layer
concentration
boron
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018106644A
Other languages
English (en)
Other versions
JP2019212724A (ja
JP2019212724A5 (ja
Inventor
栄介 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018106644A priority Critical patent/JP6962866B2/ja
Priority to US16/407,916 priority patent/US10818747B2/en
Publication of JP2019212724A publication Critical patent/JP2019212724A/ja
Publication of JP2019212724A5 publication Critical patent/JP2019212724A5/ja
Application granted granted Critical
Publication of JP6962866B2 publication Critical patent/JP6962866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers
    • H01L21/32155Doping polycristalline - or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/447Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関するものである。
多結晶シリコンよりなる抵抗層は、たとえば特開2001−196541号公報(特許文献1)、特開2003−78019号公報(特許文献2)などに記載されている。
特許文献1には、ノンドープの多結晶シリコン膜に所定のドーズ量でボロンをイオン注入することにより、ゼロまたは小さな抵抗温度係数を有する薄膜ポリシリコン抵抗体と、高抵抗の薄膜ポリシリコン抵抗体とを同一プロセスで形成することが開示されている。
特許文献2には、ポリシリコン膜に所望の注入条件下で不純物を注入することで、温度係数が負と正との間となる抵抗素子を形成することが開示されている。
特開2001−196541号公報 特開2003−78019号公報
しかしながら上記特許文献1および2に記載の多結晶シリコン抵抗層では、ボロンドーズ量をあげると、温度係数は0に近づくが、同時にシート抵抗値(ρs値)も低くなってしまう。シート抵抗値が低くなると抵抗素子面積が大きくなり、チップサイズが拡大し原価が高くなるとともに、回路の高集積化が阻害される。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置は、第1導電層と、第2導電層と、抵抗層とを備えている。抵抗層は、第1端部と第2端部とを有し、第1端部にて第1導電層に接続され、第2端部にて第2導電層に接続されている。抵抗層は不純物を含む多結晶シリコンよりなり、かつ不純物はボロンを含む。抵抗層の厚み方向におけるボロンの濃度分布は、濃度ピークと、その濃度ピークにおけるボロンの濃度よりも2桁以上低いボロンの濃度を有する低濃度部分とを含む。
一実施の形態の半導体装置の製造方法は、以下の工程を備える。
第1端部と第2端部とを有し、かつ不純物を含む多結晶シリコンよりなる抵抗層が形成される。第1端部にて抵抗層に接続する第1導電層と、第2端部にて抵抗層に接続する第2導電層とが形成される。不純物を含む抵抗層を形成する工程は、抵抗層を成膜する工程と、抵抗層にボロンを導入する工程と、抵抗層に導入されたボロンを活性化させるために抵抗層をアニールする工程とを含む。アニールされた抵抗層の厚み方向におけるボロンの濃度分布は、濃度ピークと、濃度ピークにおけるボロンの濃度よりも2桁以上低いボロンの濃度を有する低濃度部分とを含む。
前記実施の形態によれば、温度係数を低くできるとともに、シート抵抗値(ρs値)を高くすることができる半導体装置およびその製造方法を実現することができる。
実施の形態1における半導体装置が適用されるオペアンプの入力部の回路図である。 実施の形態1における半導体装置の構成を示す平面図である。 図2のIII−III線に沿う断面図である。 実施の形態における半導体装置に適用される抵抗層の結晶状態を示す断面図である。 実施の形態1における半導体装置に適用される抵抗層内の厚み方向におけるボロンの濃度分布を示す図である。 実施の形態1における半導体装置の製造方法の第1工程を示す平面図(A)および断面図(B)である。 実施の形態1における半導体装置の製造方法の第2工程を示す平面図(A)および断面図(B)である。 実施の形態1における半導体装置の製造方法の第3工程を示す平面図(A)および断面図(B)である。 実施の形態1における半導体装置の製造方法の第4工程を示す平面図(A)および断面図(B)である。 実施の形態1における半導体装置の製造方法の第5工程を示す平面図(A)および断面図(B)である。 実施の形態1における半導体装置の製造方法の第6工程を示す平面図(A)および断面図(B)である。 図8に示す工程にて抵抗層となる多結晶シリコンにボロンを注入した直後の厚み方向におけるボロンの濃度分布を示す図である。 比較例において抵抗層となる多結晶シリコンにボロンを注入した直後の厚み方向におけるボロンの濃度分布を示す図である。 比較例において半導体装置完成後の抵抗層内の厚み方向におけるボロンの濃度分布を示す図である。 抵抗層へのボロンの注入エネルギーを10KeVおよび30KeVとした場合の抵抗層のシート抵抗と温度係数との関係を示す図である。 抵抗層を薄く形成した場合に、コンタクトホールが抵抗層を突き抜けることを説明するための断面図である。 実施の形態2における半導体装置に適用される抵抗層の結晶状態を示す断面図である。 実施の形態2における半導体装置に適用される抵抗層内の厚み方向におけるボロンの濃度分布を示す図である。 実施の形態4における半導体装置の製造方法の第1工程を示す平面図(A)および断面図(B)である。 実施の形態4における半導体装置の製造方法の第2工程を示す平面図(A)および断面図(B)である。 実施の形態4における半導体装置の製造方法の第3工程を示す平面図(A)および断面図(B)である。
以下、実施の形態について図に基づいて説明する。
(実施の形態1)
図1に示されるように、本実施の形態における半導体装置は、たとえば基準電流を作るバイアス回路に用いられる。本実施の形態に用いられる抵抗層は、このバイアス回路図においてたとえば記号Aで示す箇所に用いられる。またnMOS(Metal Oxide Semiconductor)トランジスタは、このバイアス回路においてたとえば記号Bで示す箇所に用いられる。
図2および図3に示されるように、本実施の形態の半導体装置は、たとえばnMOSトランジスタTRと、抵抗層RLとを有している。nMOSトランジスタTRは、n型ソース領域SRと、n型ドレイン領域DRと、ゲート絶縁膜GIと、ゲート電極層GEとを有している。
半導体基板SUBは、主表面MSを有している。半導体基板SUBは、基板領域SBと、p-ウエル領域WLとを有している。p-ウエル領域WLは、基板領域SBの主表面MS側に配置されている。
半導体基板SUBの主表面MSは、素子分離絶縁膜IIにより電気的に分離されている。素子分離絶縁膜IIは、たとえばLOCOS(Local Oxidation of Silicon)である。また素子分離絶縁膜IIは、たとえばSTI(Shallow Trench Isolation)であってもよい。
素子分離絶縁膜IIにより電気的に分離された半導体基板SUBの主表面MSに、上記nMOSトランジスタTRが配置されている。このnMOSトランジスタTRのn型ソース領域SRおよびn型ドレイン領域DRは、半導体基板SUBの主表面MSに互いに間隔を開けて配置されている。n型ソース領域SRおよびn型ドレイン領域DRの各々は、たとえばLDD(Lightly Doped Drain)構造を有している。
ゲート電極層GEは、n型ソース領域SRおよびn型ドレイン領域DRに挟まれる半導体基板SUBの主表面MS上にゲート絶縁膜GIを介在して配置されている。ゲート絶縁膜GIは、たとえば酸化シリコン(SiO2)よりなっている。ゲート電極層GEは、たとえば不純物がドープされた多結晶シリコン(以下、「ドープドポリシリコン」と称する)よりなっている。
ゲート電極層GEの上には、シリサイド層SC1が配置されている。このシリサイド層SC1は、たとえばタングステンシリサイド(WSi)よりなっている。ゲート電極層GEとシリサイド層SC1との側壁を覆うようにサイドウォール絶縁膜SWが配置されている。サイドウォール絶縁膜SWは、たとえば酸化シリコンよりなっている。
半導体基板SUBの主表面MSには、p型不純物領域IRが配置されている。このp型不純物領域IRは、素子分離絶縁膜IIによって、nMOSトランジスタTRとは電気的に分離されている。p型不純物領域IRは、たとえば半導体基板SUBの電位をとるためのものである。
n型ソース領域SR、n型ドレイン領域DRおよびp型不純物領域IRの各々の表面には、シリサイド層SC2が配置されている。シリサイド層SC2は、たとえばチタンシリサイド(TiSi)よりなっている。
半導体基板SUBの主表面MS上には、層間絶縁膜IL1が配置されている。層間絶縁膜IL1は、nMOSトランジスタTRおよびp型不純物領域IRの上を覆っている。層間絶縁膜IL1は、たとえば酸化シリコンよりなっている。
層間絶縁膜IL1上には、抵抗層RLが配置されている。抵抗層RLは、ボロン(B)がドープされたドープドポリシリコンよりなっている。この抵抗層RLの厚みは、たとえば250nmである。
抵抗層RLを覆うように、層間絶縁膜IL1上には、層間絶縁膜IL2〜IL5が順に積層されている。層間絶縁膜IL2はたとえば酸化シリコンよりなっており、層間絶縁膜IL3はたとえば窒化シリコン(SI34)よりなっている。層間絶縁膜IL4はたとえば酸化シリコンよりなっており、層間絶縁膜IL5はたとえばプラズマを用いて形成された酸化シリコンよりなっている。
層間絶縁膜IL5の上面からn型ソース領域SRおよびn型ドレイン領域DRの各々の上に位置するシリサイド層SC2に達するコンタクトホールCH1が設けられている。また層間絶縁膜IL5の上面からp型不純物領域IRの上に位置するシリサイド層SC2に達するコンタクトホールCH2が設けられている。
また層間絶縁膜IL5の上面から抵抗層RLに達する、たとえば2つのコンタクトホールCH3が設けられている。抵抗層RLは長手方向の一方端側に第1端部を有し、かつ他方端側に第2端部を有している。上記2つのコンタクトホールCH3のうち第1コンタクトホールCH3aは抵抗層RLの第1端部に達している。上記2つのコンタクトホールCH3のうち第2コンタクトホールCH3bは抵抗層RLの第2端部に達している。
コンタクトホールCH1〜CH3の各々の内部には、コンタクトプラグ導電層PL1が配置されている。コンタクトプラグ導電層PL1は、たとえばバリアメタルとタングステンとを含んでいる。
特に上記第1コンタクトホールCH3a内に配置されるコンタクトプラグ導電層PL1a(第1導電層)は抵抗層RLの第1端部に接続されている。また上記第2コンタクトホールCH3b内に配置されるコンタクトプラグ導電層PL1b(第2導電層)は抵抗層RLの第2端部に接続されている。
層間絶縁膜IL5の上面には、配線層INT1が配置されている。配線層INT1の各々は、コンタクトプラグ導電層PL1と接している。配線層INT1は、たとえばバリアメタル、アルミニウムおよびバリアメタルの積層構造よりなっている。
配線層INT1を覆うように、層間絶縁膜IL5上には、層間絶縁膜IL6と層間絶縁膜IL7が順に積層されている。層間絶縁膜IL6および層間絶縁膜IL7の各々は、たとえば酸化シリコンよりなっている。
層間絶縁膜IL7の上面から配線層INT1に達するビアホールVH1が設けられている。ビアホールVH1の内部には、ビアプラグ導電層PL2が配置されている。ビアプラグ導電層PL2は、たとえばバリアメタルとタングステンとを含んでいる。
層間絶縁膜IL7の上面には、配線層INT2が配置されている。配線層INT2は、ビアプラグ導電層PL2と接している。配線層INT2は、たとえばバリアメタル、アルミニウムおよびバリアメタルの積層構造よりなっている。
配線層INT2を覆うように、層間絶縁膜IL7上には、層間絶縁膜IL8と層間絶縁膜IL9が順に積層されている。層間絶縁膜IL8および層間絶縁膜IL9の各々は、たとえば酸化シリコンよりなっている。
層間絶縁膜IL9の上面から配線層INT2に達するビアホールVH2が設けられている。ビアホールVH2の内部には、ビアプラグ導電層PL3が配置されている。ビアプラグ導電層PL3は、たとえばバリアメタルとタングステンとを含んでいる。
層間絶縁膜IL9の上面には、配線層INT3が配置されている。配線層INT3は、ビアプラグ導電層PL3と接している。配線層INT3は、たとえばバリアメタル、アルミニウムおよびバリアメタルの積層構造よりなっている。
配線層INT3を覆うように、層間絶縁膜IL9上には、カバー絶縁膜IL10、カバー絶縁膜IL11およびパッシベーション膜PSVが順に積層されている。カバー絶縁膜IL10はたとえば酸化シリコンよりなっており、カバー絶縁膜IL11はたとえば窒化シリコンよりなっている。パッシベーション膜PSVは、たとえばポリイミドよりなっている。
カバー絶縁膜IL10、カバー絶縁膜IL11およびパッシベーション膜PSVには、開口OPが設けられている。開口OPは、パッシベーション膜PSVの上面から配線層INT3に達している。これにより開口OPから配線層INT3が露出している。
図4に示されるように、上記抵抗層RLは、ボロンがドープされたドープドポリシリコンよりなっている。このため抵抗層RLの内部には、複数個のシリコンの結晶粒CRが含まれている。
図5は、上記抵抗層RL内の厚み方向におけるボロンの濃度分布を示している。図5において、記号Dは抵抗層RLの上面の位置を示している。また記号Eは抵抗層RLの下面(図3において層間絶縁膜IL1と接する面)の位置を示している。抵抗層RLの下面と上面とは、抵抗層RLの厚み方向に互いに対向している。
図5に示されるように、抵抗層RL内の厚み方向におけるボロンの濃度分布は、濃度ピークPCと、その濃度ピークPCにおけるボロンの濃度よりも2桁以上低いボロンの濃度を有する低濃度部分LCとを含んでいる。濃度ピークPCにおけるボロンの濃度は、たとえば1×1019〜1×1021cm-3の範囲である。
濃度ピークPCは、抵抗層RLの上面Dから下面Eに向かって抵抗層RLの厚みTrlのたとえば1/3の範囲内に位置している。また濃度ピークPCよりもボロンの濃度が2桁低い部分LC1は、抵抗層RLの上面Dから下面Eに向かって抵抗層RLの厚みTrlのたとえば4/5の範囲内に位置している。
次に、本実施の形態における半導体装置の製造方法について図6(A)、(B)〜図12(A)、(B)を用いて説明する。
図6(A)、(B)に示されるように、基板領域SBを有する半導体基板SUBの主表面MSに、シリコン酸化膜(図示せず)およびシリコン窒化膜(図示せず)が成長される。この後、シリコン窒化膜上にフォトレジストが塗布され、露光・現像処理によりパターニングされる。パターニングされたフォトレジストをマスクとして、シリコン酸化膜およびシリコン窒化膜がドライエッチングされる。これによりシリコン酸化膜およびシリコン窒化膜のうちLOCOSが形成される部分のみが除去される。この後、フォトレジストが除去される。
上記シリコン窒化膜およびシリコン酸化膜を残した状態で、LOCOS酸化膜を形成するための熱酸化処理が行われる。これにより、たとえばLOCOSよりなる素子分離絶縁膜IIが半導体基板SUBの主表面MSに形成される。この後、上記シリコン窒化膜が除去される。
この後、p型不純物が半導体基板SUBに注入される。これにより、半導体基板SUBの主表面MSにp-ウエル領域WLが形成される。この工程はnMOSトランジスタのチャネル濃度調整も兼ねる。なお、nMOSトランジスタ以外の他の素子も混載される場合には、フォトレジストの塗布、露光、現像処理により選択的にp型不純物が半導体基板SUBに注入される。
活性領域上の上記シリコン酸化膜がウェットエッチングにより除去される。これにより半導体基板SUBの活性領域の主表面MSが露出する。その後、露出した半導体基板SUBの主表面MSにゲート絶縁膜GIが形成される。このゲート絶縁膜GIは、たとえば酸化シリコンであり、熱酸化により形成される。
半導体基板SUBの表面全面に、多結晶シリコンGEが形成される。この多結晶シリコンGEにリン拡散が施される。これによりリンがドープされたドープドポリシリコンGEが形成される。このドープドポリシリコンGEの上部に、たとえばタングステンシリサイドよりなるシリサイド層SC1が形成される。
この後、シリサイド層SC1上にフォトレジストが塗布され、露光・現像処理によりパターニングされる。パターニングされたフォトレジストをマスクとして、シリサイド層SC1およびドープドポリシリコンGEがドライエッチングされる。これによりシリサイド層SC1およびドープドポリシリコンGEがパターニングされ、ドープドポリシリコンよりなるゲート電極層GEが形成される。またゲート電極層GEの真上にのみシリサイド層SC1が残存される。この後、フォトレジストが除去される。
ゲート電極層GEをマスクとして、半導体基板SUBの主表面MSにn型不純物としてたとえばリンが注入される。このn型不純物は、素子分離絶縁膜IIの真下には注入されない注入エネルギーで注入される。これによりLDD構造を有するn型ソース領域SRおよびn型ドレイン領域DRの各々の低濃度領域が形成される。またp型不純物領域IRが形成される領域にも低濃度領域が形成される。
この後、半導体基板SUBの全面上にフォトレジストが塗布され、露光・現像処理によりパターニングされる。パターニングされたフォトレジストをマスクとして、p型不純物領域IRの低濃度領域が形成された領域にフッ化ボロン(BF2)が注入される。これによりp型不純物領域IRが形成される領域に、p-領域が形成される。この後、フォトレジストが除去される。
シリサイド層SC1の上面を覆うように、半導体基板SUBの全面上にシリコン酸化膜が形成される。この後、シリサイド層SC1の上面が露出するまで、シリコン酸化膜の全面にドライエッチングが行われる。これによりシリコン酸化膜がゲート電極層GEおよびシリサイド層SC1の側壁に残存されて、酸化シリコンよりなるサイドウォール絶縁膜SWが形成される。なお上記ドライエッチングにより、ゲート電極層GE,サイドウォール絶縁膜SWおよび素子分離絶縁膜IIが形成された部分以外の半導体基板SUBの主表面MSが露出する。
上記露出した半導体基板SUBの主表面MSを覆うように、シリコン酸化膜が形成される。この後、半導体基板SUBの全面上にフォトレジストが塗布され、露光・現像処理によりパターニングされる。パターニングされたフォトレジストなどをマスクとして、n型ソース領域SRおよびn型ドレイン領域DRが形成される領域にヒ素(As)が注入される。これによりLDD構造を有するn型ソース領域SRおよびn型ドレイン領域DRの各々の高濃度領域が形成される。これにより上記低濃度領域と高濃度領域とを有するLDD構造のn型ソース領域SRおよびn型ドレイン領域DRが形成される。またn型ソース領域SR、n型ドレイン領域DR、ゲート絶縁膜GIおよびゲート電極層GEを有するnMOSトランジスタTRが形成される。この後、フォトレジストが除去される。
この後、半導体基板SUBの全面上にフォトレジストが塗布され、露光・現像処理によりパターニングされる。パターニングされたフォトレジストをマスクとして、p型不純物領域IRのp-領域が形成された領域にボロン(B)が注入される。これによりp型不純物領域IRが形成される。この後、フォトレジストが除去される。
この後、サイドウォール絶縁膜SWおよび素子分離絶縁膜IIを残しながら、n型ソース領域SR、n型ドレイン領域DRおよびp型不純物領域IR上のシリコン酸化膜が除去される。
この後、チタン(Ti)がスパッタにより成膜され、熱処理が施される。この熱処理によりチタンと半導体基板SUBの主表面MSにおけるシリコンとが反応する。この反応により、n型ソース領域SR、n型ドレイン領域DRおよびp型不純物領域IR上にシリサイド層SC2が形成される。
図7(A)、(B)に示されるように、たとえば酸化シリコンよりなる層間絶縁膜IL1が150nmの厚みで形成される。この層間絶縁膜IL1上に多結晶シリコンPSがたとえば250nmの厚みで形成される。この多結晶シリコンPSが後に抵抗層RLとなる。この多結晶シリコンPSに対してボロンが注入される。このボロンの注入条件は、たとえば注入エネルギー10KeV、ドーズ量5.0×1015cm-2である。
図8(A)、(B)に示されるように、上記のボロンのドープにより、多結晶シリコンPSは、ボロンを注入されてドープドポリシリコンDPSとなる。
ボロン注入直後におけるドープドポリシリコンDPS内の厚み方向のボロン濃度分布は、たとえば図12に示す状態となる。図12に示されるように、ボロン注入直後においては、ドープドポリシリコンDPSの上面Dからたとえば約0.04μmの深さにボロンの濃度ピークPCが位置する。また濃度ピークPCにおけるボロン濃度より1桁低いボロン濃度の部分は、ドープドポリシリコンDPSの上面Dからたとえば約0.09μmの深さに位置する。
この後、ドープドポリシリコンDPS上にフォトレジストが塗布され、露光・現像処理によりパターニングされる。パターニングされたフォトレジストをマスクとして、ドープドポリシリコンDPSにドライエッチングが行われる。この後、フォトレジストが除去される。
図9(A)、(B)に示されるように、上記のドライエッチングにより、ドープドポリシリコンDPSはパターニングされて抵抗層RLとなる。上記のドライエッチングの際にnMOSトランジスタ部などを保護するために、層間絶縁膜IL1が形成されている。この抵抗層RLは、図12に示されるボロンの濃度分布を有する。
図10(A)、(B)に示されるように、層間絶縁膜IL2がたとえば100nmの厚みで形成される。層間絶縁膜IL2はたとえば酸化シリコンである。この層間絶縁膜IL2の上に、層間絶縁膜IL3がたとえば25nmの厚みで形成される。層間絶縁膜IL3はたとえば窒化シリコンである。
この層間絶縁膜IL3の上に、層間絶縁膜IL4がたとえば1000nmの厚みで形成される。層間絶縁膜IL2はたとえば酸化シリコンである。この後、たとえば温度810℃、時間30秒のアニールが行われる。このアニールにより抵抗層RL内のボロンが活性化する。
このアニール後における抵抗層RL内の厚み方向におけるボロンの濃度分布は、図5に示す状態となる。具体的には、抵抗層RL内の厚み方向におけるボロンの濃度分布は、濃度ピークPCと、その濃度ピークPCにおけるボロンの濃度よりも2桁以上低いボロンの濃度を有する低濃度部分LCとを含む。濃度ピークPCにおけるボロンの濃度は、たとえば1×1019〜1×1021cm-3の範囲となる。
濃度ピークPCは、抵抗層RLの上面Dから下面Eに向かって抵抗層RLの厚みTrlのたとえば1/3の範囲内に位置する。また濃度ピークPCにおけるボロンの濃度よりも2桁低いボロンの濃度を有する部分LC1は、抵抗層RLの上面Dから下面Eに向かって抵抗層RLの厚みTrlのたとえば4/5の範囲内に位置する。
この後、CMP(Chemical Mechanical Polishing)プロセスにより層間絶縁膜IL4がたとえば500nm研磨され、層間絶縁膜IL4の上面が平坦化される。
この層間絶縁膜IL4の上に、層間絶縁膜IL5がたとえばプラズマCVD(Chemical Vapor Deposition)法により150nmの厚みで形成される。層間絶縁膜IL5はたとえば酸化シリコンである。
この後、層間絶縁膜IL5上にフォトレジストが塗布され、露光・現像処理によりパターニングされる。パターニングされたフォトレジストをマスクとして、層間絶縁膜IL1〜IL5にドライエッチングが行われる。この後、フォトレジストが除去される。
図11(A)、(B)に示されるように、上記のドライエッチングによりコンタクトホールCH1〜CH3が同時に形成される。
コンタクトホールCH1は層間絶縁膜IL5の上面からn型ソース領域SRおよびn型ドレイン領域DRの各々の上に位置するシリサイド層SC2に達するように形成される。コンタクトホールCH2は、層間絶縁膜IL5の上面からp型不純物領域IRの上に位置するシリサイド層SC2に達するように形成される。
コンタクトホールCH3は、層間絶縁膜IL5の上面から抵抗層RLに達するように形成される。このコンタクトホールCH3は、第1コンタクトホールCH3aおよび第2コンタクトホールCH3bを有するように形成される。第1コンタクトホールCH3aは抵抗層RLの第1端部に達するように形成され、第2コンタクトホールCH3bは抵抗層RLの第2端部に達するように形成される。
図3に示されるように、コンタクトホールCH1〜CH3を埋め込むように層間絶縁膜IL5上に、たとえばバリアメタル、タングステンおよびバリアメタルが順に成膜される。その後に、層間絶縁膜IL5の上面が露出するまでCMPにてバリアメタル、タングステンおよびバリアメタルが除去される。これによりコンタクトホールCH1〜CH3の各々がバリアメタルおよびタングステンで埋め込まれることにより、コンタクトホールCH1〜CH3内にコンタクトプラグ導電層PL1が形成される。
特に上記第1コンタクトホールCH3a内に配置されるコンタクトプラグ導電層PL1a(第1導電層)は抵抗層RLの第1端部に接続するように形成される。また上記第2コンタクトホールCH3b内に配置されるコンタクトプラグ導電層PL1b(第2導電層)は抵抗層RLの第2端部に接続するように形成される。
層間絶縁膜IL5上に、たとえばバリアメタル、アルミニウムおよびバリアメタルが順に成膜される。この後、通常の写真製版技術およびエッチング技術によりバリアメタル、アルミニウムおよびバリアメタルがパターニングされる。このパターニングされたバリアメタル、アルミニウムおよびバリアメタルにより配線層INT1が形成される。
配線層INT1を覆うように層間絶縁膜IL5上に層間絶縁膜IL6が形成される。層間絶縁膜IL6はたとえばシリコン酸化膜である。この後、CMPプロセスにより層間絶縁膜IL6の上面が平坦化される。この層間絶縁膜IL6の上に、層間絶縁膜IL7が形成される。層間絶縁膜IL7はたとえば酸化シリコンである。
この後、層間絶縁膜IL6、IL7に、通常の写真製版技術およびエッチング技術によりビアホールVH1が形成される。ビアホールVH1は層間絶縁膜IL7の上面から配線層INT1に達するように形成される。
ビアホールVH1内にビアプラグ導電層PL2が形成される。ビアプラグ導電層PL2は、たとえばコンタクトプラグ導電層PL1と同様の方法で形成される。層間絶縁膜IL7上に配線層INT2が形成される。配線層INT2は、たとえば配線層INT1と同様の方法で形成される。
配線層INT2を覆うように層間絶縁膜IL7上に層間絶縁膜IL8が形成される。層間絶縁膜IL8はたとえばシリコン酸化膜である。この後、CMPプロセスにより層間絶縁膜IL8の上面が平坦化される。この層間絶縁膜IL8の上に、層間絶縁膜IL9が形成される。層間絶縁膜IL9はたとえば酸化シリコンである。
この後、層間絶縁膜IL8、IL9に、通常の写真製版技術およびエッチング技術によりビアホールVH2が形成される。ビアホールVH2は層間絶縁膜IL9の上面から配線層INT2に達するように形成される。
ビアホールVH2内にビアプラグ導電層PL3が形成される。ビアプラグ導電層PL3は、たとえばコンタクトプラグ導電層PL1と同様の方法で形成される。層間絶縁膜IL9上に配線層INT3が形成される。配線層INT3は、たとえば配線層INT1と同様の方法で形成される。
配線層INT3を覆うように層間絶縁膜IL9上にカバー絶縁膜IL10が形成される。カバー絶縁膜IL10はたとえばシリコン酸化膜である。カバー絶縁膜IL10上にカバー絶縁膜IL11が形成される。カバー絶縁膜IL11はたとえばシリコン窒化膜である。この後、通常の写真製版技術およびエッチング技術によりカバー絶縁膜IL10、IL11に開口OPが形成される。この開口OPは、カバー絶縁膜IL11の上面から配線層INT3に達するように形成される。
カバー絶縁膜IL11上にパッシベーション膜PSVが形成される。パッシベーション膜PSVは、たとえばポリイミドである。たとえば現像処理により、パッシベーション膜PSVの開口OPと同じ部分が開口される。
以上のようにして本実施の形態の半導体装置が製造される。
次に、本実施の形態の効果について比較例と対比して説明する。
まず比較例として、図7(A)、(B)に示される工程において、多結晶シリコンPSに対してボロンを、注入エネルギー30KeV、ドーズ量2.5×1015cm-2の条件で注入した場合について説明する。
上記条件でボロンを多結晶シリコンPSに注入した場合、ボロン注入直後における多結晶シリコンPS内のボロンの濃度分布は図13に示す状態となる。またこの図13の状態から図10(A)、(B)に示される工程におけるアニール後の抵抗層RL内のボロンの濃度分布は図14に示す状態となる。
図13から明らかなように、上記の注入条件においてはボロン注入直後において濃度ピークPCにおけるボロンの濃度よりも2桁以上低いボロンの濃度を有する部分は存在しない。また濃度ピークPCは抵抗層RLの厚みのほぼ中央に位置している。また図14から明らかなように、上記アニール後においてはボロンの濃度分布は図13よりもなだらかになる。具体的には、濃度ピークPCにおけるボロンの濃度よりも1桁以上低いボロンの濃度を有する部分は存在しない。
次に、本発明者は多結晶シリコンへのボロン注入時における注入エネルギーを10KeVと30KeVとしてドーズ量を変えたときのシート抵抗(ρs)と温度係数との関係を調べた。その結果を図15に示す。
なお図15におけるシート抵抗値は、以下のように算出される。
まず抵抗層RLの線幅Wと第1および第2コンタクトプラグ導電層PL1a、PL1b間の距離Lとを様々に変えた抵抗層RLに対応するTEG(Test Element Group)が複数個形成される。複数個のTEGの各々には同条件でイオン注入が行われる。これらの各TEGについて、第1および第2コンタクトプラグ導電層PL1a、PL1bの各々と抵抗層RLとの接触抵抗Rcを含む抵抗層RLの抵抗Rは、下の式(1)において表される。なお以下の式(1)においてΔWは、加工によるWの変動量を示す。
R={L/(W−2ΔW)}×ρs+2Rc ・・・(1)
複数個のTEGにおいてシート抵抗値が同じであるという前提で、上の式(1)からシート抵抗値が算出される。
また図15における温度係数に関しては、−40℃、0℃、25℃、75℃、150℃の各温度にて上記のようにシート抵抗値を算出し、算出されたシート抵抗値(y)を上記温度(x)の2次関数(y=ax2+bx+c)で表わしたときの1次係数(b)を温度係数とした。
図15に示される結果から、比較例のように注入エネルギーを30KeVとした場合、ドーズ量を2.5×1015cm-2から上げることで温度係数は0に近づくが、同時にシート抵抗値(ρs値)も低下していることが分かる。この結果から、注入エネルギーが30KeVの場合には、温度係数が−100ppm/℃以上0ppm/℃以下でシート抵抗値(ρs値)が500Ω/□以上の抵抗素子が得られないことが分かる。
一方、本実施の形態のように注入エネルギーを10KeVとした場合、温度係数とシート抵抗値(ρs値)の依存線は、比較例と対比して高ρs側にシフトしていることが分かる。たとえばドーズ量が5.0×1015cm-2のポイントを見ると、温度係数100ppm/℃でシート抵抗値(ρs値)が575Ω/□と比較例では得られなかった低温度係数と高シート抵抗とを同時に得ることができることが分かる。
これは注入エネルギーを10KeVとすることにより、図12に示されるようなボロンの濃度分布が得られることに起因している。つまり図12に示されるように、ボロンの濃度ピークPCが注入直後で多結晶シリコンPS表面から約40nm(多結晶シリコンPSの上面から厚みの1/3の範囲内)に位置し、かつ濃度ピークPCからそのテール(濃度ピークPCから1桁落ち)までの距離が40〜50nmと比較例よりも狭くなる。
これにより、その後のアニール処理で多結晶シリコンPS内でボロンが拡散した後でも、図5に示されるように、抵抗層RL内のボロン濃度分布が濃度ピークPCにおけるボロンの濃度よりも2桁以上低いボロンの濃度を有することとなる。つまり抵抗層RLの上層はボロンの濃度が高い領域であり、抵抗層RLの下層はボロンの濃度が低い領域である。抵抗層RLに電流が流れる際には、抵抗層RLの上層に優先的に電流が流れ、下層には電流がほとんど流れない。このため抵抗層RLは、擬似的に上層と下層との2層を有するとみなすことができる。
抵抗層RLの上層は下層よりもボロンの濃度が高いため、低温度係数および低シート抵抗値を有している。また抵抗層RLの下層は上層よりもボロンの濃度が低いため、高温度係数および高シート抵抗を有している。抵抗層RLは上記上層と下層との2つの抵抗が並列に接続されたような特性となるため、結果的に、低温度係数と高シート抵抗値とを有する抵抗層RLを得ることができる。
より具体的には、上記のとおり抵抗層RLに電流が流れる際には、抵抗層RLの上層に優先的に電流が流れ、下層には電流がほとんど流れない。電流が流れる上層は下層よりも高いボロン濃度を有しているため、低温度係数を得ることができると考えられる。また電流が流れる上層の断面積は抵抗層RLの全体の断面積よりも小さくなる。よって本実施の形態においては比較例と対比してシート抵抗値(ρs値)が大きくなったと考えられる。
以上説明したように本実施の形態においては、図5に示されるように、抵抗層RLは、濃度ピークPC付近の高濃度領域と、濃度ピークPCにおけるボロンの濃度よりも2桁以上低いボロンの濃度を有する低濃度領域とを有している。このため、低温度係数と高シート抵抗値とを得ることができる。
また本実施の形態においては、図5に示されるように、抵抗層RLの濃度ピークPCは、上面Dから抵抗層RLの厚みの1/3の範囲内に位置している。これにより抵抗層RL内の高濃度領域と低濃度領域とを明確に分けることが可能となる。
また本実施の形態においては、図5に示されるように、濃度ピークPCにおけるボロンの濃度よりも2桁低いボロンの濃度を有する部分LC1は、上面Dから抵抗層RLの厚みの4/5の範囲内に位置している。これにより抵抗層RLを高濃度領域の上層と、低濃度領域の下層とに明確に分けることが可能となる。
なお抵抗層RLの厚みを単純に薄くすることで、温度係数を0に近付けるとともに、シート抵抗を大きくすることも考えられる。しかしこの場合、図11に示されるようにコンタクトホールCH1〜CH3を同時に形成しようとすると、図16に示されるようにコンタクトホールCH3が抵抗層RLを突き抜ける可能性が生じる。なぜならコンタクトホールCH3はコンタクトホールCH1、CH2よりも浅いため、上記ドライエッチング時おけるコンタクトホールCH3のオーバエッチング量はコンタクトホールCH1、CH2のオーバーエッチング量よりも多くなるためである。
コンタクトホールCH3が抵抗層RLを突き抜けると、コンタクトプラグ導電層PL1と抵抗層RLとの接触面積が、薄い抵抗層RLの側壁のみとなり、接触抵抗が大きくなるという問題がある。このため抵抗層RLの膜厚は容易に変更できない。
なお図15において温度係数が−100ppm/℃以上0ppm/℃以下でシート抵抗値(ρs値)が500Ω/□以上の抵抗層RLを得るためには、注入エネルギーが12KeV以下で、ドーズ量が4.5×1015cm-2以上であることが好ましく、一例として注入エネルギーが10KeVで、ドーズ量が4.5×1015cm-2以上5.5×1015cm-2以下である。
(実施の形態2)
本実施の形態の半導体装置の構成について図17および図18を用いて説明する。
図17に示されるように、本実施の形態の半導体装置の構成は、実施の形態1の構成と比較して、抵抗層RLの構成において異なっている。本実施の形態における抵抗層RLは、第1層RLAと、第2層RLBとを有している。第1層RLAは、抵抗層RLの下面に位置している。第2層RLBは、抵抗層RLの上面に位置しており、かつ第1層RLAの上面側の面に接している。
第1層RLAにおける複数の結晶粒CR1と第2層RLBにおける複数の結晶粒CR2とは、第1層RLAと第2層RLBとの境界において互いに分断されている。第1層RLAにおける結晶粒CR1と第2層RLBにおける結晶粒CR2との間にはシリコン酸化膜が存在していてもよい。第1層RLAと第2層RLBとの間のシリコン酸化膜は、第1層RLAと第2層RLBとの電気的な接続を妨げるものではない。このシリコン酸化膜は、第1層RLAにおける結晶粒CR1と第2層RLBにおける結晶粒CR2との間の全体に位置していてもよく、また一部に位置していてもよい。シリコン酸化膜が第1層RLAと第2層RLBとの間の一部に位置している場合には、第1層RLAにおける結晶粒CR1と第2層RLBにおける結晶粒CR2とが直接接していてもよい。
図18に示されるように、本実施の形態における抵抗層RL内の厚み方向におけるボロンの濃度分布は、濃度ピークPCと、その濃度ピークPCにおけるボロンの濃度よりも2桁以上低いボロンの濃度を有する低濃度部分LCとを含んでいる。濃度ピークPCにおけるボロンの濃度は、たとえば1×1019〜1×1021cm-3の範囲である。
濃度ピークPCは、抵抗層RLの上面Dから下面Eに向かって抵抗層RLの厚みTrlのたとえば1/3の範囲内に位置している。濃度ピークPCは、第2層RLB内に位置している。また濃度ピークPCにおけるボロン濃度よりも2桁低いボロンの濃度を有する部分LC1は、抵抗層RLの上面Dから下面Eに向かって抵抗層RLの厚みTrlのたとえば4/5の範囲内に位置している。
また抵抗層RLの第1層RLAと第2層RLBとの境界Hを境にして、第1層RLAにおけるボロン濃度の勾配は、第2層RLBにおけるボロン濃度の勾配よりも急峻になっている。
なお上記以外の本実施の形態の構成は、実施の形態1の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
本実施の形態における抵抗層RLは、たとえば図7(A)、(B)に示す多結晶シリコンの成膜の途中でO2リーク法と呼ばれる方法により、〜数Å以下のシリコン酸化膜を堆積することにより形成される。このO2リーク法は、第1層RLAと第2層RLBとの間を絶縁するものではない。このシリコン酸化膜を境に、第1層RLAの結晶粒CR1と第2層RLBの結晶粒CR2とが互いに分断される。
この第1層RLAと第2層RLBとを有する多結晶シリコンにボロンが注入される。このボロンの注入においては、ボロンの濃度ピークPCが第2層RLB内に位置するようにボロンが注入される。より具体的には、多結晶シリコンの上面Dからたとえば40nmの位置にボロンの濃度ピークがくるようにボロンが注入される。その後のアニールで拡散するボロンの進行は、第1層RLAと第2層RLBとの境界Hで一旦止まる。このため図18に示されるように、上記境界Hを境にして、第1層RLAにおけるボロン濃度の勾配は、第2層RLBにおけるボロン濃度の勾配よりも急峻になる。
上記以外の本実施の形態の製造方法については、実施の形態1の製造方法とほぼ同じであるため、その説明を繰り返さない。
本実施の形態においては、上記境界Hを境にして、第1層RLAにおけるボロン濃度の勾配が、第2層RLBにおけるボロン濃度の勾配よりも急峻になる。このため、上記境界Hを境にして、特性(温度係数、シート抵抗)がより異なった下層(第1層RLA)と上層(第2層RLB)とを作ることができる。よって実施の形態1よりも低い温度係数と高いシート抵抗とを両立することが可能となる。
またO2リーク法により境界Hの位置の設定が容易となる。これにより抵抗層RL内のボロン濃度の高い範囲と低い範囲との設定が容易となり、特性(温度係数、シート抵抗)の制御が容易となる。
たとえば、上記O2リークによる境界Hが抵抗層RLの上面から120nmに位置しているときの特性より、もう少し高い温度係数かつ少し低いシート抵抗でよい場合には、境界Hの位置が少し低い位置(たとえば抵抗層RLの上面から150nm)にされればよい。
(実施の形態3)
実施の形態1、2においては多結晶シリコンに注入されるドーパントがボロンである場合について説明したが、このドーパントはフッ化ボロン(BF2)であってもよい。フッ化ボロンをボロンと同じ濃度ピーク位置にするためには、フッ化ボロンの注入エネルギーはボロンの注入エネルギーよりも高くなる。このためフッ化ボロンの方がボロンよりも、濃度ピーク位置を多結晶シリコンの上面に近い位置にすることが容易である。
たとえば、ボロンの注入エネルギー10KeVとフッ化ボロンの注入エネルギー44.5KeVとで双方の濃度ピーク位置が同じとなる。このため、製造上はフッ化ボロンの注入エネルギー44.5KeVのほうが安定している。
(実施の形態4)
図21(A)、(B)に示されるように、本実施の形態においては、実施の形態1の低温度係数、高シート抵抗の第1抵抗層RL1に追加して、特に低温度係数を必要としないさらに高シート抵抗の第2抵抗層RL2が第1抵抗層RL1と同時に形成されてもよい。以下、本実施の形態として、上記第1抵抗層RL1と第2抵抗層RL2とを形成する方法について説明する。
本実施の形態の製造方法は、まず図6(A)、(B)〜図7(A)、(B)に示される工程を経る。この後、多結晶シリコンPSに、ボロンがたとえば注入エネルギー30KeV、ドーズ量8.0×1014cm-2の条件で注入される。
図19(A)、(B)に示されるように、上記ボロンの注入により多結晶シリコンPSは、ボロンがドープされたドープドポリシリコンDPSとなる。
図20(A)、(B)に示されるように、ドープドポリシリコンDPS上にフォトレジストPRが塗布され、露光・現像処理によりパターニングされる。パターニングされたフォトレジストPRをマスクとして、ドープドポリシリコンDPSに選択的にボロンがたとえば注入エネルギー10KeV、ドーズ量5.0×1015cm-2の条件で注入される。これによりボロンが2回注入された第1領域RL1と、ボロンが1回のみ注入された第2領域RL2とがドープドポリシリコンDPSに形成される。この後、フォトレジストPRが除去される。
次に、通常の写真製版技術およびエッチング技術によりドープドポリシリコンDPSがパターニングされる。
図21(A)、(B)に示されるように、上記パターニングにより上記第1領域RL1からなる第1抵抗層RL1と、第2領域RL2からなる第2抵抗層RL2とが互いに分離して形成される。
この後、図10(A)、(B)〜図11(A)、(B)に示される実施の形態1と同様の工程を経ることにより、本実施の形態の半導体装置が製造される。
本実施の形態によれば、第2抵抗層RL2は高温度係数であるが第1抵抗層RL1よりさらに高シート抵抗(ρsが約2kΩ/□)となる。第1抵抗層RL1においては、30KeV、8.0×1014cm-2の条件でボロンが注入されている分、図5に示す濃度分布よりも濃度勾配は緩やかになるが、低温度係数で高シート抵抗(ρsがたとえば400ppm/℃、130Ω/□)の特性を得ることができる。
なお本実施の形態における第1抵抗層RL1および第2抵抗層RL2の各々が実施の形態2で説明したように上層と下層とで結晶粒が分断された構成を有していてもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
CH1〜CH3 コンタクトホール、CH3a 第1コンタクトホール、CH3b 第2コンタクトホール、CR,CR1,CR2 結晶粒、D 上面、DPS ドープドポリシリコン、DR n型ドレイン領域、E 下面、GE ゲート電極層、GI ゲート絶縁膜、H 境界、II 素子分離絶縁膜、IL1〜IL9 層間絶縁膜、IL10,IL11 カバー絶縁膜、INT1,INT2,INT3 配線層、IR p型不純物領域、LC 低濃度部分、LC1 部分、MS 主表面、OP 開口、PC 濃度ピーク、PL1 コンタクトプラグ導電層、PL1a 第1コンタクトプラグ導電層、PL1b 第2コンタクトプラグ導電層、PL2,PL3 ビアプラグ導電層、PR フォトレジスト、PS 多結晶シリコン、PSV パッシベーション膜、RL 抵抗層、RL1 第1抵抗層、RL2 第2抵抗層、RLA 第1層、RLB 第2層、SB 基板領域、SC1,SC2 シリサイド層、SR n型ソース領域、SUB 半導体基板、SW サイドウォール絶縁膜、TR nMOSトランジスタ、VH1,VH2 ビアホール、WL ウエル領域。

Claims (7)

  1. 第1導電層と、
    第2導電層と、
    第1端部と第2端部とを有し、前記第1端部にて前記第1導電層に接続され、前記第2端部にて前記第2導電層に接続された抵抗層とを備え、
    前記抵抗層はn型不純物を含まず、かつp型不純物を含む多結晶シリコンよりなり、
    前記抵抗層の厚み方向における前記p型不純物の濃度分布は、濃度ピークと、前記濃度ピークにおける前記p型不純物の濃度よりも2桁以上低い前記p型不純物の濃度を有する低濃度部分とを含み、
    前記濃度ピークおよび前記低濃度部分は、前記第1端部および前記第2端部の間において、前記抵抗層の中央部に位置し
    前記抵抗層は、下面と、前記下面に対して前記厚み方向に対向する上面とを有し、
    前記抵抗層は、第1層と、前記第1層の前記上面側の面に接する第2層とを有し、
    前記第1層における複数の結晶粒と前記第2層における複数の結晶粒とは、前記第1層と前記第2層との境界において互いに分断されている、半導体装置。
  2. 前記濃度ピークは、前記第2層内に位置する、請求項に記載の半導体装置。
  3. 前記p型不純物はボロンを含む、請求項に記載の半導体装置。
  4. 第1端部と第2端部とを有し、n型不純物を含まず、かつp型不純物を含む多結晶シリコンよりなる抵抗層を形成する工程と、
    前記第1端部にて前記抵抗層に接続する第1導電層と、前記第2端部にて前記抵抗層に接続する第2導電層とを形成する工程とを備え、
    前記p型不純物を含む前記抵抗層を形成する工程は、
    前記抵抗層を成膜する工程と、
    前記抵抗層にp型不純物を導入する工程と、
    前記抵抗層に導入された前記p型不純物を活性化させるために前記抵抗層をアニールする工程とを含み、
    前記アニールされた前記抵抗層の厚み方向における前記p型不純物の濃度分布は、濃度ピークと、前記濃度ピークにおける前記p型不純物の濃度よりも2桁以上低い前記p型不純物の濃度を有する低濃度部分とを含み、
    前記濃度ピークおよび前記低濃度部分は、前記第1端部および前記第2端部の間において、前記抵抗層の中央部に位置し
    前記抵抗層は、下面と、前記下面に対して前記厚み方向に対向する上面とを有し、
    前記抵抗層を成膜する工程は、第1層を形成する工程と、前記第1層の前記上面側の面に接する第2層を形成する工程とを有し、
    前記第1層における複数の結晶粒と前記第2層における複数の結晶粒とは、前記第1層と前記第2層との境界において互いに分断されるように前記第1層および前記第2層が形成される、半導体装置の製造方法。
  5. 前記抵抗層に前記p型不純物を導入する工程は、前記濃度ピークが前記第2層内に位置するように行われる、請求項に記載の半導体装置の製造方法。
  6. 前記p型不純物はボロンを含む、請求項に記載の半導体装置の製造方法。
  7. 前記抵抗層に前記p型不純物を導入する工程において、前記抵抗層にフッ化ボロンを注入することにより前記抵抗層に前記p型不純物が導入される、請求項に記載の半導体装置の製造方法。
JP2018106644A 2018-06-04 2018-06-04 半導体装置およびその製造方法 Active JP6962866B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018106644A JP6962866B2 (ja) 2018-06-04 2018-06-04 半導体装置およびその製造方法
US16/407,916 US10818747B2 (en) 2018-06-04 2019-05-09 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018106644A JP6962866B2 (ja) 2018-06-04 2018-06-04 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2019212724A JP2019212724A (ja) 2019-12-12
JP2019212724A5 JP2019212724A5 (ja) 2020-11-26
JP6962866B2 true JP6962866B2 (ja) 2021-11-05

Family

ID=68692799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018106644A Active JP6962866B2 (ja) 2018-06-04 2018-06-04 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10818747B2 (ja)
JP (1) JP6962866B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7461373B2 (ja) 2019-11-25 2024-04-03 株式会社Nttドコモ 端末及び通信方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242314B1 (en) * 1998-09-28 2001-06-05 Taiwan Semiconductor Manufacturing Company Method for fabricating a on-chip temperature controller by co-implant polysilicon resistor
JP4547753B2 (ja) 2000-01-14 2010-09-22 富士電機システムズ株式会社 半導体装置の製造方法
JP2003078019A (ja) 2001-09-05 2003-03-14 Sanyo Electric Co Ltd 半導体装置
US6885280B2 (en) * 2003-01-31 2005-04-26 Fairchild Semiconductor Corporation High value split poly p-resistor with low standard deviation

Also Published As

Publication number Publication date
US20190371881A1 (en) 2019-12-05
JP2019212724A (ja) 2019-12-12
US10818747B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
US7843013B2 (en) Semiconductor device and method for fabricating the same
JP6083930B2 (ja) 光電変換装置および撮像システム、光電変換装置の製造方法
US8294231B2 (en) Optical sensing device including visible and UV sensors
US10084033B2 (en) Semiconductor device and method for forming same
JP2015109343A (ja) 半導体装置の製造方法
JP2008538454A (ja) マスクなし多重シートポリシリコン抵抗器
US20090017625A1 (en) Methods For Removing Gate Sidewall Spacers In CMOS Semiconductor Fabrication Processes
US20180070041A1 (en) Solid-state image sensor, method of manufacturing the same, and camera
TWI613816B (zh) 半導體裝置及其製造方法
US10777596B2 (en) Imaging apparatus, method of manufacturing the same, and device
US9379176B2 (en) Well resistors and polysilicon resistors
US8748988B2 (en) Semiconductor device having resistor formed of a polycrystalline silicon film
US10916574B2 (en) Imaging device, method of manufacturing the same, and apparatus
US7592216B2 (en) Fabrication process of a semiconductor device having a capacitor
JP6962866B2 (ja) 半導体装置およびその製造方法
TW495921B (en) Improved BiCMOS process with low temperature coefficient resistor (TCRL)
JP2006216857A (ja) 半導体装置の製造方法
JP6362121B2 (ja) 光電変換装置および撮像システム、光電変換装置の製造方法
JP2009071035A (ja) 半導体装置の製造方法
US20170358501A1 (en) High gain transistor for analog applications
JP2019029376A (ja) 半導体装置及び半導体装置の製造方法
JP2019161216A (ja) 撮像装置およびその製造方法ならびに機器
JP2007214503A (ja) 半導体装置の製造方法
JP2006186012A (ja) 半導体装置の製造方法
JP2003037175A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211014

R150 Certificate of patent or registration of utility model

Ref document number: 6962866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150