CN112820715B - 校准用晶圆级在片电阻标准样片及制备方法 - Google Patents
校准用晶圆级在片电阻标准样片及制备方法 Download PDFInfo
- Publication number
- CN112820715B CN112820715B CN202011579083.6A CN202011579083A CN112820715B CN 112820715 B CN112820715 B CN 112820715B CN 202011579083 A CN202011579083 A CN 202011579083A CN 112820715 B CN112820715 B CN 112820715B
- Authority
- CN
- China
- Prior art keywords
- nominal
- wafer
- omega
- resistor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种校准用晶圆级在片电阻标准样片及制备方法,属于半导体工艺过程监控设备校准技术领域。所述校准用晶圆级在片电阻标准样片,包括:晶圆片和制作在所述晶圆片上的多个芯片单元;所述芯片单元的结构中包括:多组不同量级的标称电阻系列和分别与每组所述标称电阻系列一一对应的短路器,所述标称电阻系列包括以标称值为中心、以预设值为步进、阵列设置的多个标称电阻;所述标称电阻系列的阻值范围为:0.1Ω‑10kΩ。本发明所述校准用晶圆级在片电阻标准样片,用于PCM设备在片电阻参数的整体校准,填补国内PCM设备该参数相应范围内校准领域的空白,确保PCM设备小电阻测量数据的准确、一致,保障半导体器件工艺稳定性与产品质量。
Description
技术领域
本发明涉及半导体监控设备校准技术领域,具体涉及一种校准用晶圆级在片电阻标准样片及制备方法。
背景技术
半导体工艺过程监控设备(PCM设备)是半导体器件研制生产单位用于批量、快速测试芯片特征参数、评价芯片性能、剔除不合格芯片的专用测试设备。半导体MOSFET管中多条栅极并联后电阻值为0.1Ω,通过测量该电阻值,可监控制作过程中的每个栅极薄层电阻的制作工艺。
PCM设备在片电阻参数校准方面,鉴于目前无商品化在片电阻标准件,芯片生产单位通常采用“留样验证片”进行初步验证。验证片一般是从产品中随机挑选的PCM图形,其量值为单一量值,其并非标准件,仅能验证工艺的稳定性,对于工艺制作过程中的准确度无法保证。因此,为了保证该类设备在工艺监控过程中得到准确数据,应该使用对应量值的晶圆级电阻标准样片对其开展校准。目前,尚无计量技术机构提供PCM设备相关在片电阻参数的校准服务。无法满足PCM设备全阻值范围内的整体校准需求。
发明内容
因此,本发明要解决的技术问题是提供校准用晶圆级在片电阻标准样片及制备方法,旨在满足目前PCM设备全阻值范围内的整体校准需求。
为了实现上述目的,本申请实施例一方面提供了一种校准用晶圆级在片电阻标准样片,包括:晶圆片和制作在所述晶圆片上的多个芯片单元;
所述芯片单元的结构中包括:多组不同量级的标称电阻系列和分别与每组所述标称电阻系列一一对应的短路器,所述标称电阻系列包括以标称值为中心、以预设值为步进、阵列设置的多个标称电阻;多组标称电阻系列的阻值范围为:0.1Ω-10kΩ。
本发明实施例提供的晶圆级在片电阻标准样片,通过在晶圆片上制备标称电阻的量级低至0.1Ω,高至10kΩ,为了减少标称电阻的系统误差影响,每组标称电阻系列均设置了对应的短路器。可满足PCM设备电阻参数的自动或半自动校准,可满足PCM设备全阻值范围内的整体校准需求。
在一种可能的实现方式中,所述标称电阻系列包括6组,所述6组标称电阻系列的标称值分别对应0.1Ω、1Ω、10Ω、100Ω、1kΩ和10kΩ。
在一种可能的实现方式中,每组所述标称电阻系列中的多个标称电阻按行阵列排布,多组所述标称电阻系列按列排布;或者每组标称电阻系列中的多个标称电阻按列阵列排布,多组所述标称电阻系列按行排布。
在一种可能的实现方式中,所述标称值为0.1Ω和1Ω的标称电阻采用低电阻率的金属材料,所述0.1Ω标称电阻为条形金属薄膜电阻,所述1Ω标称电阻为蛇形金属薄膜电阻;其中,所述低电阻率的金属材料为金、银或铜。
在一种可能的实现方式中,所述标称值为10Ω、100Ω、1kΩ和10kΩ的标称电阻采用高电阻率的金属材料,所述10Ω和100Ω的标称电阻为块状金属薄膜电阻,所述1kΩ标称电阻为条形金属薄膜电阻,所述10kΩ标称电阻为级联条形金属薄膜电阻;其中,所述高电阻率的金属材料为镍铬合金、铬钴合金或钨钌合金。
在一种可能的实现方式中,所述标称电阻采用四线测量模式,用于四线测量模式的4个金属电极的尺寸和坐标与外部测试连接的探针卡的尺寸和坐标一致。
在一种可能的实现方式中,采用1:1接触板技术对多个所述芯片单元进行位置标记。
在一种可能的实现方式中,所述金属薄膜电阻的特征尺寸为μm量级。
在一种可能的实现方式中,所述芯片单元的尺寸为1mm×1mm。
另一方面,本发明实施例提供了一种校准用晶圆级在片电阻标准样片的制备方法,包括以下步骤:
提供晶圆片作为衬底,在所述衬底上制备绝缘层;
在所述绝缘层上制备包括0.1Ω、1Ω、10Ω、100Ω、1kΩ和10kΩ的6组标称电阻系列和与每个所述标称电阻系列一一对应的短路器作为一个芯片单元;
重复制备多个所述芯片单元;
制作1:1接触板,通过光刻工艺将所述晶圆片上的多个所述芯片单元进行标记;
采用电阻在片定标装置进行测量,选择与标称值一致的标称电阻作为标准件。
本发明实施例提供的校准用晶圆级在片电阻标准样片的制备方法,通过在晶圆片上制备多个量级的标称电阻,且每个量级的标称电阻分别对应一个短路器。将多种尺寸、多种结构、不同工艺的电阻标准样片设计加工在同一芯片单元上。然后采用1:1接触板,对所有芯片单元进行标记。经过测试后,选取满足要求的标称电阻作为校准用的电阻标准件,从而实现对PCM设备的相应校准,完成此类设备直流电阻参数的整体计量。
附图说明
图1是本发明实施例提供的一种校准用晶圆级在片电阻标准样片的结构示意图;
图2是图1中的单个芯片单元的结构示意图;
图3是图2中的短路器和部分标称电阻的结构示意图;
图4是本发明实施例提供的在片电阻标准样片的PAD原理示意图;
图5是本发明实施例提供的一种校准用晶圆级在片电阻标准样片的制备方法的工艺流程图;
图中:1、晶圆片,2、芯片单元,3、短路器,3-1、第一短路器,3-2、第二短路器,3-3、第三短路器,3-4、第四短路器,3-5、第五短路器,3-6、第六短路器,4、0.1Ω标称电阻,4-1、第一0.1Ω标称电阻,5、1Ω标称电阻,6、10Ω标称电阻,7、100Ω标称电阻,8、1kΩ标称电阻,9、10kΩ标称电阻。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
本发明实施例通过在晶圆片1上制备多个不同量级的标称电阻,从而满足PCM设备全阻值范围内的整体校准需求,及实现PCM设备的自动或半自动校准。
作为本发明的一种实施例,如图1所示,一种校准用晶圆级在片电阻标准样片,包括:晶圆片1和制作在所述晶圆片1上的多个芯片单元2。晶圆片1的材料可以为:硅(Si)、氮化镓(GaN)、碳化硅(SiC)或砷化镓(GaAs)其中的一种,根据所需在片电阻的精度要求和成本因素,决定选取哪种材料作为晶圆片1。在本申请实施例中,晶圆片1为4英寸,芯片单元2的尺寸为1mm×1mm,支持4寸及以上PCM设备的半自动、全自动校准。如图2所示,所述芯片单元2的结构中包括:多个不同量级的标称电阻系列和分别与每个所述标称电阻系列一一对应的短路器3,所述标称电阻系列包括以标称值为中心、阵列设置的多个标称电阻,标称电阻系列的阻值范围为:0.1Ω-10kΩ。每个标称电阻系列预设值是不一样的,根据标称电阻的大小和工艺偏差的指标设定。
本发明实施例提供的校准用晶圆级在片电阻标准样片,在晶圆片1上制备了包括多个量级的标称电阻和与多个量级的标称电阻一一对应的短路器3的多个相同的芯片单元,实现了在一个晶圆片1上涵盖极低量值和极高量值的标称电阻。制作过程中,由于工艺波动、环境等多方面的影响,实际加工出来的电阻不可能与设计值完全一致,存在一定的工艺偏差,为了制备出最贴近标称值的电阻,本发明中每个标称电阻系列的尺寸是以理论计算值为中心,以某一量值为步进,设计出多只标称电阻,有效克服了工艺偏差的影响。从而满足PCM设备电阻参数的自动或半自动校准,满足PCM设备全阻值范围内的整体校准需求。填补了国内PCM设备该参数相应范围内校准领域的空白,确保PCM设备小电阻测量数据的准确、一致,保障半导体器件工艺稳定性与产品质量。
在本申请实施例中,PCM设备在片电阻测量功能广泛应用于半导体芯片电阻制造工艺中薄膜特征分析、微小尺寸通断测试以及导通电阻、接触电阻测试方面。由于方块电阻值是与薄膜厚度相对应的,因此工艺制作过程中为了有效监控薄膜电阻的厚度这一工艺参数,PCM图形包含多个电阻量值,范围从0.1Ω至kΩ。国内现有直流电阻的溯源体系仅为同轴或香蕉头接口的实物形式的直流电阻器,无法直接用于PCM设备探针端面的校准。因此,需要制备在片形式、量值覆盖0.1Ω~10kΩ的电阻标准样片,以满足PCM设备电阻参数的溯源需求。
在本申请实施例中,半导体在片电阻器件一般为两端器件,当量值为1Ω及其以下时,由电阻引线、探针及探针座、连接线缆、转接头等引入的分布参数的量值约几十毫欧,常规的通过两探针在器件上某区域短路的方式也会略有差别。为了准确测量至最低0.1Ω电阻标准样片,因此,设计了与标称电阻一一对应的短路器3以消除分布参数,准确定义电阻量值。特别是作为低值标称电阻,在片标准样片本身的引线电阻在几十毫欧量级,若无法消除引线电阻,则引入的误差将在±50%以上,无法准确定义小标称电阻值。因此,为了获得0.1Ω标称电阻的准确量值,必须设计对应的短路器3,如图3所示,图中为第一0.1Ω标称电阻4-1及其对应的第一短路器3-1的结构,每组标称电阻系列的电阻结构都应与每组对应的短路器3的结构相一致。
作为一种实施例,标称电阻系列包括6组,所述6组标称电阻系列的标称值分别对应0.1Ω、1Ω、10Ω、100Ω、1kΩ和10kΩ。每组标称电阻系列各有8个以标称值0.1Ω、1Ω、10Ω、100Ω、1kΩ和10kΩ为中心,以预设值为步进,阵列设置。6组标称电阻系列分别对应一个短路器3,如图2所示,0.1Ω标称电阻系列对应的为第一短路器3-1,1Ω标称电阻系列对应的为第二短路器3-2,10Ω标称电阻系列对应的为第三短路器3-3,100Ω标称电阻系列对应的为第四短路器3-4,1kΩ标称电阻系列对应的为第五短路器3-5,10kΩ标称电阻系列对应的为第六短路器3-6。每组标称电阻系列共用一个短路器3,测试顺序为:探针先测试短路器后再测试电阻;测试短路器,然后测试与短路器对应的标称电阻系列的8个标称电阻,然后测试另一短路器,测试与另一短路器对应的标称电阻系列的8个标称电阻。
在本申请实施例中,6组标称电阻系列分区域设计,将6个不同量级的标称电阻系列分布在同一芯片单元2上。
在本申请实施例中,薄膜电阻设计过程中,特征尺寸在μm量级,为了制备出最贴近标称值的标称电阻,本发明中每一个标称电阻的尺寸是以理论计算值为中心,以某一量值为步进,设计出多只电阻,有效克服了工艺偏差的影响。制作过程中,由于工艺波动、环境等多方面的影响,实际加工出来的芯片不可能与设计值完全一致,存在一定的工艺偏差,因此需要将中心尺寸按照一定规律的预设值进行分布设计。
在本申请实施例中,在片电阻标准件的芯片单元属于多层结构,共分7层,从最上表面至衬底,分别对应于:钝化层、划片道、电极PAD金属层、桥墩层、桥面层、电阻层和引线层。
作为一种实施例,每个标称电阻系列中的多个标称电阻可以按行进行阵列排布,多个标称电阻系列按列排布;或者每个标称电阻系列中的多个标称电阻按列进行阵列排布,多个标称电阻系列就按行排布。
在本申请实施例中,如图2所示,每个标称电阻系列中的多个标称电阻按行进行阵列排布,多个标称电阻系列按列排布,短路器3设置在每个标称电阻系列的多个标称电阻的最上方。短路器3纵向设置在每组标称电阻系列的最上方,缩短了每一个标称电阻短路后测量的时间,在0.1Ω标称电阻4测试时能提高准确度。
作为一种实施例,标称值为0.1Ω标称电阻4和1Ω标称电阻5采用低电阻率的金属材料,其中,低电阻率的金属材料为金、银或铜。0.1Ω标称电阻4为条形金属薄膜电阻,1Ω标称电阻5为蛇形金属薄膜电阻。标称值为10Ω、100Ω、1kΩ和10kΩ的标称电阻采用高电阻率的金属材料,其中,高电阻率的金属材料为镍铬合金、铬钴合金或钨钌合金,在本申请实施例中,采用镍铬合金(NiCr)。10Ω标称电阻6和100Ω标称电阻7为块状金属薄膜电阻,1kΩ标称电阻8为条形金属薄膜电阻,10kΩ标称电阻9为级联条形金属薄膜电阻。
在本申请实施例中,根据六种目标标称电阻值,首先确定方块电阻值,再利用理论公式计算工艺加工过程中电阻图形的长宽比,具体如下:
薄膜电阻阻值计算方法见公式(1),电阻值与方块电阻值(R□)和薄膜长宽比(L/W)有关。半导体制作工艺中,材料是决定方块电阻的主要因素:一般1Ω及以下采用金属材料的方块电阻值从几mΩ/□至几十mΩ/□不等;10Ω~10kΩ采用高电阻率金属材料NiCr,方块电阻值从几Ω/□至几十Ω/□不等。方块电阻值是与材料、薄膜厚度D一一对应的。本发明中6种标称电阻系列是一个不可分割的整体,考虑到工艺一致性和生产成本的要求,需要综合考虑工艺的先后顺序,同时满足金属薄膜电阻、半导体材料薄膜电阻两者的共同制作需求。
其中,1kΩ、10kΩ的标称电阻设计过程中,由于芯片单元的空间有限,若利用NiCr材料则对应的长宽比需要达到20:1和200:1,这对工艺线宽加工的要求极高。1kΩ标称电阻8设计为细长条状,在整个长度范围内的尺寸一致性、均匀性优于±10%。对于10kΩ标称电阻9,若仍设计为细长条状,则超出了芯片单元的尺寸,因此本发明将其设计为10个1kΩ标称电阻8首尾相连的蛇形电阻。
在6组标称电阻的制备过程中,一方面采用高精度低浓度掺杂技术,在衬底表面注入惰性离子(如氩),以便于获得较大的方阻,从而在芯片单元2有限的空间内完成从0.1Ω~10kΩ电阻的制作。另一方面采用超薄金属膜镍铬(NiCr)、钽(Ta)、氮化钽(TaN)等材料实现。还采用纵向挖掘技术,在同一水平尺度上,挖掘多个凹槽,通过延展长度的方法完成10kΩ标称电阻9的制作,制作过程中采用了“高精度腐蚀工艺”去除侧壁金属。从而实现0.1Ω~10kΩ标称电阻集成在同一个芯片单元2上。
在工艺平台R□确定的前提下,电阻值仅与薄膜的长宽比相关,通过设定长和宽的量值就能够得到目标标称电阻值,设计值详见下表1说明:
表1目标标称电阻值的图形参数
表1中给出了每一标称电阻对应的中心尺寸范围。6组标称电阻系列中的8个电阻根据表中的中心尺寸范围设定相应的预设值。
在本申请实施例中,0.1Ω标称电阻4对温度较为敏感,当环境温度变化时,阻值会相应变化,即电阻的温度系数。针对此种情况,0.1Ω标称电阻4标准件的设计还必须包括温度特性的考核环节。应采用具有温度控制功能的探针台定标装置,按照某个温度梯度(如1℃)对在片电阻标准样片进行考核,绘制电阻值随温度变化的曲线,采用最小二乘法得到温度系数函数。在标准件的实际使用过程中,利用该温度系数函数,可计算出现场温度对应的电阻标准样片的标准值。
作为一种实施例,标称电阻采用四线测量模式,用于四线测量模式的4个金属电极的尺寸和坐标与外部测试连接的探针卡的尺寸和坐标一致。在本申请实施例中,6组标称电阻系列在片电阻最高为10kΩ,最低至0.1Ω,标称电阻外围的引线设计是影响其量值的最关键因素。PCM设备进行测试过程中,电阻量值最低至0.1Ω,因此标称电阻的PAD设计为四线测量模式,且其尺寸、坐标设计与探针卡一致。本发明设计的四线模式的PAD布局,如图4所示,有效消除了引线电阻的影响,其中A、B是电阻的电流端子,C、D为电压取样端子,该设计既能满足直流探针的测试需求,又能与被校系统的探卡相匹配。该设计有效消除了由探针台、连接线缆、探卡等引入的系统误差影响,准确定义标称电阻的量值,覆盖了当前半导体行业PCM设备的应用范围。
作为一种实施例,由于晶圆片1上设有多个重复的芯片单元2,为了便于对芯片单元2内的标称电阻定位,采用1:1接触板技术对多个芯片单元2进行位置标记,实现多组芯片单元2的准确定位。
作为本发明的另一种实施例,本发明还提供了一种校准用晶圆级在片电阻标准样片的制备方法,制备过程需要进行衬底处理、金属化、薄膜溅射、光刻、钝化等环节,如图5所示,包括以下步骤:
1)准备晶圆片1作为衬底:使用去离子水等清洗衬底表面,去除污垢;
2)制作绝缘层:通过淀积薄层介质材料,制作一层绝缘层,防止绝缘层之上的金属层向下渗透;
3)转移金属图形:在绝缘层上,通过光刻工艺,制作薄膜金属图形;
4)制作薄膜电阻:根据工艺参数,在薄膜金属图形上淀积金属材料,形成薄膜电阻;
5)转移PAD图形:通过光刻工艺,制作PAD图形;
6)制作PAD:根据测试需求,淀积金属(如Ag),制作PAD;
7)制作引线:利用光刻、淀积工艺,将薄膜电阻与PAD连接;
8)制作芯片单元(CELL)标记:制作1:1接触板,通过光刻工艺为晶圆片上面所有芯片单元制作唯一性标记;
9)制作钝化层:器件最上表面淀积钝化层(如SiN),保护器件免受外界水汽、尘埃等影响。
最后将制备完成的晶圆级在片电阻标准样片采用电阻在片定标装置进行测量,选择与标称电阻值一致的电阻作为标准件。
在本申请实施例中,对制备的多个芯片单元内的多个标称电阻系列的电阻进行测试,测试方法是采用探针台、标准仪器(高精度数字多用表)、连接线缆、探针卡(或探针座)组成“电阻在片定标装置”,采用四线法对芯片逐一测试。分为2步:
1)初筛:±20%工艺偏差内,筛选出(5~15)套;
2)终筛:1年内对初筛产品进行重复性、稳定性考核,重稳优于指标1/3的作为最终标准件。
标准件的最终格式为晶圆片1,有多个重复芯片单元2,每个芯片单元2上包含0.1Ω~10kΩ共计6种标称值的标称电阻和与6种标称值的标称电阻一一对应的短路器。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
Claims (7)
1.一种校准用晶圆级在片电阻标准样片,其特征在于,包括:晶圆片和制作在所述晶圆片上的多个芯片单元;
所述芯片单元的结构中包括:多组不同量级的标称电阻系列和分别与每组所述标称电阻系列一一对应的短路器,所述标称电阻系列包括以标称值为中心、以预设值为步进、阵列设置的多个标称电阻;多组标称电阻系列的阻值范围为:0.1Ω-10kΩ,分别对应0.1Ω、1Ω、10Ω、100Ω、1kΩ和10kΩ;
所述标称值为0.1Ω和1Ω的标称电阻采用低电阻率的金属材料,所述0.1Ω标称电阻为条形金属薄膜电阻,所述1Ω标称电阻为蛇形金属薄膜电阻;其中,所述低电阻率的金属材料为金、银或铜;所述标称值为10Ω、100Ω、1kΩ和10kΩ的标称电阻采用高电阻率的金属材料,所述10Ω和100Ω的标称电阻为块状金属薄膜电阻,所述1kΩ标称电阻为条形金属薄膜电阻,所述10kΩ标称电阻为级联条形金属薄膜电阻;其中,所述高电阻率的金属材料为镍铬合金、铬钴合金或钨钌合金。
2.如权利要求1所述的校准用晶圆级在片电阻标准样片,其特征在于,每组所述标称电阻系列中的多个标称电阻按行阵列排布,多组所述标称电阻系列按列排布;或者每组标称电阻系列中的多个标称电阻按列阵列排布,多组所述标称电阻系列按行排布。
3.如权利要求1所述的校准用晶圆级在片电阻标准样片,其特征在于,所述标称电阻采用四线测量模式,用于四线测量模式的4个金属电极的尺寸和坐标与外部测试连接的探针卡的尺寸和坐标一致。
4.如权利要求1所述的校准用晶圆级在片电阻标准样片,其特征在于,采用1:1接触板技术对多个所述芯片单元进行位置标记。
5.如权利要求4所述的校准用晶圆级在片电阻标准样片,其特征在于,所述金属薄膜电阻的特征尺寸为μm量级。
6.如权利要求1所述的校准用晶圆级在片电阻标准样片,其特征在于,所述芯片单元的尺寸为1mm×1mm。
7.一种校准用晶圆级在片电阻标准样片的制备方法,其特征在于,包括以下步骤:
提供晶圆片作为衬底,在所述衬底上制备绝缘层;
在所述绝缘层上制备包括0.1Ω、1Ω、10Ω、100Ω、1kΩ和10kΩ的6组标称电阻系列和与6组所述标称电阻系列一一对应的短路器作为一个芯片单元;
重复制备多个所述芯片单元;
制作1:1接触板,通过光刻工艺将所述晶圆片上多个所述芯片单元进行标记;
采用电阻在片定标装置进行测量,选择与标称值一致的标称电阻作为标准件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011579083.6A CN112820715B (zh) | 2020-12-28 | 2020-12-28 | 校准用晶圆级在片电阻标准样片及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011579083.6A CN112820715B (zh) | 2020-12-28 | 2020-12-28 | 校准用晶圆级在片电阻标准样片及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112820715A CN112820715A (zh) | 2021-05-18 |
CN112820715B true CN112820715B (zh) | 2022-12-06 |
Family
ID=75854046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011579083.6A Active CN112820715B (zh) | 2020-12-28 | 2020-12-28 | 校准用晶圆级在片电阻标准样片及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112820715B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116611380A (zh) * | 2023-07-19 | 2023-08-18 | 粤芯半导体技术股份有限公司 | 电阻阻值计算方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1879194A (zh) * | 2003-01-31 | 2006-12-13 | 快捷半导体有限公司 | 具有低标准偏差的高值分裂多晶p电阻器 |
CN103021609A (zh) * | 2012-10-23 | 2013-04-03 | 中国兵器工业集团第二一四研究所苏州研发中心 | 大规模厚膜电阻网络的设计方法 |
CN106098582A (zh) * | 2016-08-03 | 2016-11-09 | 中国电子科技集团公司第十三研究所 | 校准用在片电容标准件及其制备方法 |
CN212008893U (zh) * | 2020-03-02 | 2020-11-24 | 厦门市三安集成电路有限公司 | 一种校准晶圆片 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6974653B2 (en) * | 2002-04-19 | 2005-12-13 | Nikon Precision Inc. | Methods for critical dimension and focus mapping using critical dimension test marks |
US7560946B2 (en) * | 2007-08-10 | 2009-07-14 | International Business Machines Corporation | Method of acceptance for semiconductor devices |
-
2020
- 2020-12-28 CN CN202011579083.6A patent/CN112820715B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1879194A (zh) * | 2003-01-31 | 2006-12-13 | 快捷半导体有限公司 | 具有低标准偏差的高值分裂多晶p电阻器 |
CN103021609A (zh) * | 2012-10-23 | 2013-04-03 | 中国兵器工业集团第二一四研究所苏州研发中心 | 大规模厚膜电阻网络的设计方法 |
CN106098582A (zh) * | 2016-08-03 | 2016-11-09 | 中国电子科技集团公司第十三研究所 | 校准用在片电容标准件及其制备方法 |
CN212008893U (zh) * | 2020-03-02 | 2020-11-24 | 厦门市三安集成电路有限公司 | 一种校准晶圆片 |
Also Published As
Publication number | Publication date |
---|---|
CN112820715A (zh) | 2021-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10746788B2 (en) | Sensing structure of alignment of a probe for testing integrated circuits | |
US4516071A (en) | Split-cross-bridge resistor for testing for proper fabrication of integrated circuits | |
US4747456A (en) | Load cell and temperature correction of the same | |
US8550707B2 (en) | Device for detecting temperature variations in a chip | |
EP1286389B1 (en) | Method and apparatus for testing semiconductor wafers | |
CN112820715B (zh) | 校准用晶圆级在片电阻标准样片及制备方法 | |
CN103063921A (zh) | 用于对电子电路的晶片进行测试的测试装置以及相关方法 | |
CN212008893U (zh) | 一种校准晶圆片 | |
US5543633A (en) | Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process | |
US6300757B1 (en) | Procedure for the calibration of a measuring device | |
US3609537A (en) | Resistance standard | |
CN112820714B (zh) | 晶圆级电容标准样片及制备方法 | |
US7208388B2 (en) | Thin film resistor head structure and method for reducing head resistivity variance | |
KR100573931B1 (ko) | 면저항 인증표준물질 제조방법 | |
CN116031243A (zh) | 通过测量电阻测量套刻误差的测试键结构及其测试方法 | |
CN102539004B (zh) | 一种温度传感器的制作方法 | |
CN112838020B (zh) | 背面金属化工艺的监控方法 | |
US8179153B2 (en) | Probe apparatus, a process of forming a probe head, and a process of forming an electronic device | |
CN112802768A (zh) | 半导体结构及其测试方法 | |
CN113471173B (zh) | 测试结构及测试方法 | |
CN113066735B (zh) | 一种高电阻高精度电阻器的实现方法 | |
US20140084948A1 (en) | Test vehicles for evaluating resistance of thin layers | |
CN114091397A (zh) | 一种应用于高精度高共模差动放大器的电阻版图排布结构及修调方法 | |
CN102110626B (zh) | 确定晶圆中蛇形金属线的最小可测长度的方法 | |
JP4770578B2 (ja) | 評価用試料およびその製造方法、ならびに評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |