DE102006043484B4 - Fuse-Struktur und Verfahren zum Herstellen derselben - Google Patents

Fuse-Struktur und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102006043484B4
DE102006043484B4 DE102006043484.6A DE102006043484A DE102006043484B4 DE 102006043484 B4 DE102006043484 B4 DE 102006043484B4 DE 102006043484 A DE102006043484 A DE 102006043484A DE 102006043484 B4 DE102006043484 B4 DE 102006043484B4
Authority
DE
Germany
Prior art keywords
fuse
layer
barrier
barrier layer
track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006043484.6A
Other languages
English (en)
Other versions
DE102006043484A1 (de
Inventor
Dr. Schäfer Herbert
Dr. Böck Josef
Wolfgang Liebl
Dr. Knapp Herbert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006043484.6A priority Critical patent/DE102006043484B4/de
Priority to US11/855,004 priority patent/US8115274B2/en
Publication of DE102006043484A1 publication Critical patent/DE102006043484A1/de
Application granted granted Critical
Publication of DE102006043484B4 publication Critical patent/DE102006043484B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Fuse-Struktur (13; 51; 81; 101; 111), mit:einem Substrat (11d; 53);einer Fuse-Leiterbahn (19; 71), die näher einer ersten Chipoberfläche (11a) als einer zweiten (11b) der ersten Chipoberfläche (11a) abgewandten Chipoberfläche angeordnet ist;einer Metallisierungs-Schicht (15; 67) auf dem Substrat (11d; 53), die auf einer der ersten Chipoberfläche (11a) abgewandten Seite der Fuse-Leiterbahn (19; 71) angeordnet ist; undeiner planaren Barriere-Mehrschichtanordnung (17; 69), die zwischen der Fuse-Leiterbahn (19; 71) und der Metallisierungs-Schicht (15; 67) angeordnet ist und mehrere Barriere-Schichten (17a, 17b, 17c) aus unterschiedlichem Material aufweist;wobei die Fuse-Leiterbahn (19; 71), die Metallisierungs-Schicht (15; 67) und die Barriere-Mehrschichtanordnung (17; 69) derart angeordnet sind, dass bei einer Durchtrennung der Fuse-Leiterbahn (19; 71) und der Barriere-Mehrschichtanordnung (17; 69) ein erster Bereich (15a; 67a) der Metallisierungs-Schicht (15; 67) von einem zweiten Bereich (15b; 67b) der Metallisierungs-Schicht (15; 67) elektrisch isoliert ist,wobei die Barriere-Mehrschichtanordnung (17; 69) eine erste Barriere-Schicht (17a) aus Tantal-Nitrid, eine zweite Barriere-Schicht (17b) aus Titan und eine dritte Barriere-Schicht (17c) aus Titan-Nitrid aufweist, wobei die zweite Barriere-Schicht (17b) zwischen der ersten Barriere-Schicht (17a) und der dritten Barriere-Schicht (17c) angeordnet ist, undwobei eine Dicke der ersten Barriere-Schicht (17a) höher ist als eine Dicke der zweiten Barriere-Schicht (17b) und eine Dicke der dritten Barriere-Schicht (17c), und die Dicke der dritten Barriere-Schicht (17c) höher ist als die Dicke der zweiten Barriere-Schicht (17b).

Description

  • Hintergrund
  • Die vorliegende Erfindung bezieht sich auf eine Fuse-Struktur (Fuse-Struktur = durchtrennbare Strombrücke-Struktur) und insbesondere auf eine Fuse-Struktur mit einer Fuse-Leiterbahn, die so durchtrennt werden kann, dass ein erster Bereich einer darunter liegenden Metallisierungs-Schicht von einem zweiten Bereich der darunter liegenden Metallisierungs-Schicht elektrisch isoliert wird, sowie ein Verfahren zum Herstellen derselben.
  • Unter einer Fuse (Fuse = durchtrennbare Strombrücke) versteht man in der vorliegenden Anmeldung eine Struktur bzw. Leiterbahn in einer integrierten Schaltung bzw. einem Halbleiterbauelement, die nach der Herstellung des Halbleiterbauelements bzw. dessen Prozessierung auf Waferebene zerstört werden kann. Dadurch kann z.B. eine elektrisch leitfähige Verbindung bzw. eine Fuse-Leiterbahn durchtrennt werden, wodurch eine nachträgliche Veränderung eines Verhaltens einer Schaltung bewirkt wird. Das Zerstören bzw. Durchtrennen erfolgt dabei mittels eines elektrischen Stromstosses oder eines Laserblitzes.
  • Die Fuse-Strukturen werden eingesetzt, um z.B. nach einer Fertigstellung bzw. Herstellung eines Halbleiterbauelements defekte Schaltungsteile abzutrennen, oder um Eigenschaften der fertigen Schaltung nachträglich bzw. nach der Prozessierung eines Wafers, auf dem die Schaltung aufgebracht ist, auf einen Zielwert hin zu trimmen. Außerdem werden Fuse-Strukturen eingesetzt, um eine Identifizierung der einzelnen Chips zu ermöglichen, wobei durch das Trennen der Fuse bzw. Durchtrennen der Fuse-Leiterbahn ein individueller Code erzeugt wird, der elektrisch bzw. optisch ausgelesen werden kann.
  • Da jedoch bei einem Zerstören der Fuse-Struktur eine geschlossene Oberfläche, die eine darunter liegende SchaltungsStruktur schützt, aufgebrochen wird, ergibt sich häufig nach dem Zerstören der Fuse-Leiterbahn ein Korrosionsproblem. Die dabei auftretende Korrosion aufgrund einer in der Umgebung herrschenden Feuchtigkeit oder infolge eines In-Kontakt-Bringens des Halbleiterbauelements mit einer aggressiven Substanz, um z.B. eine Oberfläche des Halbleiterbauelements in einem weiteren Verfahrensschritt zu bearbeiten, kann sich dabei entlang von Leiterbahnen ausbreiten bzw. fortsetzen und gegebenenfalls sogar zu einem Ausfall der Schaltung führen.
  • Um ein Ausbreiten der Korrosion einzuschränken bzw. zu verhindern wird ein Anschluss einer Fuse-Leiterbahn bzw. eine Kontaktierung der Fuse-Leiterbahn über vergrabene Polysilizium-Leitungen ausgeführt, die nicht korrosionsgefährdet sind. Eine sich in das Substrat des Halbleiterbauelements ausbreitende Korrosion kommt dann an den Polysilizium-Leitungen zum Stillstand, ohne dass weitere Teile der Schaltung in dem Halbleiterbauelement beschädigt werden. Da jedoch hierzu die tief vergrabenen Polysilizium-Leitungen zum Kontaktieren der Fuse-Leiterbahn eingesetzt werden, ist es bei einem Halbleiterbauelement mit der herkömmlichen Fuse-Struktur erforderlich, eine elektrische Verbindung über Leiter und Vias zu erzeugen, die sich typischerweise in einer vertikalen Richtung in dem Halbleiterbauelement erstrecken. Dies führt zu einer Erhöhung eines Widerstands der Fuse-Struktur in einer Größenordnung von einigen 10 Ohm. Zugleich ergeben sich aufgrund eines geringen Abstands zwischen den Polysilizium-Leitungen in der Polysilizium-Ebene und einem Substrat, auf dem die Schaltungs-Strukturen in dem Halbleiterbauelement angeordnet sind, zusätzliche parasitäre Kapazitäten. Die daraus resultierende Erhöhung der parasitären Kapazitäten sowie die Erhöhung des Widerstands sind bei einem Einsatz der Fuse-Struktur in Halbleiterbauelementen mit Höchstfrequenz-Schaltungen, wie z.B. einem 77 GHz-Oszillator, unerwünscht bzw. nicht tolerierbar, da sie eine Performance bzw. Leistungsfähigkeit der Schaltung einschränken.
  • Somit sind die herkömmlichen Fuse-Strukturen für einen Einsatz in Höchstfrequenz-Schaltungen bzw. HF-Schaltungen ungeeignet, weshalb bisher ein nachträgliches Trimmen bzw. Einstellen der Schaltungsmerkmale von Hochfrequenz-Schaltungen bzw. Höchstfrequenz-Schaltungen mittels eines Durchtrennens der Fuse-Leiterbahn nicht möglich ist.
  • Aus der US 2006/0118963 A1 ist eine Halbleitervorrichtung bekannt, die ein Bond-Elektrodenteil, ein Verbindungsteil und ein Fuse-Verbindungsteil aufweist. Das Fuse-Verbindungsteil umfasst Kupferfilme, die in Rillen einer isolierenden Schicht jeweils auf einem Diffusionsverbindungsfilm angeordnet sind. Auf der isolierenden Schicht ist eine Fuse-Struktur angeordnet, die ein Barriere-Metall und einen auf dem Barriere-Metall gebildeten Metallfilm aufweist, so dass die Fuse-Struktur die Kupferfilme verbindet.
  • Die US 2004/0017279 A1 offenbart eine Verdrahtungs-Struktur mit einer Fuse-Struktur, wobei ein Metallstöpsel mit einer Unterseite der Fuse-Struktur verbunden ist. Der Stöpsel besitzt ein Barriere-Material an seiner unteren Seite. Selbst wenn die Fuse-Struktur durch Lasern in einer anderen Region als einem Abschnitt, an dem die Fuse-Struktur mit dem Stöpsel verbunden ist, teilweise entfernt wird, verbleiben zwei Schichten eines Barrieren-Materials zwischen dem entfernten Abschnitt und einer unteren Verdrahtung.
  • Die US 6451681 B1 offenbart eine Fuse-Struktur, bei der Kupferbereiche, die in Ausnehmungen einer dielektrischen Schicht angeordnet sind, durch eine leitfähige Struktur, die eine untere Schicht aus Aluminium und eine darüber liegende Schicht aus einem anderen Material aufweist, leitfähig verbunden sind. Diese leitfähige Struktur kann durch Laserbestrahlung aufgetrennt werden.
  • Zusammenfassung
  • Eine Fuse-Struktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung umfasst ein Substrat, eine Fuse-Leiterbahn, die näher einer ersten Chipoberfläche als einer zweiten, der ersten Chipoberfläche abgewandten Chipoberfläche angeordnet ist, eine Metallisierungs-Schicht auf dem Substrat, die auf einer der ersten Chipoberfläche abgewandten Seite der Fuse-Leiterbahn angeordnet ist, und eine planare Barriere-Mehrschichtanordnung, die zwischen der Fuse-Leiterbahn und der Metallisierungs-Schicht angeordnet ist und mehrere Barriere-Schichten aus unterschiedlichen Materialien aufweist, wobei die Fuse-Leiterbahn, die Metallisierungs-Schicht und die Barriere-Mehrschichtanordnung derart angeordnet sind, dass bei einer Durchtrennung der Fuse-Leiterbahn und der Barriere-Mehrschichtanordnung ein erster Bereich der Metallisierungs-Schicht von einem zweiten Bereich der Metallisierungs-Schicht elektrisch isoliert ist. Die Barriere-Mehrschichtanordnung weist eine erste Barriere-Schicht aus Tantal-Nitrid, eine zweite Barriere-Schicht aus Titan und eine dritte Barriere-Schicht aus Titan-Nitrid auf. Die zweite Barriere-Schicht ist zwischen der ersten Barriere-Schicht und der dritten Barriere-Schicht angeordnet. Eine Dicke der ersten Barriere-Schicht ist höher ist als eine Dicke der zweiten Barriere-Schicht und eine Dicke der dritten Barriere-Schicht, und die Dicke der dritten Barriere-Schicht ist höher als die Dicke der zweiten Barriere-Schicht.
  • Ein Verfahren zum Herstellen eines elektrischen Bauelements mit einer Fuse-Struktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung umfasst einen Schritt eines Bereitstellens eines Substrats, einen Schritt eines Aufbringens eines ersten planaren Bereichs und eines zweiten planaren Bereichs einer Metallisierungs-Schicht auf dem Substrat, so dass der erste planare Bereich und der zweite planare Bereich voneinander getrennt sind, ein Bilden einer planaren Barriere-Mehrschichtanordnung, die mehrere Barriere-Schichten aus unterschiedlichen Materialien aufweist, auf den planaren Bereichen der Metallisierungs-Schicht und ein Aufbringen einer Fuse-Leiterbahn so auf der Barriere-Mehrschichtanordnung, so dass ein Durchtrennen der Fuse-Leiterbahn und der Barriere-Mehrschichtanordnung zu einem elektrischen Isolieren des ersten Bereichs der Metallisierungs-Schicht von dem zweiten Bereich der Metallisierungs-Schicht führen würde. Die Barriere-Mehrschichtanordnung weist eine erste Barriere-Schicht aus Tantal-Nitrid, eine zweite Barriere-Schicht aus Titan und eine dritte Barriere-Schicht aus Titan-Nitrid auf. Die zweite Barriere-Schicht ist zwischen der ersten Barriere-Schicht und der dritten Barriere-Schicht angeordnet. Eine Dicke der ersten Barriere-Schicht ist höher als eine Dicke der zweiten Barriere-Schicht und eine Dicke der dritten Barriere-Schicht, und die Dicke der dritten Barriere-Schicht ist höher als die Dicke der zweiten Barriere-Schicht.
  • Figurenliste
  • Nachfolgend werden Ausführungsbeispiele der vorliegenden Erfindung bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
    • 1 eine schematische Querschnittsansicht einer Fuse-Struktur gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
    • 2a-c schematische Querschnittsansichten einer Fuse-Struktur gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung auf einem Halbleiterbauelement während einem Durchtrennen der Fuse-Leiterbahn;
    • 3 eine Draufsicht auf die in 2c gezeigte Fuse-Struktur gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
    • 4a-b schematische Querschnittsansichten einer Fuse-Struktur gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung auf einem Halbleiterbauelement während einem Durchtrennen der Fuse-Leiterbahn;
    • 5a-b schematische Querschnittsansichten einer Fuse-Struktur gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung auf einem Halbleiterbauelement während einem Durchtrennen der Fuse-Leiterbahn;
    • 6 eine Draufsicht auf die in 5b gezeigte Fuse-Struktur gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;
    • 7 schematische Querschnittsansicht einer Fuse-Struktur gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung auf einem Halbleiterbauelement; und
    • 8 Ablauf eines Verfahrens zum Herstellen einer Fuse-Struktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Ausführungsbeispiele
  • 1 zeigt eine schematische Querschnittsansicht eines Chips 11 mit einer ersten Chipoberfläche 11a und einer zweiten Chipoberfläche 11b. Der Chip weist eine Fuse-Struktur 13 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung auf. Die Fuse-Struktur 13 weist eine planare Metallisierungs-Schicht 15 mit einem ersten Teilbereich 15a und einem zweiten Teilbereich 15b auf. Der erste Teilbereich 15a und der zweite Teilbereich 15b sind durch eine Ausnehmung in der Metallisierungs-Schicht 15 voneinander getrennt. Auf dem ersten Teilbereich 15a und dem zweiten Teilbereich 15b ist eine planare Barriere-Mehrschichtanordnung 17 angeordnet, die mindestens zwei, bei dem gezeigten Beispiel drei Schichten aufweist, nämlich eine erste Barriere-Schicht 17a, eine zweite Barriere-Schicht 17b und eine dritte Barriere-Schicht 17c, die in der genannten Reihenfolge in einer Richtung von der zweiten Chip-Oberfläche 11b zu der ersten Chip-Oberfläche 11a angeordnet sind. Auf der dritten Barriere-Schicht 17c ist eine Fuse-Leiterbahn 19 angeordnet.
  • Unterhalb der Metallisierungs-Schicht 15 kann sich ein Verdrahtungsmetallisierungsbereich 11c und ein Substratbereich 11d, der z. B. aus einem Silizium besteht, des Chips anschließen. Die Teilbereiche 15a, 15b können z. B. ein Kupfer-Material oder ein Wolfram-Material aufweisen. Der Verdrahtungsmetallisierungsbereich kann mehrere Metallebenen 11c umfassen, z. B. eine hier nicht gezeigte Mehrschichtenanordnung mehrerer übereinander angeordneter Metallschichten mit Leiterbahnen aus Metall und isolierenden Bereichen zwischen den Leiterbahnen. Die erste Barriere-Schicht 17a ist z.B. aus Tantal-Nitrid gebildet, während die zweite Barriere-Schicht 17b z. B. aus Titan gebildet ist und die dritte Barriere-Schicht 17c aus Titan-Nitrid gebildet ist. Die Fuse-Leiterbahn 19 kann z. B. aus einem Aluminium oder einer Aluminiumlegierung bestehen.
  • Die Metallisierungs-Schicht 15 dient zu einem Kontaktieren der Fuse-Leiterbahn 19, wobei der erste Teilbereich 15a und der zweite Teilbereich 15b der Metallisierungs-Schicht 15 jeweils über die Barriere-Mehrschichtanordnung 17 und die Fuse-Leiterbahn 19 elektrisch leitend verbunden sind. Die Barriere-Mehrschichtanordnung 17 besteht dabei aus elektrisch leitenden Materialien, so dass, wie bereits erläutert, bei der Fuse-Struktur 13 die Fuse-Leiterbahn 19 und die Teilbereiche 15a, 15b elektrisch leitend miteinander verbunden sind. Die Fuse-Leiterbahn 19 kann durch einen Beschuss mit Laserenergie oder durch thermische Energie in Folge eines hohen Stromflusses durch die Fuse-Leiterbahn 19 so zum Schmelzen gebracht werden, dass eine elektrische Verbindung zwischen dem ersten Teilbereich 15a und dem zweiten Teilbereich 15b über die Fuse-Leiterbahn 19 und die planare Barriere-Mehrschichtanordnung 17 unterbunden wird, so dass der erste Teilbereich 15a und der zweite Teilbereich 15b nach dem Durchtrennen der Fuse-Leiterbahn 19 und der Barriere-Mehrschichtanordnung 17 voneinander getrennt sind.
  • Die planare Barriere-Mehrschichtanordnung 17 dient bei der Fuse-Struktur 13 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung dazu, einen sich über die Fuse-Leiterbahn 19 ausbildenden Korrosionsvorgang aufzuhalten, wenn in dem Chip 11 beispielsweise in einer Passivierungs-schicht desselben in der Nähe der ersten Chipoberfläche 11a infolge des Durchtrennens der Fuse-Leiterbahn 19 ein Loch oberhalb der Fuse-Leiterbahn 19 erzeugt wird. Die Barriere-Schichten 17a, 17b, 17c sind hierzu beispielsweise aus einem korrosionsbeständigen Material hergestellt.
  • Vorteilhaft ist an der Fuse-Struktur 13 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung, dass zwischen der Fuse-Leiterbahn 19 und der Metallisierungs-Schicht 15 eine Mehrzahl der Barriere-Schichten 17a-c angeordnet ist, so dass, selbst falls eine der korrosionsbeständigen Barriere-Schichten 17a-c durch eine eindringende aggressive Substanz zerstört wird, die daran angrenzende Barriere-Schicht mit einer hohen Wahrscheinlichkeit nicht korrodiert, und sich somit eine aggressive Substanz nicht von der Fuse-Struktur 13 aus in den Chip 11 weiter ausbreiten kann.
  • Besonders vorteilhaft ist an der Ausführung der Barriere-Mehrschichtanordnung als eine planare Struktur, dass diese bei einer Herstellung des Chips 11 mit der Fuse-Struktur 13 in einfacher Weise gebildet werden kann.
  • Im Gegensatz zu den herkömmlichen Fuse-Strukturen ermöglicht das Anordnen der Barriere-Mehrschichtanordnung eine Kontaktierung der Fuse-Leiterbahn 19 durch eine nahe der Fuse-Leiterbahn 19 angeordnete Metallisierungs-Schicht 15. Die Anschlüsse bzw. die beiden Bereiche 15a, 15b der Metallisierungs-Schicht 15 zum Kontaktieren der Fuse-Leiterbahn 19 können dabei im Gegensatz zu einer herkömmlichen Fuse-Struktur in einer direkt unter der Fuse-Leiterbahn liegenden Metallebene angeordnet werden, so dass eine Kontaktierung der Fuse-Leiterbahn 19 über eine Polysilizium-Leitung in einer tief in dem Chip 11 liegenden Polysilizium-Ebene nicht erforderlich ist. Stattdessen erfolgt die Kontaktierung direkt über die unter der Fuse-Leiterbahn 19 angeordnete Metallisierungs-Schicht 15, die nur eine Metallebene tiefer unter der Fuse angeordnet ist.
  • Somit ist ein Widerstand der Kontaktierung der Fuse-Leiterbahn 19 bei der Fuse-Struktur 13 aufgrund einer geringen Anzahl von Übergängen zwischen verschiedenen Metall-Ebenen reduziert. Da die Kontaktierung der Fuse-Leiterbahn 19 nicht über einen Übergang zwischen einer Polysilizium-Leitung und einer Leiterbahn in einer Metallebene erfolgt, sondern nur über eine geringe Anzahl an Übergangen zwischen Leiterbahnen in verschiedenen Metallschichten erfolgt, ist der Widerstand der Kontaktierung der Fuse-Leiterbahn 19 zusätzlich reduziert. Des weiteren ist gegenüber einer herkömmlichen Fuse-Struktur mit einer Kontaktierung in einer tieferen Metallebene ein Abstand zwischen der Metallisierungs-Schicht 15 und dem Substratbereich 11d erhöht, so dass eine sich ausbildende parasitäre Kapazität zwischen den Teilbereichen 15a, 15b einerseits und dem Substratbereich 11d andererseits reduziert ist. Anders ausgedrückt, kommt die reduzierte parasitäre Kapazität der Fuse-Struktur 13 durch den größeren Abstand der Fuse-Struktur 13 von dem Substrat bzw. dem Substratbereich 11d zustande.
  • Dadurch dass die Fuse-Struktur 13 gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung eine geringere parasitäre Kapazität aufweist, und einen niedrigeren Kontaktierungswiderstand aufweist, der z.B. gegenüber einer herkömmlichen Fuse-Struktur um einen Faktor 10 reduziert ist, weist die Fuse-Struktur 13 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung eine geringere RC-Konstante und damit verbesserte Hochfrequenzeigenschaften auf.
  • Die verbesserten Hochfrequenzeigenschaften der Fuse-Struktur gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung mit niedrigeren Serienwiderständen und geringeren parasitären Kapazitäten ermöglichen damit erst einen Einsatz der Fuse-Struktur 13 in einer Hochfrequenz-Schaltung. Eine so ausgeführte Hochfrequenz-Schaltung, die die Fuse-Struktur 13 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung aufweist, kann dann nach deren Fertigstellung bzw. Prozessierung auf Waferebene getestet werden und anschließend z.B. in ihren Hochfrequenzeigenschaften nachträglich so verändert werden, dass ihre elektrischen Eigenschaften auf einen Zielwert getrimmt werden bzw. einer vordefinierten Spezifikation genügen.
  • Eine weitere vorteilhafte Anwendungsmöglichkeit der Fuse-Struktur 13 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung ergibt sich bei Standard-Bauelementen, wie z.B. Speicherbauelementen, bei denen ein dedizierter Teil einer Schaltung basierend auf einem Ergebnis einer Prüfung auf Waferebene abgetrennt werden soll, oder bei denen durch ein Durchtrennen der Fuse-Leiterbahn 19 eine Identifizierung des Chips 11 ermöglicht werden soll. Der wie oben dargelegte geringere Widerstand gegenüber einer herkömmlichen Fuse-Struktur führt bei diesen Standard-Bauelementen zu einer geringeren Erwärmung und damit zu einer reduzierten bzw. verbesserten Leistungsaufnahme.
  • In 2a-c sind schematische Querschnittsansichten einer Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung gezeigt, die die Abläufe beim Durchtrennen einer Fuse-Leiterbahn erläutern. Auf oder in einem Substrat 53 sind zwei Polysilizium-Leiterbahnen 55 angeordnet, auf denen wiederum wie in der in 2a gezeigten Art und Weise Leiterbahnen 57, die eine erste MetallSchicht bilden, angeordnet sind. Auf den Leiterbahnen 57 der ersten Metall-Ebene sind mehrere erste Durchkontaktierungen 59 erzeugt, auf denen Leiterbahnen 61 einer zweiten Metall-Ebene gebildet sind, die wiederum über zweite Durchkontaktierungen 63 mit Leiterbahnen 65 in einer dritten Metall-Ebene verbunden sind. Die Leiterbahnen 57, 61, 65 der Metall-Ebenen stehen bei der in 2a gezeigten Fuse-Struktur gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung nur beispielhaft für eine Anzahl an Leiterbahnen in einer beliebigen Anzahl an Metall-Ebenen, die bei der Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung dafür eingesetzt werden können, um die Poly-Silizium-Leiterbahn 55 mit beliebigen Schaltungs-Strukturen auf einem hier nur ausschnittsweise gezeigten Halbleiterbauelement zu verbinden, auf dem die Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung implementiert ist. Auf den Leiterbahnen 65 der dritten Metall-Ebene ist eine isolierende Schicht 66 angeordnet, auf der wiederum zwei Abschnitte bzw. Bereiche 67a, 67b einer Metallisierungs-Schicht 67 angeordnet sind. Die Bereiche 67a, 67b können mit einer der Metallebenen oder anderen Schaltungsstrukturen des Chips verbunden sein.
  • Der erste Bereich 67a der Metallisierungs-Schicht 67 und der zweite Bereich 67b sind in der Ebene der Metallisierungs-Schicht 67 durch eine Ausnehmung in der Metallisierungs-Schicht 67, in der ein isolierendes Material angeordnet ist, voneinander getrennt. Jedoch sind die beiden Bereiche 67a, 67b bei dem in der 2a gezeigten Aufbau der Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung über eine auf dem ersten Bereich 67a und dem zweiten Bereich 67b der Metallisierungs-Schicht 67 erzeugte planare Barriere-Mehrschichtanordnung 69 und eine auf der planaren Barriere-Mehrschichtanordnung 69 aufgebrachte Fuse-Leiterbahn 71 miteinander elektrisch verbunden, wobei die planare Barriere-Mehrschichtanordnung ähnlich zu der in 1 gezeigten Mehrschichtanordnung 17 eine Mehrzahl an Barriere-Schichten umfasst, von denen der Einfachheit halber in der 2a nur eine Schicht gezeigt ist. Die planare Barriere-Mehrschichtanordnung 69 dient wiederum, wie bei der in der 1 gezeigten Fuse-Struktur 13 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung, als Korrosionssperre. Auf den beiden Bereichen 67a, 67b der Metallisierungs-Schicht 67 sowie der Fuse-Leiterbahn 71 ist eine Oxid-Schicht 73a aufgebracht, auf der eine Nitrid-Schicht 73b angeordnet ist. Die Oxid-Schicht 73a und die Nitrid-Schicht 73b sind dielektrische Schichten, die als Passivierung dienen und das hier nur ausschnittsweise gezeigte Halbleiterbauelement bzw. den Baustein gegen Umwelteinflüsse wie z.B. Feuchtigkeit schützen.
  • Im folgenden wird eine Herstellung des in 2a nur ausschnittsweise gezeigten Halbleiterbauelements mit der Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung erläutert. Auf dem Substrat 53 wird zuerst eine integrierte Schaltung mit einer Mehrlagen-Metallisierung, von der hier die Bereiche 57, 59, 61, 63, 65 in den jeweiligen Metall-Ebenen sowie die isolierende Schicht 66 gezeigt sind, erzeugt. Danach werden die eigentlichen Abschnitte der Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung gebildet. Hierzu werden zuerst die Bereiche 67a, 67b der Metallisierungs-Schicht 67 erzeugt, wobei die Bereiche 67a, 67b jeweils als planare Strukturen ausgeführt werden. Anschließend wird eine elektrisch leitfähige planare Barriere bzw. planare Barriere-Mehrschichtanordnung 69, die hier z.B. aus einer Titan-Nitrid-Schicht einer Dicke von 30 nm, einer Titan-Schicht einer Dicke von 20 nm und einer Titan-Nitrid-Schicht einer Dicke von 50 nm besteht auf den Bereichen 67a, 67b und einem isolierenden Material zwischen den Bereichen 67a, 67b aufgebracht, oder anders ausgedrückt zwischen der Metallisierungs-Schicht 67 und der darüber liegenden Schicht, in der die Fuse-Leiterbahn 71 anschließend gebildet wird, eingefügt.
  • Danach wird in der letzten bzw. obersten Metallebene die Fuse-Leiterbahn 71 aus Aluminium oder einer Aluminiumlegierung abgeschieden und strukturiert. Die Fuse-Leiterbahn 71 wird dabei in der letzten Metallisierungsebene gebildet, in der auch Abschnitte bzw. weitere leitende Bereiche gebildet werden, die für andere Zwecke, wie z. B. zur Kontaktierung von Bond-Pads (Bond-Pad = Kontakthügel), genutzt werden. Anschließend wird auf der Aluminium-Schicht bzw. der Fuse-Leiterbahn 71 die Oxid-Schicht 73a, die hier z.B. eine Dicke von 300 nm aufweist, und danach die Nitrid-Schicht 73b, die hier eine Dicke von 550nm aufweist, aufgebracht.
  • Das oben erläuterte Verfahren zur Herstellung der Fuse-Struktur 51 kann in einfacher Weise durchgeführt werden, da die Fuse-Leiterbahn 71, der erste und der zweite Bereich 67a, 67b der Metallisierungs-Schicht 67 planare Strukturen sind, bzw. sogar die mehreren Barriere-Schichten in der Barriere-Mehrschichtanordnung 69 jeweils planare Strukturen. Die Barriere-Schichten werden dabei z. B. in der Barriere-Mehrschichtanordnung 69 z. B. jeweils so aufeinander aufgebracht, dass sie jeweils aneinander angrenzen. Dabei überlappen einander zugewandte Oberflächen der jeweiligen Barriere-Schichten in der planaren Barriere-Mehrschichtanordnung 69 jeweils vollständig in einer Draufsicht in einer Richtung von der Nitrid-Schicht 73b zu dem Substrat 53 bzw. in einer Richtung von einer ersten Chipoberfläche zu einer zweiten, der ersten Chipoberfläche abgewandten Chipoberfläche vollständig.
  • Nach dem Herstellen der in 2a gezeigten Fuse-Struktur 51 auf dem Halbleiterbauelement wird in einem in den 2a-c nicht gezeigten Verfahrensschritt die Passivierung 73a, 73b an den Stellen, an denen anschließend die Bond-Pads aufgebracht werden, geöffnet, um so ein späteres Kontaktieren zu ermöglichen. In einem weiteren Strukturierungs- und Ätzschritt wird die Passivierung 73a, 73b, bis auf eine definierte Restdicke der Oxid-Schicht 73a von ca. 200 nm weggeätzt, und somit eine Öffnung 75 in der Passivierung 73a, 73b bzw. der Oxid-Schicht 73a und der Nitrid-Schicht 73b oberhalb der Fuse-Leiterbahn 71 erzeugt.
  • Dadurch, dass in der Passivierung 73a, 73b oberhalb der Fuse-Leiterbahn 71 die Öffnung 75 bzw. ein Fuse-Fenster, in dem nur ein Rest der Passivierung verblieben ist, gebildet wird, kann der zum Durchtrennen der Fuse-Leiterbahn 71 eingesetzte Laserstrahl durch die Öffnung 75 einfallen, so dass eine Absorption einer Laser-Energie durch die Fuse-Leiterbahn 71 erhöht ist. Damit reicht bereits eine geringere Laser-Leistung aus, um die Fuse-Leiterbahn 71 zu durchtrennen. Wenn man nämlich den Schritt des Bildens der Öffnung 75 weglassen würde, würde sonst bei einem anschließenden Bestrahlen der Fuse-Struktur 51 mit Laserlicht das Licht zu einem hohen Grad von der Nitrid-Schicht 73b absorbiert werden, was ein Auftrennen der Fuse-Leiterbahn 71 erschweren bzw. verhindern würde.
  • In 2c ist ein Aufbau der Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung nach einem Durchtrennen der Fuse-Leiterbahn 71 dargelegt. Nachdem die in 2b gezeigte Fuse-Struktur 51 mit Laserlicht bestrahlt worden ist, bildet sich in Folge der Erwärmung der Fuse-Leiterbahn 71 eine Ausnehmung 77 in der Fuse-Leiterbahn 71 und der planaren Barriere-Mehrschichtanordnung 69. Damit sind zwei Abschnitte der Barriere-Mehrschichtanordnung 69 und der Fuse-Leiterbahn 71, die jeweils an einen der beiden Bereiche 67a, 67b angrenzen, voneinander getrennt, so dass der erste Bereich 67a der Metallisierungs-Schicht 67 und der zweite Bereich 67b der Metallisierungs-Schicht 67 elektrisch voneinander isoliert sind.
  • Eine Breite und eine Dicke der Fuse-Leiterbahn sind dabei einerseits so ausgelegt, dass die Fuse-Leiterbahn 71 bzw. die Fuse mit einer geeigneten geringen Laser-Leistung aufgetrennt werden kann, da eine Bestrahlung der Fuse-Struktur 51 mit einer höheren Laser-Leistung einen Schaden bzw. eine Beschädigung bei dem hier nur ausschnittweise gezeigten Halbleiterbauelement in den tieferliegenden Schichten hervorrufen könnte. Zugleich sollte aber die Breite und die Dicke der Fuse-Leiterbahn 71 nicht zu gering sein, da dies den elektrischen Widerstand zwischen den Bereichen 67a, 67b und damit den Kontaktierungen der Fuse-Struktur 51 erhöhen würde.
  • In 3 ist eine Draufsicht auf die in 2c gezeigte Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Bei der in 3 gezeigten Fuse-Struktur 51 ist eine erste Fuse-Leiterbahn 71a mit dem in den 2a-c dargelegten Verfahren mittels Laser-Energie aufgetrennt worden, während eine zweite Fuse-Leiterbahn 71b nicht mit Laser-Energie bestrahlt worden ist, so dass die unter den Enden der zweiten Fuse-Leiterbahn 71b liegenden Bereichen 67a, 67b der Metallisierungs-Schicht 67 weiterhin elektrisch miteinander verbunden sind.
  • In 4a ist eine schematische Querschnittsansicht einer Fuse-Struktur 81 gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Im folgenden werden gleiche oder gleichwirkende Elemente zu der in 2b gezeigten Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung mit den gleichen Bezugszeichen versehen. Des weiteren beschränkt sich eine Beschreibung des Aufbaus und der Wirkungsweise der in 4a gezeigten Fuse-Struktur 81 gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung auf eine Beschreibung der Unterschiede des Aufbaus und der Wirkungsweise zu der in 2b gezeigten Fuse-Struktur 51.
  • Im Gegensatz zu der in 2b gezeigten Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung ist bei der in 4a gezeigten Fuse-Struktur 81 gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung eine Ausnehmung 83 derart in der Oxid-Schicht 73b und der Nitrid-Schicht 73a gebildet, dass sich die Ausnehmung 83 bis zu der Fuse-Leiterbahn 71 erstreckt. Anders ausgedrückt ist das Restoxid über der Fuse komplett entfernt bzw. weggeätzt worden. Vorteilhaft bei der Fuse-Struktur 51 gemäß einem ditten Ausführungsbeispiel der vorliegenden Erfindung ist, dass die Fuse-Struktur 51 in einfacher Weise herstellbar ist, da zur Herstellung der Fuse-Struktur 51 Ätzprozesse mit hoher Selektivität zwischen der Passivierung 73a, 73b und der Fuse-Leiterbahn 51 verwendet werden können, die damit größere Ätztoleranzen ermöglichen.
  • 4b zeigt eine schematische Querschnittsansicht der Fuse-Struktur 81 gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung nach dem Durchtrennen der planaren Barriere-Mehrschichtanordnung 69 und der Fuse-Leiterbahn 71. Da sich bei der in 4a-b gezeigten Fuse-Struktur 81 gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung die Ausnehmung 83 bis zu der Fuse-Leiterbahn 71 erstreckt, ist die Reflexion an der Chipoberfläche erhöht, wodurch eine höhere Laserenergie erforderlich ist, um die Barriere-Mehrschichtanordnung 69 und die Fuse-Leiterbahn 71 zu durchtrennen. Auch ist ein Schutz der Fuse-Leiterbahn 71 gegen Korrosion verringert, da sich die Ausnehmung 83 bis zu der Fuse-Leiterbahn 71 erstreckt, so dass eine nicht durchtrennte Fuse-Leiterbahn bei der Fuse-Struktur 81 gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung durch Korrosion angegriffen werden kann und ggf. sogar in ihrem elektrischen Verhalten beeinflusst werden kann.
  • In den 5a-b sind schematische Querschnittsansichten einer Fuse-Struktur 101 gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung während einem Durchtrennen der Fuse-Leiterbahn 71 gezeigt. Im folgenden werden bei der Beschreibung der in 5a gezeigten Fuse-Struktur 101 gleiche oder gleichwirkende Elemente zu der in 2b gezeigten Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung mit den gleichen Bezugszeichen versehen. Des weiteren beschränkt sich eine Beschreibung des Aufbaus und der Wirkungsweise der in 5a gezeigten Fuse-Struktur 101 auf eine Beschreibung des Unterschieds des Aufbaus und der Wirkungsweise zu der in 2b gezeigten Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • Im Unterschied zu der in 2b gezeigten Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung ist bei der in 5a gezeigten Fuse-Struktur 101 gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung in der erste Metall-Ebene, die in 2b aus strukturierten voneinander isolierten Leiterbahnen 57 besteht, eine einzige Leiterbahn durchgehend ausgeführt, so dass die durchgehende Leiterbahn eine Gegenelektrode 103 bildet. Des weiteren sind die Metall-Ebenen so ausgeführt, dass keine Leiterbahnen zwischen der Gegenelektrode 103 einerseits und der Metallisierungs-Schicht 67 und der planaren Barriere-Mehrschichtanordnung 69 andererseits gebildet sind.
  • 5b erläutert eine schematische Querschnittsansicht der Fuse-Struktur 101 gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung nach dem Durchtrennen der Fuse-Leiterbahn 71.
  • Die in den 5a-b gezeigte Fuse-Struktur 101 dient als Streifenleiter für Hochfrequenz-Anwendungen bzw. HF-Anwendungen, wobei die Hochfrequenzeigenschaften des so ausgeführten Streifenleiters von einem Abstand der Gegenelektrode 103 von der Fuse-Leiterbahn 71 und den Fuse-Anschlüssen bzw. der Metallisierungs-Schicht 67 abhängig sind. Die Gegenelektrode ist dabei vorteilhafterweise in der Nähe des Substrats 53 und fern der Passivierung 73a, 73b bzw. fern der Fuse-Leiterbahn 71 angeordnet, so dass die Gegenelektrode 103 bei dem hier nur ausschnittweise gezeigten Halbleiterbauelement derart tief angeordnet ist, dass eine Wahrscheinlichkeit einer Beschädigung bei einem Durchtrennen der Fuse-Leiterbahn 71 mit einer Laser-Energie und den zeitlich danach einsetzenden Korrosionsprozessen reduziert ist. Auch die Gegenelektrode 103 ist dabei z. B. wie die Bereiche 67a, 67b, die Barriere-Mehrschichtanordnung 71 und die Fuse-Leiterbahn 71 als planare Struktur ausgeführt und kann deshalb in einfacher Weise in der Fuse-Struktur 101 erzeugt werden.
  • 6 zeigt eine Draufsicht auf die in 5a gezeigte Fuse-Struktur 101 gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung. Die folgende Draufsicht auf die Fuse-Struktur 101 beschränkt sich auf eine Beschreibung der Unterschiede zu der in 3 gezeigten Draufsicht auf die Fuse-Struktur 51. Im Gegensatz zu der in 3 dargestellten Draufsicht auf die Fuse-Struktur 51 gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung erstreckt sich bei der Fuse-Struktur 101 gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung nur die einzige Fuse-Leiterbahn 71 über die Öffnung 75 in der Passivierung 73a, 73b. Zugleich ist in der Draufsicht auf die Fuse-Struktur 101 die unter der Fuse-Leiterbahn 71 und den Bereichen 67a, 67b angeordnete durchgängige Gegenelektrode 103 zu erkennen.
  • 7 erläutert eine schematische Querschnittsansicht einer Fuse-Struktur 111 gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung. Im folgenden werden gleiche oder gleichwirkende Elemente zu der in 2b gezeigten Fuse-Struktur 51 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung mit den gleichen Bezugszeichen versehen. Des weiteren beschränkt sich eine Beschreibung des Aufbaus und der Wirkungsweise der in 7 gezeigten Fuse-Struktur 111 gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung auf eine Beschreibung der Unterschiede des Aufbaus und der Wirkungsweise zu der in 2b gezeigten Fuse-Struktur 51. Im Gegensatz zu der in 2b gezeigten Fuse-Struktur 51 ist bei der Fuse-Struktur 111 gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung die Passivierung 73a, 73b nicht planar ausgeführt. Somit weisen die die Bereiche 67a, 67b der Metallisierungs-Schicht 67 bedeckenden Bereiche der Passivierungs-Schichten 73a, 73b und die die Fuse-Leiterbahn 71 bedeckenden Bereiche der Passivierungs-Schichten 73a, 73b überwiegend die gleiche Schichtdicke auf, so dass die Schichtdicken der beiden Bereiche innerhalb einer Toleranz von 10% gleich sind.
  • Im folgenden wird anhand von 8 ein Ablauf eines Verfahrens zum Herstellen eines elektrischen Bauelements mit einer Fuse-Struktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung erläutert. Bei dem Verfahren zum Herstellen der Fuse-Struktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird in einem Schritt S11 ein Substrat bereitgestellt, auf dem anschließend in einem Schritt S13 eine planare Metallisierungs-Schicht derart aufgebracht wird, dass die Metallisierungs-Schicht einen ersten planaren Bereich der Metallisierungs-Schicht und einen zweiten planaren Bereich der Metallisierungs-Schicht aufweist, die durch eine Ausnehmung getrennt sind und somit voneinander elektrisch isoliert sind.
  • Auf den so erzeugten beiden Bereichen der Metallisierungs-Schicht wird in einem Schritt S15 eine planare Barriere-Mehrschichtanordnung gebildet, die aus mehreren Barriere-Schichten aus unterschiedlichen Materialien besteht. Danach wird auf der planaren Barriere-Mehrschichtanordnung in einem Schritt S17 eine Fuse-Leiterbahn erzeugt, die so angeordnet ist, dass, wenn die Fuse-Leiterbahn in einem Abschnitt zwischen dem ersten Bereich der Metallisierungs-Schicht und dem zweiten Bereich der Metallisierungs-Schicht durchtrennt werden würde, der erste Bereich der Metallisierungs-Schicht von dem zweiten Bereich der Metallisierungs-Schicht isoliert werden würde.
  • Abschließend wird in einem Schritt S19 auf der Fuse-Leiterbahn und der Metallisierungs-Schicht eine Passivierung aufgebracht. Die Passivierung wird dabei z.B. so strukturiert aufgebracht, dass eine Dicke der Passivierung in einem Bereich oberhalb bzw. in einem Bereich, der in einer Draufsicht in einer Richtung von einer Chipoberfläche, an der die Passivierung aufgebracht wird, zu einer der genannten Chipoberfläche gegenüberliegenden Chipoberfläche mit der Fuse-Leiterbahn zumindest teilweise überlappt, geringer ist als eine Dicke der Passivierung in einem Bereich, der in der genannten Draufsicht nicht mit der Fuse-Leiterbahn überlappt. Alternativ hierzu könnte die Passivierung auch derart aufgebracht werden, dass in dem Bereich oberhalb der Fuse-Leiterbahn sich eine Öffnung bzw. Ausnehmung bildet, die sich bis zu der Fuse-Leiterbahn erstreckt, so dass die Fuse-Leiterbahn in dem Bereich der Öffnung nicht von der Passivierung bedeckt ist bzw. freigelegt ist.
  • Bei den Fuse-Strukturen 13, 51, 81, 101, 111 besteht die Barriere-Mehrschichtanordnung 17, 69 jeweils aus drei Barriere-Schichten 17a, 17b, 17c aus unterschiedlichen Materialien. Jedoch könnte die Barriere-Mehrschichtanordnung 17, 69 bei einer Fuse-Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung eine beliebige Anzahl an Barriere-Schichten aus unterschiedlichen Materialien aufweisen, solange mindestens zwei Barriere-Schichten in der Barriere-Mehrschichtanordnung vorhanden sind. Bei den Fuse-Strukturen 13, 51, 81, 101, 111 gemäß der vorliegenden Erfindung weist beispielsweise die planare Barriere-Mehrschichtanordnung in einer Richtung von der Metallisierungs-Schicht 67 zu der Fuse-Leiterbahn 71 eine Barriere-Schicht aus Tantal-Nitrid auf, deren Schichtdicke in einem Bereich von 5nm bis 500nm liegt, eine Barriere-Schicht aus Titan, deren Schichtdicke in einem Bereich von 2nm bis 200nm liegt, und eine Barriere-Schicht aus Titan-Nitrid auf, deren Schichtdicke in einem Bereich von 5nm bis 500nm liegt. Jedoch sind bei einer Fuse-Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung beliebige Abmessungen und Relationen der jeweiligen Schicht-Dicken der Barriere-Schichten zueinander hierzu Alternativen. Des weiteren ist auch denkbar bei einer Fuse-Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung die Fuse-Leiterbahn 19, 71 und die Bereiche 15a, 15b, 67a, 67b der Metallisierungs-Schicht jeweils so auszuführen, dass diese keine planaren Strukturen sind. Dabei können die Fuse-Leiterbahnen 19, 71 aus beliebigen leitenden Materialien ausgeführt sein, während die Metallisierungs-Schichten 17, 69 aus beliebigen Metallen oder Materialien, die zumindest teilweise ein Metall aufweisen, ausgeführt sind.
  • Zugleich könnte bei einer Fuse-Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung unter der Fuse-Struktur 13, 51, 81, 101, 111 bzw. in dem Substrat 11, 53d oder dem Metallebenen-Bereich 11c auf einer der Passivierung oder der ersten Chipoberfläche 11a abgewandten Seite eine beliebige Schaltungsstruktur oder eine beliebige Struktur aus Leiterbahnen aus Metall und isolierenden Bereichen angeordnet sein. So wäre z.B. auch denkbar bei einer Fuse-Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung die Leiterbahnen in den Metall-Ebenen aus Kupfer oder Wolfram so auszuführen, dass sich unterhalb der Barriere-Mehrschichtanordnung eine Anordnung von Leiterbahnen in vier Kupfer-Schichten bzw. Kupfer-Ebenen und Leiterbahnen in einer Wolfram-Schicht bzw. Wolfram-Ebene ergibt. Die Leiterbahnen in der Wolfram-Schicht könnten dann z.B. die beiden Bereiche 15a, 15b, 67a, 67b der Metallisierungs-Schicht 15, 67 bilden.
  • Auch könnte bei einer Fuse-Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung die aus der Oxid-Schicht 73a und der Nitrid-Schicht 73b bestehende Passivierung z.B. aus einer einzigen Passivierungs-Schicht ausgeführt sein, oder aus einer beliebigen Anzahl an Passivierungs-Schichten ausgeführt sein. Zugleich könnte bei einer Fuse-Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung die Fuse-Leiterbahn 51 aus einem beliebigen leitenden Material, wie z. B. aus Aluminium oder einer Aluminiumlegierung, wie z. B. einer AlSiCu-Legierung, ausgeführt sein. Darüber hinaus könnten dann bei einer Fuse-Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung die Passivierungs-Schicht bzw. die Mehrzahl an Passivierungs-Schichten aus beliebigen Materialien, die z.B. dielektrisch sind, ausgeführt werden. Denkbar wäre dabei auch bei einer Fuse-Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung die Passivierung 73a, 73b mit der Öffnung 75 oberhalb der Leiterbahn so aufzubringen, so dass die Passivierung 73a, 73b in einem Bereich der Öffnung 75 die Oxid-Schicht 73a mit einer Dicke in einem Bereich von 20nm bis 2µm aufweist, und die Passivierung in einem Bereich außerhalb der Öffnung 75 die Oxid-Schicht 73a mit einer Dicke in einem Bereich von 30nm bis 3µm und auf der Oxid-Schicht 73a die Nitrid-Schicht 73b mit einer Dicke von 55nm bis 5,5µm aufweist. Alternativ hierzu könnten die jeweiligen Schicht-Dicken der die Passivierung 73a, 73b bildenden Schichten bei der Fuse-Struktur gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung beliebig ausgeführt werden.
  • Auch könnte das Substrat bzw. der Substratbereich 53, 11d bei den Fuse-Strukturen 13, 51, 81, 101 gemäß der vorliegenden Erfindung aus einem beliebigen Material, wie z.B. einem halbleitenden Material, z.B. Gallium-Arsenid, oder einem beliebigen auch isolierenden Material ausgeführt sein. Für die Fuse-Strukturen 13, 51, 81, 101 gemäß der vorliegenden Erfindung ergeben sich auch beliebige Einsatzmöglichkeiten wie z.B. in Hochfrequenz-Schaltungen, deren elektrisches Verhalten davon beeinflusst wird, ob die Fuse-Leiterbahn 19, 71, durchtrennt worden ist oder nicht, wobei die Hochfrequenz-Schaltungen mit der Fuse-Leiterbahn 19, 71 elektrisch wirksam verbunden sind und in einem spezifizierten Betriebsbereich ein Wechselsignal liefern, dessen Frequenz in einem Bereich oberhalb von 1 MHz liegt.

Claims (17)

  1. Fuse-Struktur (13; 51; 81; 101; 111), mit: einem Substrat (11d; 53); einer Fuse-Leiterbahn (19; 71), die näher einer ersten Chipoberfläche (11a) als einer zweiten (11b) der ersten Chipoberfläche (11a) abgewandten Chipoberfläche angeordnet ist; einer Metallisierungs-Schicht (15; 67) auf dem Substrat (11d; 53), die auf einer der ersten Chipoberfläche (11a) abgewandten Seite der Fuse-Leiterbahn (19; 71) angeordnet ist; und einer planaren Barriere-Mehrschichtanordnung (17; 69), die zwischen der Fuse-Leiterbahn (19; 71) und der Metallisierungs-Schicht (15; 67) angeordnet ist und mehrere Barriere-Schichten (17a, 17b, 17c) aus unterschiedlichem Material aufweist; wobei die Fuse-Leiterbahn (19; 71), die Metallisierungs-Schicht (15; 67) und die Barriere-Mehrschichtanordnung (17; 69) derart angeordnet sind, dass bei einer Durchtrennung der Fuse-Leiterbahn (19; 71) und der Barriere-Mehrschichtanordnung (17; 69) ein erster Bereich (15a; 67a) der Metallisierungs-Schicht (15; 67) von einem zweiten Bereich (15b; 67b) der Metallisierungs-Schicht (15; 67) elektrisch isoliert ist, wobei die Barriere-Mehrschichtanordnung (17; 69) eine erste Barriere-Schicht (17a) aus Tantal-Nitrid, eine zweite Barriere-Schicht (17b) aus Titan und eine dritte Barriere-Schicht (17c) aus Titan-Nitrid aufweist, wobei die zweite Barriere-Schicht (17b) zwischen der ersten Barriere-Schicht (17a) und der dritten Barriere-Schicht (17c) angeordnet ist, und wobei eine Dicke der ersten Barriere-Schicht (17a) höher ist als eine Dicke der zweiten Barriere-Schicht (17b) und eine Dicke der dritten Barriere-Schicht (17c), und die Dicke der dritten Barriere-Schicht (17c) höher ist als die Dicke der zweiten Barriere-Schicht (17b).
  2. Fuse-Struktur (13; 51; 81; 101; 111) gemäß Anspruch 1, bei der die Fuse-Leiterbahn (19; 71) und der erste (15a; 67a) und der zweite (15b; 67b) Bereich der Metallisierungs-Schicht (15; 67) planare Strukturen sind.
  3. Fuse-Struktur (13; 51; 81; 101; 111) gemäß einem der Ansprüche 1 oder 2, bei der die mehreren Barriere-Schichten (17a, 17b, 17c) jeweils planare Strukturen sind.
  4. Fuse-Struktur (13; 51; 81; 101; 111) gemäß einem der Ansprüche 1 bis 3, bei der die mehreren Barriere-Schichten (17a, 17b, 17c) jeweils aneinander angrenzen.
  5. Fuse-Struktur (13; 51; 81; 101; 111) gemäß einem der Ansprüche 1 bis 4, bei der die planare Barriere-Mehrschichtanordnung (17; 69) eine Barriere-Schicht (17a) und eine weitere Barriere-Schicht (17b) aufweist, die in einer Draufsicht in einer Richtung von der ersten Chipoberfläche (11a) zu der zweiten Chipoberfläche (11b) vollständig überlappen.
  6. Fuse-Struktur (13; 51; 81; 101; 111) gemäß einem der Ansprüche 1 bis 5, bei der eine Dicke der Barriere-Mehrschichtanordnung (17; 69) in einem Bereich von 20 nm bis 2 µm liegt.
  7. Fuse-Struktur (13; 51; 81; 101; 111) gemäß einem der Ansprüche 1 bis 6, mit einem Metallebenen-Bereich (11c) auf dem Substrat (11d), der eine Mehrzahl an MetallSchichten (57; 61, 65), die Fuse-Leiterbahn (19; 71), die Metallisierungs-Schicht (15; 67) und die Barriere-Mehrschichtanordnung (17; 69) umfasst, wobei die Metallisierungs-Schicht (15; 67) so nahe der ersten Chipoberfläche (11a) angeordnet ist, dass ein Verhältnis eines Abstands der Metallisierungs-Schicht (15; 67) von einer Grenze zwischen dem Substrat (11d; 53) und dem Metallebenen-Bereich (11c) zu einem Abstand der Metallisierungs-Schicht (67) von der ersten Chipoberfläche (11a) in einem Bereich von mehr als zwei liegt.
  8. Fuse-Struktur (101) gemäß einem der Ansprüche 1 bis 7, mit einer Gegenelektrode (103) auf einer der ersten Chipoberfläche abgewandten Seite der Metallisierungs-Schicht (67), die von der Metallisierungs-Schicht (67) elektrisch getrennt ist.
  9. Fuse-Struktur (101) gemäß Anspruch 8, bei der die Gegenelektrode (103) eine planare Struktur ist.
  10. Fuse-Struktur (51; 81; 101; 111) gemäß einem der Ansprüche 1 bis 9, mit einer Passivierung (73a, 73b), die an der ersten Chipoberfläche angeordnet ist und eine Ausnehmung (75) aufweist, so dass eine Dicke der Passivierung (73a) in einem Bereich, der in einer Draufsicht auf die Fuse-Struktur (51; 81; 101; 111) in einer Richtung von der ersten Chipoberfläche zu der zweiten Chipoberfläche mit der Fuse-Leiterbahn (71) überlappt, geringer ist als eine Dicke der Passivierung (73a, 73b) in einem Bereich, der in der Draufsicht nicht mit der Fuse-Leiterbahn (71) überlappt.
  11. Fuse-Struktur (51; 81; 101; 111) gemäß einem der Ansprüche 1 bis 10, mit einer Passivierung (73a, 73b), die so gegenüber der Fuse-Leiterbahn (69) angeordnet ist, dass ein Abstand der Fuse-Leiterbahn (71) von einer der Fuse-Leiterbahn (71) abgewandten Oberfläche der Passivierung (73a, 73b) in einem Bereich von weniger als 500 nm liegt.
  12. Fuse-Struktur (13; 51; 81; 101; 111) gemäß einem der Ansprüche 1 bis 11, bei der die Fuse-Leiterbahn (19; 71) so ausgebildet ist, um durch einen Beschuss mit Laserenergie in einer Richtung von der ersten Chipoberfläche (11a) zu der zweiten Chipoberfläche (11b) durchtrennt zu werden.
  13. Fuse-Struktur (101) gemäß einem der Ansprüche 1 bis 12, bei der die Fuse-Leiterbahn (71) mit einer Hochfrequenz-Schaltung elektrisch wirksam verbunden ist und ausgelegt ist, um ein elektrisches Verhalten der Hochfrequenz-Schaltung zu beinflussen, so dass die Hochfrequenz-Schaltung ein anderes elektrisches Verhalten aufweist, wenn die Fuse-Leiterbahn (71) durchtrennt ist, als wenn die Fuse-Leiterbahn (71) nicht durchtrennt wäre, wobei die Hochfrequenz-Schaltung ausgelegt ist, um ein Wechselsignal zu liefern, dessen Frequenz in einem Bereich oberhalb von 1 MHz liegt.
  14. Fuse-Struktur (51; 81; 101; 111) nach Anspruch 1, mit einer Passivierung (73a, 73b), die eine erste Passivierungs-Schicht (73a) aus einem Oxid und eine zweite Passivierungs-Schicht (73b) aus einem Nitrid aufweist, wobei die erste Passivierungs-Schicht (73a) zwischen der zweiten Passivierungs-Schicht (73b) und der Fuse-Leiterbahn (71) angeordnet ist.
  15. Ein Verfahren zum Herstellen eines elektrischen Bauelements mit einer Fuse-Struktur (13; 51; 81; 101; 111), mit folgenden Schritten: Bereitstellen (S11) eines Substrats (11d; 53); Aufbringen (S13) eines ersten planaren Bereichs (15a; 67a) und eines zweiten planaren Bereichs (15b; 67b) einer Metallisierungs-Schicht (15; 67) auf dem Substrat (11d; 53), so dass der erste planare Bereich (15a; 67a) und der zweite planare Bereich (15b; 67b) voneinander getrennt sind; Bilden (S15) einer planaren Barriere-Mehrschichtanordnung (17; 69), die mehrere Barriere-Schichten (17) aus unterschiedlichen Materialien aufweist, auf den planaren Bereichen (15a, 15b; 67a, 67b) der Metallisierungs-Schicht (15; 67); und Erzeugen (S17) einer Fuse-Leiterbahn (19; 71) so auf der Barriere-Mehrschichtanordnung (17; 69), so dass ein Durchtrennen der Fuse-Leiterbahn (19; 71) und der Barriere-Mehrschichtanordnung (17; 69) zu einem elektrischen Isolieren des ersten Bereichs (15a; 67a) der Metallisierungs-Schicht (15; 67) von dem zweiten Bereich (15b; 67b) der Metallisierungs-Schicht (15; 67) führen würde, wobei die Barriere-Mehrschichtanordnung (17; 69) eine erste Barriere-Schicht (17a) aus Tantal-Nitrid, eine zweite Barriere-Schicht (17b) aus Titan und eine dritte Barriere-Schicht (17c) aus Titan-Nitrid aufweist, wobei die zweite Barriere-Schicht (17b) zwischen der ersten Barriere-Schicht (17a) und der dritten Barriere-Schicht (17c) angeordnet ist, und wobei eine Dicke der ersten Barriere-Schicht (17a) höher ist als eine Dicke der zweiten Barriere-Schicht (17b) und eine Dicke der dritten Barriere-Schicht (17c), und die Dicke der dritten Barriere-Schicht (17c) höher ist als die Dicke der zweiten Barriere-Schicht (17b).
  16. Verfahren gemäß Anspruch 15, bei dem dem Schritt (S17) des Erzeugens der Fuse-Leiterbahn (19; 71) ein Schritt (S19) eines Erzeugens einer strukturierten Passivierung (73a, 73b) auf der Fuse-Leiterbahn (19; 71) und den beiden Bereichen (15a 15b; 67a, 67b) der Metallisierungs-Schicht (15; 67) folgt, so dass eine Dicke der Passivierung(73a, 73b) in einem ersten Teilbereich auf der Fuse-Leiterbahn (19; 71) niedriger ist als eine Dicke der Passivierung (73a, 73b) in einem zweiten Teilbereich auf einem der beiden Bereiche (15a, 15b; 67a, 67b) der Metallisierungs-Schicht (15; 67).
  17. Verfahren gemäß Anspruch 15, bei dem dem Schritt des Erzeugens (S17) der Fuse-Leiterbahn (19; 71) ein Schritt (S19) eines strukturierten Aufbringens einer Passivierung (73a, 73b) auf einem der beiden Bereiche (15a, 15b; 67a, 67b) der Metallisierungs-Schicht (15; 67) und der Fuse-Leiterbahn (19; 71) folgt, so dass die Fuse-Leiterbahn (19; 71) zumindest in einem Teilbereich der Fuse-Leiterbahn (19; 71) nicht von der Passivierung (73a, 73b) bedeckt ist.
DE102006043484.6A 2006-09-15 2006-09-15 Fuse-Struktur und Verfahren zum Herstellen derselben Active DE102006043484B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006043484.6A DE102006043484B4 (de) 2006-09-15 2006-09-15 Fuse-Struktur und Verfahren zum Herstellen derselben
US11/855,004 US8115274B2 (en) 2006-09-15 2007-09-13 Fuse structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006043484.6A DE102006043484B4 (de) 2006-09-15 2006-09-15 Fuse-Struktur und Verfahren zum Herstellen derselben

Publications (2)

Publication Number Publication Date
DE102006043484A1 DE102006043484A1 (de) 2008-04-03
DE102006043484B4 true DE102006043484B4 (de) 2019-11-28

Family

ID=39133937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006043484.6A Active DE102006043484B4 (de) 2006-09-15 2006-09-15 Fuse-Struktur und Verfahren zum Herstellen derselben

Country Status (2)

Country Link
US (1) US8115274B2 (de)
DE (1) DE102006043484B4 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7811231B2 (en) 2002-12-31 2010-10-12 Abbott Diabetes Care Inc. Continuous glucose monitoring system and methods of use
US8771183B2 (en) * 2004-02-17 2014-07-08 Abbott Diabetes Care Inc. Method and system for providing data communication in continuous glucose monitoring and management system
US8066639B2 (en) 2003-06-10 2011-11-29 Abbott Diabetes Care Inc. Glucose measuring device for use in personal area network
US7766829B2 (en) 2005-11-04 2010-08-03 Abbott Diabetes Care Inc. Method and system for providing basal profile modification in analyte monitoring and management systems
US7620438B2 (en) 2006-03-31 2009-11-17 Abbott Diabetes Care Inc. Method and system for powering an electronic device
US8226891B2 (en) 2006-03-31 2012-07-24 Abbott Diabetes Care Inc. Analyte monitoring devices and methods therefor
US20080199894A1 (en) 2007-02-15 2008-08-21 Abbott Diabetes Care, Inc. Device and method for automatic data acquisition and/or detection
US8930203B2 (en) * 2007-02-18 2015-01-06 Abbott Diabetes Care Inc. Multi-function analyte test device and methods therefor
US8732188B2 (en) 2007-02-18 2014-05-20 Abbott Diabetes Care Inc. Method and system for providing contextual based medication dosage determination
US8123686B2 (en) 2007-03-01 2012-02-28 Abbott Diabetes Care Inc. Method and apparatus for providing rolling data in communication systems
WO2008130895A2 (en) 2007-04-14 2008-10-30 Abbott Diabetes Care, Inc. Method and apparatus for providing dynamic multi-stage signal amplification in a medical device
US8665091B2 (en) 2007-05-08 2014-03-04 Abbott Diabetes Care Inc. Method and device for determining elapsed sensor life
US8456301B2 (en) 2007-05-08 2013-06-04 Abbott Diabetes Care Inc. Analyte monitoring system and methods
US20080281179A1 (en) * 2007-05-08 2008-11-13 Abbott Diabetes Care, Inc. Analyte monitoring system and methods
US20080278332A1 (en) * 2007-05-08 2008-11-13 Abbott Diabetes Care, Inc. Analyte monitoring system and methods
US7928850B2 (en) 2007-05-08 2011-04-19 Abbott Diabetes Care Inc. Analyte monitoring system and methods
US8461985B2 (en) 2007-05-08 2013-06-11 Abbott Diabetes Care Inc. Analyte monitoring system and methods
AU2008265542B2 (en) * 2007-06-21 2014-07-24 Abbott Diabetes Care Inc. Health monitor
EP2171031B1 (de) 2007-06-21 2018-12-05 Abbott Diabetes Care Inc. Health management devices and methods
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
US7956466B2 (en) 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
US8103456B2 (en) 2009-01-29 2012-01-24 Abbott Diabetes Care Inc. Method and device for early signal attenuation detection using blood glucose measurements
US9402544B2 (en) 2009-02-03 2016-08-02 Abbott Diabetes Care Inc. Analyte sensor and apparatus for insertion of the sensor
US10136816B2 (en) 2009-08-31 2018-11-27 Abbott Diabetes Care Inc. Medical devices and methods
WO2010127050A1 (en) 2009-04-28 2010-11-04 Abbott Diabetes Care Inc. Error detection in critical repeating data in a wireless sensor system
WO2010138856A1 (en) 2009-05-29 2010-12-02 Abbott Diabetes Care Inc. Medical device antenna systems having external antenna configurations
WO2011026148A1 (en) * 2009-08-31 2011-03-03 Abbott Diabetes Care Inc. Analyte monitoring system and methods for managing power and noise
WO2011026147A1 (en) 2009-08-31 2011-03-03 Abbott Diabetes Care Inc. Analyte signal processing device and methods
KR101096922B1 (ko) * 2009-09-10 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성 방법
US9320461B2 (en) 2009-09-29 2016-04-26 Abbott Diabetes Care Inc. Method and apparatus for providing notification function in analyte monitoring systems
DE102010003555B4 (de) * 2010-03-31 2019-12-24 Globalfoundries Dresden Module One Llc & Co. Kg Aluminiumsicherungen in einem Halbleiterbauelement, das Metallgateelektrodenstrukturen aufweist
CA3115682A1 (en) 2011-02-28 2012-11-15 Abbott Diabetes Care Inc. Devices, systems, and methods associated with analyte monitoring devices and devices incorporating the same
WO2013066873A1 (en) 2011-10-31 2013-05-10 Abbott Diabetes Care Inc. Electronic devices having integrated reset systems and methods thereof
WO2013066847A1 (en) * 2011-10-31 2013-05-10 Abbott Diabetes Care Inc. Analyte sensor
AU2012335830B2 (en) 2011-11-07 2017-05-04 Abbott Diabetes Care Inc. Analyte monitoring device and methods
US9968306B2 (en) 2012-09-17 2018-05-15 Abbott Diabetes Care Inc. Methods and apparatuses for providing adverse condition notification with enhanced wireless communication range in analyte monitoring systems
US10032716B2 (en) 2016-03-28 2018-07-24 International Business Machines Corporation Advanced E-fuse structure with controlled microstructure
US9859209B2 (en) 2016-03-28 2018-01-02 International Business Machines Corporation Advanced e-Fuse structure with enhanced electromigration fuse element
US9893012B2 (en) 2016-03-28 2018-02-13 International Business Machines Corporation Advanced e-fuse structure with hybrid metal controlled microstructure
US10163783B1 (en) * 2018-03-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced area efuse cell structure
DE102018118724B4 (de) * 2018-08-01 2021-04-15 Infineon Technologies Ag Verfahren zum Programmieren einer einmalig programmierbaren Struktur, Halbleiterbauteil und Hochfrequenzbauteil

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
US20040017279A1 (en) * 2002-07-26 2004-01-29 Mitsubishi Denki Kabushiki Kaisha Wiring structure
US20060118963A1 (en) * 2004-11-22 2006-06-08 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712206A (en) * 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
JP3667507B2 (ja) * 1997-10-27 2005-07-06 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6150706A (en) * 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US7034353B2 (en) * 1998-02-27 2006-04-25 Micron Technology, Inc. Methods for enhancing capacitors having roughened features to increase charge-storage capacity
US6111301A (en) * 1998-04-24 2000-08-29 International Business Machines Corporation Interconnection with integrated corrosion stop
US6162686A (en) * 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
US6008075A (en) * 1999-02-11 1999-12-28 Vanguard International Semiconductor Corporation Method for simultaneous formation of contacts between metal layers and fuse windows in semiconductor manufacturing
US6242789B1 (en) * 1999-02-23 2001-06-05 Infineon Technologies North America Corp. Vertical fuse and method of fabrication
US6375159B2 (en) * 1999-04-30 2002-04-23 International Business Machines Corporation High laser absorption copper fuse and method for making the same
US6562674B1 (en) * 1999-07-06 2003-05-13 Matsushita Electronics Corporation Semiconductor integrated circuit device and method of producing the same
US6498385B1 (en) * 1999-09-01 2002-12-24 International Business Machines Corporation Post-fuse blow corrosion prevention structure for copper fuses
US6335229B1 (en) * 1999-10-13 2002-01-01 International Business Machines Corporation Inductive fuse for semiconductor device
US6496053B1 (en) * 1999-10-13 2002-12-17 International Business Machines Corporation Corrosion insensitive fusible link using capacitance sensing for semiconductor devices
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
US6693343B2 (en) * 2000-12-28 2004-02-17 Infineon Technologies Ag Self-passivating Cu laser fuse
US7459763B1 (en) * 2001-10-02 2008-12-02 Actel Corporation Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
US6873027B2 (en) * 2001-10-26 2005-03-29 International Business Machines Corporation Encapsulated energy-dissipative fuse for integrated circuits and method of making the same
US7535078B2 (en) * 2002-02-14 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device having a fuse and method of forming thereof
JP2004096064A (ja) * 2002-07-10 2004-03-25 Mitsubishi Electric Corp 半導体集積回路
US6784049B2 (en) * 2002-08-28 2004-08-31 Micron Technology, Inc. Method for forming refractory metal oxide layers with tetramethyldisiloxane
KR100534096B1 (ko) * 2003-06-24 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역 및 그 제조방법
US7064409B2 (en) * 2003-11-04 2006-06-20 International Business Machines Corporation Structure and programming of laser fuse
JP4284242B2 (ja) * 2004-06-29 2009-06-24 パナソニック株式会社 半導体装置およびその製造方法
KR100585159B1 (ko) * 2004-09-13 2006-05-30 삼성전자주식회사 반도체소자의 퓨즈 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
US20040017279A1 (en) * 2002-07-26 2004-01-29 Mitsubishi Denki Kabushiki Kaisha Wiring structure
US20060118963A1 (en) * 2004-11-22 2006-06-08 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the same

Also Published As

Publication number Publication date
US20080067627A1 (en) 2008-03-20
US8115274B2 (en) 2012-02-14
DE102006043484A1 (de) 2008-04-03

Similar Documents

Publication Publication Date Title
DE102006043484B4 (de) Fuse-Struktur und Verfahren zum Herstellen derselben
DE10164049B4 (de) Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement
DE10337569B4 (de) Integrierte Anschlussanordnung und Herstellungsverfahren
DE19531691A1 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE10125407A1 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE4020195A1 (de) Halbleiterchip und verfahren zu seiner herstellung
EP1815238A1 (de) Elektrisches Bauelement
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE19945820A1 (de) Halbleitervorrichtung
WO2000001010A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE4210821A1 (de) Verbindungsaufbau einer halbleitereinrichtung und verfahren zur herstellung desselben
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE10030442B4 (de) Verbindungselement in einem integrierten Schaltkreis
EP1520299B1 (de) Satz integrierter kondensatoranordnungen, insbesondere integrierter gitterkondensatoren
DE102018118724B4 (de) Verfahren zum Programmieren einer einmalig programmierbaren Struktur, Halbleiterbauteil und Hochfrequenzbauteil
DE10062238A1 (de) Herstellungsverfahren einer Halbleitervorrichtung und Halbleitervorrichtung
DE10313047B3 (de) Verfahren zur Herstellung von Chipstapeln
DE112022000376B4 (de) Halbleitersubstrat aufweisend eine Substratdurchkontaktierung und Verfahren zu deren Herstellung
DE3930655A1 (de) Halbleitervorrichtung mit vielschichtig gestapelter verbindungsschicht und verfahren zu deren herstellung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative