DE19835898A1 - Halbleitervorrichtung und zugehöriges Herstellungsverfahren - Google Patents

Halbleitervorrichtung und zugehöriges Herstellungsverfahren

Info

Publication number
DE19835898A1
DE19835898A1 DE1998135898 DE19835898A DE19835898A1 DE 19835898 A1 DE19835898 A1 DE 19835898A1 DE 1998135898 DE1998135898 DE 1998135898 DE 19835898 A DE19835898 A DE 19835898A DE 19835898 A1 DE19835898 A1 DE 19835898A1
Authority
DE
Germany
Prior art keywords
insulating layer
contact
line
layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1998135898
Other languages
English (en)
Inventor
Kazuo Tomita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19835898A1 publication Critical patent/DE19835898A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervor­ richtung und ein zugehöriges Herstellungsverfahren. Die Erfin­ dung bezieht sich insbesondere auf eine Halbleitervorrichtung mit einem gestapelten Verbindungskontakt, und insbesondere auf eine Halbleitervorrichtung mit Leitungen, die unter einer Mehr­ zahl von den gestapelten verbindungskontaktbildenden Kontakten vorgesehen sind, oder auf eine Halbleitervorrichtung mit Leitun­ gen, welche in der Nähe von Verbindungen einer Mehrzahl von Kon­ takten angeordnet sind.
Fig. 12 ist eine Querschnittsansicht einer der Anmelderin be­ kannten Halbleitervorrichtung mit einer Struktur eines gestapel­ ten Verbindungskontaktes.
Die Halbleitervorrichtung der Fig. 12 weist folgendes auf: ein Halbleitersubstrat 101, eine erste Isolierschicht 102, welche auf dem Halbleitersubstrat 101 geschichtet ist, ein Barrierenme­ tall 103, welches auf einer Oberfläche eines in der ersten Iso­ lierschicht 102 vorgesehenen Kontaktloches geschichtet ist, und Wolfram 104, welches das Kontaktloch füllt; das Barrierenmetall (Sperrschichtmetall) 103 und das Wolfram 104 bilden den ersten Kontakt 105.
Auf dem ersten Kontakt 105 ist durch Bemustern die erste Leitung 109 vorgesehen, welche aus einer AlCu-Schicht 107 und Barrieren­ metallen 106 und 108 gebildet ist, die auf den unteren und obe­ ren Oberflächen der AlCu-Schicht 107 gebildet ist. Auf einer Oberfläche der ersten Leitung 109 und einer Oberfläche der Iso­ lierschicht 102 sind eine Isolierschicht 110a mit einer einheit­ lichen Dicke und Isolierschichten 110b und 110c mit jeweils eben gemachten Oberflächen geschichtet, welche die zweite Isolier­ schicht 110 bilden. Die Isolierschichten 110a und 110c sind aus δ-TEOS (δ-Tetraethylorthosilikat) gemacht und die Isolierschicht 110b ist aus SOG (Spin on Glas, schleuderbeschichtetes Glas) ge­ macht.
Ein Barrierenmetall 111 ist in einem Abschnitt gebildet, welcher mindestens eine Oberfläche eines in der zweiten Isolierschicht 110 gebildeten Verbindungskontaktlochs auf der Oberfläche der ersten Leitung 109 entspricht, und das Verbindungskontaktloch ist beispielsweise mit Wolfram 112 gefüllt. Das Barrierenmetall 111 und das Wolfram 112 bilden einen Kontakt 113.
Ferner ist die zweite Leitung 117, welche aus einer AlCu-Schicht 115 und Barrierenmetallschichten 114 und 116 besteht, welche auf den unteren und oberen Oberflächen der AlCu-Schicht 115 gebildet sind, derart auf einer Oberfläche der zweiten Isolierschicht 110 gebildet, daß sie in Kontakt mit dem Kontakt 113 kommt.
Wie in Fig. 12 gezeigt ist, wird, wenn der erste Kontakt 105, die erste Leitung 109, der zweite Kontakt 113 und die zweite Leitung 117 gut ausgerichtet sind, eine gute gegenseitige Ver­ bindung erhalten und gute Lückenfülleigenschaften des Kontaktes werden ebenfalls erhalten.
In einem Fall der Fig. 13 hat jedoch in dem Bereich, in dem ein für das Einbetten des zweiten Kontaktes 113 benutztes Verbin­ dungskontaktloch 118 lediglich die erste Leitung 109 überlappt und ein Teil des Durchgangskontaktlochs 118 außerhalb der Ober­ fläche er ersten Leitung 109 gebildet ist, die Isolierschicht 110b aus dem SOG einer internen Wand des Verbindungskontaktlo­ ches 118 eine breitere freigelegte Fläche. Deshalb gibt es, wenn eine Schicht einer leitenden Substanz 112a bei hoher Temperatur durch CVD (Chemical Vapor Deposition, Chemische Dampfphasenab­ scheidung) zum Füllen des Inneren des Verbindungskontaktloches 118 gebildet ist, ein Abgas 119 (d. h. eine Gasentwicklung) von dem SOG der Isolierschicht 110b, und das Abgas 119 strömt durch das Verbindungskontaktloch 118 aus. Aus diesem Grund wird das Verbindungskontaktloch 118 nicht vollständig mit der leitenden Substanz 112a gefüllt, wodurch ein Hohlraum 118a erzeugt wird.
Wenn der Hohlraum 118a innerhalb des zweiten Kontaktes 113a in dem Verbindungskontaktloch 118 wie in Fig. 14 gezeigt erzeugt wird, steigt der Kontaktwiderstand wesentlich an und es ist da­ durch unmöglich, eine gute elektrische Verbindung zu erhalten, sogar falls die zweite Leitung 117 auf dem zweiten Kontakt 113a gebildet ist.
Fig. 15 ist eine Querschnittsansicht einer Halbleitervorrich­ tung, welche in der JP 8-250589 A gezeigt ist.
Die Halbleitervorrichtung der Fig. 15 hat leitende Schichten 120, 121, 122 und 123, welche eine Leitung 124 bilden, und lei­ tende Schichten 125 und 126, welche eine Seitenwand 127 bilden, und insbesondere eine Ti-Schicht 120, eine TiN-Schicht 121, eine Al-Si-Schicht 122, eine TiN-Schicht 123, eine TiN-Schicht 125 und eine W-Schicht 126.
Eine zwischenschicht-Isolierschicht 128 ist auf der Leitung 124 geschichtet und ein Kontakt 131 ist in der Zwischenschicht- Isolierschicht 128 eingebettet, wobei sie in Kontakt mit der Leitung 124 steht. Der Kontakt 131 besteht aus einer TiN-Schicht 129, welche auf einer inneren Wand des Kontaktloches gebildet ist, und einer W-Schicht 130, welche eine Öffnung füllt. Eine Leitung 135 ist oberhalb einer oberen Oberfläche der Zwischen­ schicht-Isolierschicht 128 gebildet, wobei sie elektrisch mit dem Kontakt 131 verbunden ist. Die Leitung 135 besteht aus einer Ti-Schicht 132, einer Al-Si-Schicht 133 und einer TiN-Schicht 134, welche in dieser Reihenfolge geschichtet sind.
Die Halbleitervorrichtung der Fig. 15 ermöglicht eine gute elek­ trische Verbindung, sogar falls es eine Abweichung in der Aus­ richtung zwischen der Unterschichtleitung 124 und des darauf ge­ bildeten Kontaktes 131 gibt, wegen eines weiteren Spielraums der Ausrichtung, welche durch Vorsehen der Seitenwände 127 aus einer leitenden Substanz, die auf den Seitenoberflächen der Leitung 124 befestigt ist, erhalten wird.
Um die Seitenwand 127 aus einer leitenden Substanz zu bilden, wird jedoch die leitende Substanz auf Oberflächen geschichtet, welche einer Oberfläche der Leitung 124 und einer unteren Ober­ fläche der Zwischenschicht-Isolierschicht 128 (auf der die Lei­ tung 124 durch Bemustern vorgesehen ist) entsprechen, und ein Überätzen zum teilweisen Entfernen der leitenden Substanz wird benötigt, um die Seitenwand 127 in einem Herstellungsprozeß der­ art zu belassen, so daß ein Kurzschluß zwischen der Leitung 124 und anderen Leitungen vermieden wird, was notwendigerweise eine Beschädigung der oberen Oberfläche der Leitung 124 aufgrund des Ätzens verursacht.
Die Beschädigung der TiN-Schicht 123 in einer Oberflächenschicht der Leitung 124 verschlechtert die Schichtqualität als eine An­ tireflexionsschicht beim Bemustern der Leitung 124, und dies verursacht ein Problem des Behinderns des Bildens einer guten Ätzmaske.
Ferner ergibt sich, wenn die leitende Substanz der Seitenwand 127 auf der Zwischenschicht-Isolierschicht 128 nicht vollständig durch Atzen entfernt werden kann, ein anderes Problem des Verur­ sachens eines Kurzschlusses zwischen dem gestapelten Verbin­ dungskontakt und anderen leitenden Schichten.
Ferner ergibt sich, im Bezug auf eine Struktur eines gestapelten Verbindungskontaktes gemäß einer der Anmelderin bekannten Struk­ tur der Fig. 16, wenn der gestapelte Verbindungskontakt durch Überlappen des ersten und zweiten Kontaktes 105 und 113 gebildet ist und eine Leitung 136, welche elektrisch davon isoliert sein muß, in der Nähe des gestapelten Verbindungskontaktes gebildet ist, falls es nur einen kleinen Spielraum der Ausrichtung der Leitung 136 und des ersten und zweiten Kontakte 105 und 113 gibt, ein weiteres anderes Problem des Verursachens eines Kurz­ schlusses, falls eine Abweichung in der Ausrichtung vorhanden ist.
Eine Aufgabe der vorliegenden Erfindung ist es, eine Halbleiter­ vorrichtung mit einer Struktur eines gestapelten Verbindungskon­ taktes anzugeben, welche eine Leitung aufweist, die zwischen zwei gestapelten verbindungskontaktbildenden Kontakten vorgese­ hen ist, und welche ausgezeichnete elektrische Charakteristika ohne einen beim Füllen eines Verbindungskontaktloches erzeugten Hohlraum erreicht, und eine Halbleitervorrichtung mit einer Struktur eines gestapelten Verbindungskontaktes anzugeben, wel­ che ausgezeichnete elektrische Charakteristika mit einer stärke­ ren elektrischen Isolierung zwischen dem gestapelten Verbin­ dungskontakt und einer dazu benachbarten Leitung auf einer Zwi­ schenschicht-Isolierschicht erreicht.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 oder 6 bzw. durch ein Verfahren nach Anspruch 11.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Die vorliegende Erfindung richtet sich auf eine Halbleitervor­ richtung. Gemäß eines ersten Aspektes weist die Halbleitervor­ richtung folgendes auf: ein Halbleitersubstrat; eine erste Iso­ lierschicht, welche auf dem Halbleitersubstrat geschichtet ist; eine zweite Isolierschicht, welche auf einer Oberfläche der er­ sten Isolierschicht geschichtet ist; einen ersten Kontakt, der auf einem aktiven Bereich in einem Oberflächenbereich des Halb­ leitersubstrats derart gebildet ist, daß er die erste Isolier­ schicht durchdringt; eine Leitung, welche auf der Oberfläche der ersten Isolierschicht gebildet ist und in Kontakt mit dem ersten Kontakt steht; eine Seitenwand, welche auf einer Seitenoberflä­ che der Leitung gebildet ist und aus einer isolierenden Substanz gemacht ist, die von einer Substanz der zweiten Isolierschicht verschieden ist; und einen zweiten Kontakt, der in der zweiten Isolierschicht eingebettet ist.
Gemäß eines zweiten Aspektes ist in der Halbleitervorrichtung des ersten Aspektes die isolierende Substanz, aus der die Sei­ tenwand gemacht ist, auch auf einem Bereich in der Oberfläche der Leitung, der ein anderer ist als die Kontaktfläche, auf der die Leitung mit dem zweiten Kontakt in Kontakt kommt, und der Oberfläche der ersten Isolierschicht geschichtet.
Gemäß eines dritten Aspektes weist die Leitung in der Halblei­ tervorrichtung des zweiten Aspektes eine Barrierenmetallschicht in ihrer oberen Oberfläche oder in ihrer oberen und unteren Oberfläche auf.
Gemäß eines vierten Aspektes besteht die zweite Isolierschicht in der Halbleitervorrichtung des ersten Aspektes aus einer Mehr­ zahl von Isolierschichten, welche eine Fließschicht aufweist, die von einer unteren Oberfläche der zweiten Isolierschicht bis zu einer Höhe vorgesehen ist, die einer oberen Oberfläche der Leitung entspricht.
Gemäß eines fünften Aspektes weist die Halbleitervorrichtung folgendes auf: ein Halbleitersubstrat; eine erste Isolier­ schicht, welche auf dem Halbleitersubstrat geschichtet ist; eine zweite Isolierschicht, welche auf einer Oberfläche der ersten Isolierschicht gebildet ist; einen ersten Kontakt, der derart auf einem aktiven Bereich in einem Oberflächenbereich des Halb­ leitersubstrats gebildet ist, daß er die erste Isolierschicht durchdringt; einen zweiten Kontakt, der derart gebildet ist, daß er die zweite Isolierschicht durchdringt, und der in Kontakt mit dem ersten Kontakt steht; eine auf der ersten Isolierschicht ge­ bildete Leitung; eine auf der Leitung geschichtete Isolier­ schicht, welche aus einer isolierenden Substanz gebildet ist, die verschieden ist von einer Substanz der zweiten Isolier­ schicht; und eine Seitenwand, welche auf Seitenoberflächen der Leitung und der Isolierschicht gebildet ist und aus einer iso­ lierenden Substanz gebildet ist, welche verschieden von der Sub­ stanz der zweiten Isolierschicht ist.
Gemäß eines sechsten Aspektes ist in der Halbleitervorrichtung des fünften Aspektes die Leitung auf der ersten Isolierschicht mit einer anderen Isolierschicht dazwischen angeordnet angeord­ net.
Gemäß eines siebten Aspektes überlappt in der Halbleitervorrich­ tung des fünften Aspektes der zweite Kontakt oder sowohl der er­ ste als auch der zweite Kontakt mindestens einen Teil der Lei­ tung.
Gemäß eines achten Aspektes ist in der Halbleitervorrichtung des ersten Aspektes eine Oberschichtleitung oder ein Kondensator derart auf der zweiten Isolierschicht gebildet, daß sie/er in Kontakt mit dem zweiten Kontakt steht.
Die vorliegende Erfindung richtet sich auf ein Herstellungsver­ fahren einer Halbleitervorrichtung. Gemäß eines neunten Aspektes weist das Verfahren folgende Schritte auf: Schichten einer er­ sten Isolierschicht auf ein Halbleitersubstrat; Bilden eines er­ sten Kontaktes auf einem aktiven Bereich in einem Oberflächenbe­ reich des Halbleitersubstrats in einer derartigen Weise, daß der erste Kontakt die erste Isolierschicht durchdringt; Vorsehen ei­ ner Leitung durch Bemustern auf die erste Isolierschicht in ei­ ner derartigen Weise, daß die Leitung in Kontakt mit dem ersten Kontakt kommt; Bilden einer Seitenwand aus einer isolierenden Substanz auf mindestens einer Seitenoberfläche der Leitung durch Schichten der isolierenden Substanz auf der ersten Isolier­ schicht einschließlich einer Oberfläche der Leitung und Rückät­ zen der isolierenden Substanz; Schichten einer zweiten Isolier­ schicht auf die Leitung, die erste Isolierschicht und die iso­ lierende Substanz, wobei sie aus einer Substanz gemacht ist, welche von der isolierenden Substanz verschieden ist; und Ein­ betten eines zweiten Kontaktes in die zweiten Isolierschicht, um ihn in Kontakt mit der Leitung zu bringen.
Gemäß eines zehnten Aspektes wird in dem Verfahren des neunten Aspektes die isolierende Substanz auf der ersten Isolierschicht außerhalb der Leitung und auf einem Bereich zum Bilden der Sei­ tenwand vollständig durch Ätzen entfernt in dem Schritt zum Bil­ den der Seitenwand.
Gemäß eines elften Aspektes weist das Herstellungsverfahren ei­ ner Halbleitervorrichtung folgendes auf: Schichten einer ersten Isolierschicht auf ein Halbleitersubstrat; Bilden eines ersten Kontaktes auf einem aktiven Bereich in einem Oberflächenbereich des Halbleitersubstrats in einer derartigen Weise, daß der erste Kontakt die erste Isolierschicht durchdringt; Vorsehen einer Leitung durch Schichten einer leitenden Schicht und einer iso­ lierenden Schicht auf die erste Isolierschicht und Bemustern der leitenden Schicht und der Isolierschicht in einer vorbestimmten Konfiguration; Bilden einer Seitenwand aus einer isolierenden Substanz auf mindestens einer Seitenoberfläche der Leitung durch Schichten der isolierenden Substanz auf die Leitung und die er­ ste Isolierschicht und Rückätzen der isolierenden Substanz; Schichten einer zweiten Isolierschicht auf die Leitung, die er­ ste Isolierschicht und die Seitenwand, wobei sie aus einer Sub­ stanz gemacht ist, die von der isolierenden Substanz verschieden ist; und Bilden eines zweiten Kontaktes, der in Kontakt mit den ersten Kontakt gebracht werden soll, in einer derartigen Weise, daß der zweite Kontakt die zweite Isolierschicht durchdringt.
Gemäß eines zwölften Aspektes wird eine andere Isolierschicht in dem Verfahren des zehnten Aspektes auf der ersten Isolierschicht angeordnet und die Leitung wird auf der anderen Isolierschicht angeordnet.
In der Halbleitervorrichtung des ersten Aspektes dient, da die Seitenwand auf der Seitenoberfläche der Leitung durch Schichten der isolierenden Substanz gebildet ist, welche verschieden ist von der zweiten Isolierschicht, sogar falls ein Teil des Verbin­ dungskontaktloches die Seitenwand überlappt aufgrund einer Ab­ weichung in der Ausrichtung, wenn das Verbindungskontaktloch in der zweiten Isolierschicht zum Einbetten des zweiten Kontaktes vorgesehen wird, die Seitenwand als ein Ätzstopper zum Unter­ drücken eines unnötigen Ätzens der zweiten Isolierschicht. Des­ halb ist es möglich, eine freigelegte Fläche der zweiten Iso­ lierschicht in dem Verbindungskontaktloch zu verringern und eine Verschlechterung in den Lückenfülleigenschaften des Kontaktes aufgrund des Abgases zu unterdrücken.
In der Halbleitervorrichtung des zweiten Aspektes kann, da das Ätzen der isolierenden Substanz in einem Zustand beendet wird, in dem die isolierende Substanz etwas (leicht) auf der oberen Oberfläche der Leitung und der Oberfläche der ersten Isolier­ schicht belassen wird, wenn die Seitenwand gebildet wird, ein Überätzen der Oberfläche der Leitung gesteuert werden, und es wird deshalb möglich, eine Verschlechterung in der Schichtquali­ tät der Oberfläche der Leitung als eine Antireflexionsschicht zu unterdrücken. Da die Substanz der Seitenwand nicht leitend son­ dern isolierend ist, tritt kein Kurzschluß zwischen der Leitung und anderen Leitungen auf, sogar falls die Schicht dieser Sub­ stanz etwas auf der ersten Isolierschicht belassen wird.
In der Halbleitervorrichtung des dritten Aspektes kann, da die Leitung die Barrierenmetallschicht in ihrer oberen Oberfläche oder sowohl in ihrer oberen als auch unteren Oberfläche auf­ weist, eine gute Verbindung zwischen der Leitung und dem ersten und dem zweiten Kontakt erreicht werden, und ferner kann eine gute Photolithographie ausgeführt werden, da die Barrierenme­ tallschicht in der oberen Oberfläche der Leitung als eine Anti­ reflexionsschicht dient.
In der Halbleitervorrichtung des vierten Aspektes ist es, da die Seitenwand durch Schichten der Substanz, die von der zweiten Isolierschicht verschieden ist, auf der Seitenoberfläche der Leitung gebildet wird, auch wenn die zweite Isolierschicht die Fließschicht auf der Höhe der Leitung aufweist, möglich, das Frei legen der Fließschicht zu unterdrücken, wenn das Verbin­ dungskontaktloch vorgesehen wird und das Abgas aus (von) der Fließschicht zu steuern, wenn die Temperatur ansteigt. Deshalb kann der Kontakt mit guten Lückenfülleigenschaften (Lückenfüllcharakteristika) erreicht werden.
In der Halbleitervorrichtung des fünften Aspektes kann, da die obere Fläche der Leitung von der Isolierschicht aus der Sub­ stanz, welche von der zweiten Isolierschicht verschieden ist, und der Seitenwand umgeben ist, wenn die Leitung und der zweite Kontakt, welche elektrisch voneinander isoliert sind, ohne einen Spielraum der Ausrichtung gebildet werden, ein Kurzschluß zwi­ schen der Leitung und dem zweiten Kontakt unterdrückt werden. Daher kann, da es möglich ist, einen Kurzschluß zu unterdrücken und einen elektrisch schlechten Effekt zu vermeiden, sogar falls es keinen Spielraum der Ausrichtung gibt, eine hoch integrierte Struktur erreicht werden.
In der Halbleitervorrichtung des sechsten Aspektes können, da eine andere Isolierschicht auf der unteren Oberfläche der Lei­ tung gebildet ist, der erste Kontakt und die Leitung auf sichere Weise voneinander isoliert werden, sogar falls sie teilweise aufgrund der Abweichung der Ausrichtung überlappen.
In der Halbleitervorrichtung des siebten Aspektes ist es, da die Isolierschicht und die Seitenwand auf der oberen, seitlichen und unteren Oberfläche der Leitung gebildet sind, möglich, einen Kurzschluß zwischen dem zweiten Kontakt und der Leitung oder zwischen dem ersten und dem zweiten Kontakt und der Leitung zu unterdrücken, sogar falls sie teilweise überlappen aufgrund des Nichtvorhandenseins eines Spielraums der Ausrichtung für eine höhere Integration.
In der Halbleitervorrichtung des achten Aspektes ist es, da die Oberschichtleitung oder der Kondensator gebildet sind und diese in Kontakt mit dem zweiten Kontakt stehen, möglich, ein Potenti­ al der Oberschichtleitung oder des Kondensators in einer guten Bedingung auf den ersten und den zweiten Kontakt zu übertragen, und auch auf die Leitung, falls die Struktur auf die Halbleiter­ vorrichtung des ersten Aspektes angewendet wird.
Das Verfahren des neunten Aspektes ermöglicht es, daß der zweite Kontakt in einer guten Bedingung ohne einen Hohlraum eingebettet wird, wenn die Leitung in den gestapelten Verbindungskontakt, der aus dem ersten und dem zweiten Kontakt besteht, dazwischen angeordnet wird.
Das Verfahren des zehnten Aspektes unterdrückt eine Verschlech­ terung in der Schichtqualität als eine Antireflexionsschicht, da das oberflächliche Rückätzen beim Bilden der Seitenwand etwas die Isoliersubstanz auf den Oberflächen der Leitung und der er­ sten Isolierschicht beläßt und eine Beschädigung der Oberfläche der Leitung aufgrund eines Überätzens vermeidet. Ferner gibt es, da die Schicht, welche etwas auf der ersten Isolierschicht be­ lassen wird, nicht leitend, sondern isolierend ist, keine Mög­ lichkeit des Verursachens eines Kurzschlusses zwischen der Lei­ tung und anderen Leitungen.
Das Verfahren des elften Aspektes unterdrückt einen Kurzschluß zwischen der Leitung und den Kontakten durch Bedecken der Ober­ fläche der Leitung mit der Substanz, welche von der zweiten Iso­ lierschicht verschieden ist, wenn die Leitung in der Nachbar­ schaft des gestapelten Verbindungskontaktes, der aus dem ersten und zweiten Kontakt besteht, gebildet wird, wobei sie elektrisch davon isoliert ist. Da die elektrische Isolierung gesichert ist, sogar wenn die Leitung und der Kontakt teilweise einander über­ lappen, kann eine Halbleitervorrichtung mit guten elektrischen Charakteristika (elektrischen Eigenschaften) erreicht werden, wenn die Struktur auf eine Vorrichtung ohne einen Spielraum der Ausrichtung angewendet wird.
Das Verfahren des zwölften Aspektes unterdrückt auf sichere Wei­ se einen Kurzschluß zwischen dem ersten Kontakt und der Leitung, sogar falls es eine Abweichung der Ausrichtung dazwischen gibt, da die Isolierschicht auch auf der unteren Oberfläche der Lei­ tung gebildet ist.
Weiter Merkmale und Zweckmäßigkeiten ergeben sich aus der fol­ genden Beschreibung von Ausführungsformen der vorliegenden Er­ findung unter Bezugnahme auf die beiliegenden Figuren. Von die­ sen zeigen:
Fig. 1 eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2A und 2B eine Ablaufdarstellung des Herstellens der Halbleitervorrichtung gemäß der ersten Ausfüh­ rungsform der vorliegenden Erfindung;
Fig. 3 die Halbleitervorrichtung gemäß der ersten Aus­ führungsform der vorliegenden Erfindung;
Fig. 4 eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 5A und 5B eine Ablaufdarstellung der Herstellung der Halbleitervorrichtung gemäß der zweiten Ausfüh­ rungsform der vorliegenden Erfindung;
Fig. 6 eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
Fig. 7 eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
Fig. 8 eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
Fig. 9A bis 9c und 10A bis 10C eine Ablaufdarstellung der Halbleitervorrich­ tung gemäß der fünften Ausführungsform der vor­ liegenden Erfindung;
Fig. 11 die Halbleitervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung;
Fig. 12 bis 14 der Anmelderin bekannte Strukturen;
Fig. 15 eine bekannte Struktur; und
Fig. 16 eine der Anmelderin bekannte Struktur.
Erste Ausführungsform
Im folgenden wird die erste Ausführungsform der vorliegenden Er­ findung diskutiert.
Fig. 1 ist eine Querschnittsansicht einer Halbleitervorrichtung der ersten Ausführungsform. Die Halbleitervorrichtung der Fig. 1 weist folgendes auf: ein Halbleitersubstrat l, beispielsweise ein P-Siliziumsubstrat, welches ein Wafer mit einem spezifischen Widerstand von 10Ω.cm ist, eine auf dem Halbleitersubstrat 1 ge­ schichtete erste Isolierschicht 2, ein Barrierenmetall 3, wel­ ches auf einer Oberfläche in einem in der ersten Isolierschicht 2 vorgesehenen Kontaktloch geschichtet ist und in Kontakt mit einem aktiven Bereich in einem Oberflächenbereich des Halblei­ tersubstrats 1 steht, und Wolfram 4, welches auf dem Barrieren­ metall 3 zum Füllen des Kontaktloches geschichtet ist; und das Barrierenmetall 3 und das Wolfram 4 bilden den ersten Kontakt 5.
Eine Leitung 9 ist auf dem Kontakt 5 mit einer Abweichung in der Ausrichtung vorgesehen und weist ein Barrierenmetall 6, eine AlCu-Schicht 7 und ein Oberschichtbarrierenmetall 8 auf. Seiten­ wände 10 aus einer Isoliersubstanz sind auf Seitenoberflächen der Leitung 9 gebildet.
Auf einer Oberfläche der Leitung 9 sind eine erste, eine zweite und eine dritte Zwischenschicht-Isolierschicht 11a, 11b und 11c geschichtet, welche die zweite Isolierschicht 11 bilden. Die zweite zwischenschicht-Isolierschicht 11b ist aus beispielsweise SOG gebildet.
Ein Verbindungskontaktloch, welches die zweite Isolierschicht 11 durchdringt und die Leitung 9 erreicht, ist mit einem Barrieren­ metall und Wolfram 13 gefüllt, welche den zweiten Kontakt 14 bilden.
Wenn das Verbindungskontaktloch und die Leitung 9 mit einer Ab­ weichung der Ausrichtung gebildet sind, überlappt ein Teil des zweiten Kontaktes 14 teilweise die Seitenwand 10.
Auf der zweiten Isolierschicht 11 ist eine Oberschichtleitung 18 gebildet, welche aus einem Barrierenmetall 15, einer AlCu- Schicht 16 und einem Oberschichtbarrierenmetall 17 besteht und in Kontakt mit einer Oberschicht des zweiten Kontaktes 14 steht.
Als nächstes wird ein Verfahren zum Herstellen der Halbleiter­ vorrichtung der Fig. 1 diskutiert.
Zuerst wird, wie in Fig. 2A gezeigt ist, die erste Isolier­ schicht 2 aus einer Siliziumoxidschicht derart geschichtet, daß sie eine Schichtdicke von ungefähr 6000×10-10 m auf dem Halblei­ tersubstrat 1 besitzt, welches einen Dotierstoffbereich in sei­ nem Oberflächenbereich aufweist. Als zweites wird ein Kontakt­ loch in der zweiten Isolierschicht 2 vorgesehen zum Freilegen des Dotierstoffbereiches in dem Oberflächenbereich des Halblei­ tersubstrats l. Nachfolgend wird das Barrierenmetall 3, welches aus einer Ti-Schicht mit einer Dicke von ungefähr 300×10-10m und einer TiN-Schicht mit einer Dicke von ungefähr 500×10-10m besteht, auf einer Oberfläche des Kontaktloches gebildet und das Wolfram 4 wird darauf derart geschichtet, daß es eine Dicke von ungefähr 5000×10-10m aufweist und das Kontaktloch füllt, um auf diese Weise den ersten Kontakt 5 zu erhalten. Das auf einer Oberfläche der ersten Isolierschicht 2 geschichtete Wolfram wird durch CMP (Chemical Mechanical Polishing, Chemomechanisches Po­ lieren) oder Trockenätzen wie beispielsweise RIE (Reactiv Ion Etching, Reaktives Ionenätzen) entfernt.
Obwohl das Kontaktloch mit dem Wolfram in diesem Beispiel ge­ füllt wird, kann es mit dotiertem Polysilizium, Titannitrid, Aluminium oder dergleichen gefüllt werden. Ferner kann zum Ent­ fernen der auf der Oberfläche der ersten Isolierschicht 2 ge­ schichteten leitenden Schicht ein Trockenätzen oder dergleichen, welches von dem CMP verschieden ist, benutzt werden.
Auf dem ersten Kontakt 5 werden das Barrierenmetall 6, welches aus einer Ti-Schicht mit einer Dicke von ungefähr 300×10-10m und eine TiN-Schicht mit einer Dicke von ungefähr 150×10-10m be­ steht, die AlCu-Schicht 7 mit einer Dicke von ungefähr 5000×10-10m und das Oberschichtbarrierenmetall 8, welches aus einer Ti-Schicht mit einer Dicke von ungefähr 50×10-10m und ei­ ner TiN-Schicht mit einer Dicke von ungefähr 150×10-10m besteht, in dieser Reihenfolge geschichtet, und die geschichteten Schich­ ten werden mit einer der Konfiguration der Leitung 9 entspre­ chenden Maske bemustert, um auf diese Weise die Leitung 9 zu er­ halten. Ferner wird nach dem Bilden einer Isoliersubstanz wie beispielsweise eine Siliziumnitridschicht in einer Dicke von un­ gefähr 1500×10-10m ein Rückätzen durch RIE ausgeführt, um die Seitenwände 10 wie Rahmen auf den Seitenoberflächen der Leitung 9 zu bilden.
Wenn eine Verdrahtungsbreite der Leitung 9 und ein Durchmesser des ersten Kontaktes 5 fast gleich in ihrem Bilden sind, gibt es einen Fall, in dem die Leitung 9 und der erste Kontakt 5 teil­ weise einander überlappen aufgrund einer Abweichung der Ausrich­ tung, falls eine Ätzmaske durch Photolithographie in einem Schritt des Bildens der Leitung 9 gemacht wird.
Nachfolgend werden, wie in Fig. 2B gezeigt ist, die erste Zwi­ schenschicht-Isolierschicht 11a aus δ-TEOS und mit einer Dicke von ungefähr 2000×10-10m, die zweite Zwischenschicht- Isolierschicht 11b aus SOG mit einer Dicke von ungefähr 2000×10-10m und die dritte Zwischenschicht-Isolierschicht 11c aus δ-TEOS und mit einer Dicke von ungefähr 6000×10-10m in dieser Reihen­ folge auf Oberflächen der Leitung 9 und den Seitenwänden 10 und der Oberfläche der zweiten Isolierschicht 2 geschichtet, und die geschichteten Schichten werden zum Ausheilen getempert (erhitzt) und ergeben auf diese Weise die zweite Isolierschicht 11. Ferner ist eine Behandlung zum Ebenmachen der Oberfläche der zweiten Isolierschicht 11 erforderlich.
Danach wird eine Ätzmaske mit einem offenen Muster entsprechend des zweiten Kontaktes 14 auf der zweiten Isolierschicht 11 ge­ bildet, und mit dieser Ätzmaske wird die zweite Isolierschicht 11 geöffnet, wobei ein Selektivitätsverhältnis der zweiten Iso­ lierschicht 11 zu dem Oberschichtbarrierenmetall 8 gehalten wird, durch beispielsweise eine ECR-Vorrichtung, welche ein Mischgas von C4F8 und O2 benutzt, um das Verbindungskontaktloch 19 vorzusehen.
Sogar falls das offene Muster der Ätzmaske, welches dem zweiten Kontaktloch 14 entspricht, durch Photolithographie mit einer Ab­ weichung der Ausrichtung zwischen dem zweiten Kontakt 14 und der Leitung 9 gebildet wird, wird nur ein Teil der auf der Sei­ tenoberfläche der Leitung 9 gebildeten Seitenwand 10 freigelegt, aber die zweite Zwischenschicht-Isolierschicht 11b aus SOG, aus welchem ein Gas beim Heizen ausströmt, wird nicht in einem grö­ ßeren Ausmaß freigelegt als in dem Verbindungskontaktloch 19 er­ forderlich ist.
Ähnlich zum Bilden des ersten Kontaktes 5 werden eine Ti-Schicht mit einer Dicke von ungefähr 300×10-10m und eine TiN-Schicht mit einer Dicke von ungefähr 500×10-10m zum Bilden des Barrierenme­ talles 12 in dem Durchgangskontaktloch 19 geschichtet und ferner wird das Wolfram 13 zum Füllen des Verbindungskontaktloches 19 darauf vorgesehen, und eine unnötige auf eine Oberfläche der zweiten Isolierschicht 11 geschichtete leitende Schicht wird durch CMP oder Trockenrückätzen wie beispielsweise RIE entfernt, wobei nur eine notwendige leitende Schicht belassen wird, um auf diese Weise den zweiten Kontakt 14 zu erhalten. Zu diesem Zeit­ punkt wird in der Nachbarschaft des Verbindungskontaktloches 19 auf der zweiten Isolierschicht 11 eine geschichtete Struktur der Ti- und TiN-Schichten belassen, welche zu derselben Zeit gebil­ det wird, in der das Barrierenmetall 12 gebildet wird.
Nachfolgend werden die AlCu-Schicht 16 mit einer Dicke von unge­ fähr 5000×10-10m und das Oberschichtbarrierenmetall 17, welches aus einer Ti-Schicht mit einer Dicke von ungefähr 300×10-10m und einer TiN-Schicht mit einer Dicke von ungefähr 500×10-10m be­ steht, in dieser Reihenfolge auf dem Barrierenmetall 15 der ge­ schichteten Struktur geschichtet, welche aus den Ti- und TiN- Schichten besteht, die auf der Oberfläche der zweiten Isolier­ schicht 11 belassen sind, und ferner wird eine Ätzmaske entspre­ chend einer Konfiguration der Oberschichtleitung 18 gebildet und mit dieser Maske werden die geschichteten Schichten zum Bilden der Oberschichtleitung 18 bemustert, welche in Kontakt mit dem zweiten Kontakt 14 steht.
Die Halbleitervorrichtung mit einer Struktur eines gestapelten Verbindungskontaktes verringert eine freigelegte Fläche der zweiten Zwischenschicht-Isolierschicht 11b durch Vorsehen des Verbindungskontaktloches 19, sogar falls der zweite Kontakt 14 und die Leitung 9 nicht ausgerichtet sind, weil die Seitenwände 10 aus einer Isoliersubstanz gemacht sind, welche schwieriger (härter) zu ätzen sind als die zweite Isolierschicht 11, und un­ terdrückt das Ausströmen von Gas durch Kontrollieren der Tempe­ raturbedingung beim Füllen des Verbindungskontaktloches 19, wo­ bei eine Verbesserung in den Lückenfülleigenschaften ermöglicht wird. Als eine Folge ist es möglich, den zweiten Kontakt 14 mit einer ausgezeichneten Form ohne einen Hohlraum zu erhalten.
Ferner kann, wie in Fig. 3 gezeigt ist, durch Ausführen eines Ätzens, welches oberflächlicher ist als dasjenige in dem Her­ stellungsschritt der Fig. 2A, wenn Isolierschichten 10a wie Rah­ men auf den seitenoberflächen der Leitung gebildet werden, eine Isoliersubstanz nicht nur auf den seitenoberflächen der Leitung 9, sondern auch in einem leichten Ausmaß auf der Leitung 9 und der ersten Isolierschicht 2 belassen werden.
Sogar wenn die Isolierschichten 10a wie oben beschrieben gebil­ det sind, gibt es keine Möglichkeit des Kurzschlusses zwischen der Leitung 9 und anderen Leitungen, da die-auf der Oberfläche der ersten Isolierschicht 2 geschichtete Substanz nicht leitend ist, und es gibt außerdem keine Möglichkeit des Verschlechterns der Schichtqualität auf der oberen Oberfläche der Leitung 9 als eine Antireflexionsschicht, da die Oberfläche der Leitung 9 nicht unnötigerweise überätzt wird. Deshalb ist es möglich, eine Halbleitervorrichtung mit guten elektrischen Charakteristika vorzusehen.
Ferner verbessert das Bilden der Seitenwände 10 auf den Sei­ tenoberflächen der Leitung 9 die Ebenheit (Flachheit) seiner Oberfläche und verbessert außerdem die Bedeckung beim Bilden der darauf geschichteten zweiten Isolierschicht 11.
Obwohl die Oberschichtleitung 18 auf dem zweiten Kontakt 14, welcher in der Struktur des gestapelten Verbindungskontaktes in dem oben diskutierten Beispiel gebildet ist, kann ein anderes Element wie beispielsweise ein Kondensator auf dem zweiten Kon­ takt 14 angeordnet sein, und für jeden Bestandteil der oben be­ schriebenen Vorrichtung kann ein anderes Element mit ähnlichen Eigenschaften benutzt werden. Ferner ist es natürlich, daß gemäß der Größe eines zu erreichenden Elementes die Größen anderer Elemente verändert sein können.
Obwohl beispielsweise die zweite Isolierschicht 11 eine Fließ­ schicht aus δ-TEOS, SOG und δ-TEOS in der oben gegebenen Diskus­ sion ist, kann eine Fließschicht einer Dreifachschichtstruktur aus einer Abdeckschicht, einer Fließschicht und einer Basis­ schicht, welche verschiedene Zwischenschicht-Isolierschichten sind, durch APL (Advanced Planarized Layer, fortgeschrittene ge­ ebnete Schicht) gebildet werden, um denselben Effekt zu errei­ chen.
Ferner kann, obwohl der zweite Kontakt 14 mit dem Wolfram 13 ge­ füllt ist, dieser mit anderen leitenden Schicht wie beispiels­ weise dotiertem Polysilizium, Titannitrid und Aluminium gefüllt sein.
Zweite Ausführungsform
Die zweite Ausführungsform der vorliegenden Erfindung wird nun diskutiert.
Während eine Leitung zwischen den beiden einen gestapelten Ver­ bindungskontakt bildenden Kontakten in der ersten Ausführungs­ form vorgesehen ist, ist die Leitung in der zweiten Ausführungs­ form in der Nachbarschaft des gestapelten Verbindungskontaktes vorgesehen und eine Technik zum Sichern einer elektrischen Iso­ lierung zwischen dem gestapelten Verbindungskontakt und der Lei­ tung in dieser Anordnung wird diskutiert.
Fig. 4 zeigt eine Halbleitervorrichtung der zweiten Ausführungs­ form. Die Halbleitervorrichtung der Fig. 4 hat eine Leitung 20, welche auf der ersten Isolierschicht 2 gebildet ist und aus ei­ ner dotierten Polysiliziumschicht 20a mit einer. Dicke von unge­ fähr 1000×10-10m und einer WSi-Schicht 20b mit einer Dicke von ungefähr 1000×10-10m besteht, und eine Isolierschicht 21 aus ei­ ner Siliziumnitridschicht mit einer Dicke von ungefähr 2000×10-10m, welche auf der Leitung 20 geschichtet ist.
Ferner sind die Seitenwände 10 aus einer Isoliersubstanz wie Rahmen auf Seitenoberflächen der Leitung 20 und der Isolier­ schicht 21 gebildet.
Bezugszeichen, welche identisch zu denjenigen in der oben gege­ benen Diskussion sind, repräsentieren Bestandteile, welche dazu identisch oder entsprechend sind.
Die Leitung 20 ist in der Nachbarschaft des ersten und zweiten Kontaktes 5 und 14 angeordnet. Der erste Kontakt 5 und die Lei­ tung 20 überlappen einander nicht und der zweite Kontakt 14 überlappt die Leitung 20 teilweise mit der Isolierschicht 21 da­ zwischen angeordnet. Das dazwischen Anordnen der Isolierschicht 21 und der Seitenwände 10 aus einer Isoliersubstanz zwischen dem zweiten Kontakt 14 und der Leitung 20 unterdrückt einen Kurz­ schluß zwischen diesen.
Als nächstes wird ein Verfahren zum Herstellen der Halbleiter­ vorrichtung der Fig. 4 diskutiert.
Als erstes wird, wie in Fig. 5A gezeigt ist, der erste Kontakt 5 derart gebildet, daß er die erste Isolierschicht 2 gemäß des Herstellungsverfahrens der in Fig. 2A gezeigten Ausführungsform durchdringt. Nachfolgend werden die dotierte Polysiliziumschicht 20a und die WSi-Schicht 20b auf der ersten Isolierschicht 2 der­ art gebildet, daß jede eine Dicke von ungefähr 1000×10-10m auf­ weist. Ferner wird die Isolierschicht 21 aus einer Siliziumni­ tridschicht darauf derart geschichtet, daß sie eine Dicke von ungefähr 2000×10-10m aufweist, und mit einem der Konfiguration der Leitung 20 entsprechenden Maskenmuster wird die Isolier­ schicht 21 bemustert. Unter Verwenden der bemusterten Isolier­ schicht 21 als eine Ätzmaske werden die WSi-Schicht 20b und die dotierte Polysiliziumschicht 20a anisotrop in dieser Reihenfolge geätzt, um die Leitung 20, die aus der dotierten Polysilizium­ schicht 20a und der WSi-Schicht 20b besteht, zu erhalten. Die Leitung 20 wird derart bemustert, daß sie eine minimale Größe von 0,25µm aufweist, und derart angeordnet, daß sie keinen Kurz­ schluß zwischen der Leitung 20 und dem ersten Kontakt 5 verur­ sacht.
Ferner wird eine Siliziumnitridschicht auf einer Oberfläche der herzustellenden Halbleitervorrichtung durch CVD derart geschich­ tet, daß sie eine Dicke von ungefähr 1500×10-10m aufweist, und die Siliziumnitridschicht wird durch RIE zurückgeätzt, um die Seitenwände 10, die aus der Siliziumnitridschicht gemacht sind, auf den Seitenoberflächen der Isolierschicht 21 und der Leitung 20 wie Rahmen zu bilden.
Danach wird, wie in Fig. 5B gezeigt ist, die zweite Isolier­ schicht 11 aus beispielsweise einer Siliziumoxidschicht darauf derart geschichtet, daß sie eine Dicke von ungefähr 6000×10-10m aufweist, und die zweite Isolierschicht 11 wird geöffnet zum Vorsehen des Verbindungskontaktloches 19, so daß eine obere Oberfläche des ersten Kontaktes 5 freigelegt sein kann. Die zweite Isolierschicht 11 kann mit einer guten Bedeckung ge­ schichtet werden, da ihre Oberfläche durch Bilden der Seitenwän­ de 10 auf den Seitenoberflächen der Leitung 20 und der Isolier­ schicht 21 eben gemacht ist.
In diesem Schritt wird die Leitung 20 nicht auf der Innenseite des Verbindungskontaktloches 19 freigelegt, weil die obere Ober­ fläche und die Seitenoberfläche der Leitung 20 mit der Isolier­ schicht 21 und den Seitenwänden 10 bedeckt ist, von denen beide aus der Siliziumnitridschicht gebildet sind.
Nachfolgend wird das Verbindungskontaktloch 19 mit einer leiten­ den Substanz zum Bilden des zweiten Kontaktes 14 gefüllt, wobei auf diese Weise der gestapelte Verbindungskontakt, der aus dem ersten und dem zweiten Kontakt 15 und 14 besteht, erhalten wird.
Ferner wird die Oberschichtleitung 18 durch Bemustern des zwei­ ten Kontaktes 14 vorgesehen zum Erhalten der Halbleitervorrich­ tung der Fig. 4.
Wie oben diskutiert wurde, ist es in der Halbleitervorrichtung mit einem gestapelten Verbindungskontakt möglich, wenn es eine Möglichkeit des Verursachens eines Kurzschlusses gibt, weil der ,in dem gestapelten Verbindungskontakt enthaltene zweite Kontakt 14 und die Leitung 20 teilweise einander überlappen aufgrund ei­ ner Abweichung in der Ausrichtung, oder des Erzeugens eines elektrisch schlechten Effektes aufeinander, weil der zweite Kon­ takt 14 und die Leitung 20 so nahe angeordnet sind, obwohl sie einander nicht überlappen, den Kurzschluß und den elektrisch schlechten Effekt durch Bilden der Seitenwände 10 auf den Sei­ tenoberflächen der Leitung 20 und der Isolierschicht 21 zu un­ terdrücken.
Obwohl das Verfahren zum unterdrücken des Kurzschlusses, wenn die Leitung 20 und der zweite Kontakt 14 teilweise einander überlappen, in der zweiten Ausführungsform diskutiert ist, ist es natürlich möglich, gute elektrische Charakteristika (Eigenschaften) ohne einen beliebigen Kurzschluß zwischen dem gestapelten Verbindungskontakt und der Leitung 20 zu erreichen, falls der erste und der zweite Kontakt 5 und 14 und die Leitung 20 ohne eine Abweichung angeordnet sind.
Ferner können, obwohl die Seitenwand 10, die auf den seitenober­ flächen der Leitung 20 und der Isolierschicht 21 gebildet ist, aus einer Siliziumnitridschicht in dem oben gegebenen Beispiel gebildet ist, andere Isolierschichten benutzt werden, vorausge­ setzt, daß sie ein ausreichendes Selektivitätsverhältnis zur zweiten Isolierschicht 11 sichern kann, wenn das Verbindungskon­ taktloch 19 vorgesehen wird.
Ferner kann, obwohl die Siliziumnitridschicht, welche zum Bilden der Seitenwand 10 geschichtet ist, eine Dicke von ungefähr 1500×10-10m aufweist, sich die Dicke in einem Bereich von 50 bis 3000×10-10m gemäß einer entworfenen Größe einer Vorrichtung, auf welche sie angewendet werden soll, verändern, und die Dicke der zweiten Isolierschicht 11 kann sich in einem Bereich von 100 bis 20000×10-10m zum Erhalten der Halbleitervorrichtung mit guten elektrischen Charakteristika verändern.
Dritte Ausführungsform
Die zweite Ausführungsform zeigt die Halbleitervorrichtung mit einer derartigen Struktur, daß ein Kurzschluß zwischen dem ge­ stapelten Verbindungskontakt und der Leitung vermieden wird, so­ gar falls es eine Abweichung in der Ausrichtung gibt, wenn die Leitung in der Nachbarschaft des gestapelten Verbindungskontak­ tes vorgesehen ist.
Die dritte Ausführungsform ist eine Abwandlung der zweiten Aus­ führungsform, in der ein Kondensator, welcher beispielsweise ein Bestandteil einer DRAM-Speicherzelle ist, auf dem in dem gesta­ pelten Verbindungskontakt enthaltenen zweiten Kontakt 14 gebil­ det ist.
Eine Halbleitervorrichtung der Fig. 6 weist folgendes auf: einen Speicherknoten 18a, welcher auf dem zweiten Kontakt 14 angeord­ net ist, eine Zellenplatte 23, welche auf einer Oberfläche des Speicherknotens 18a mit einer dielektrischen Schicht 22 dazwi­ schen angeordnet geschichtet ist, und der Speicherknoten 18a, die elektrische Schicht 22 und die Zellenplatte 23 bilden einen Kondensator 24. Bezugszeichen identisch zu denjenigen der oben gegebenen Diskussionen repräsentieren Bestandteile, welche iden­ tisch oder entsprechend dazu sind.
Um den Kondensator 24 zu erhalten, wird beispielsweise eine do­ tierte Polysiliziumschicht mit einer Dicke von ungefähr 6000×10-10m zum Bilden des Speicherknotens 18a bemustert, eine zusammengesetzte Schicht (ON-Schicht) eine Oxidschicht und eine Nitridschicht mit einer Dicke von ungefähr 50×10-10m, welche als die dielektrische Schicht 22 dient, ist mindestens auf einer Oberfläche des Speicherknotens 18a geschichtet, und eine dotier­ te Polysiliziumschicht mit einer Dicke von 1500×10-10m, welche als die Zellenplatte 23 dient, ist auf der dielektrischen Schicht 22 geschichtet.
Daher ist es, falls es möglich ist, den Kurzschluß zwischen dem gestapelten Verbindungskontakt und der in der Nachbarschaft dazu vorgesehenen Leitung 20 auf sichere Weise zu unterdrücken, be­ sonders effektiv, daß die Struktur auf einen Speicherzellenbe­ reich angewendet wird, welcher auf strengste Weise zum Erreichen einer Größenverringerung und einer hohen Integration erforder­ lich ist, und es wird möglich, die Anzahl von Speicherelementen ohne Ausweiten eines Bereiches zum Bilden von Elementen zu ver­ größern.
Vierte Ausführungsform
Die vierte Ausführungsform der vorliegenden Erfindung wird nun diskutiert.
In der zweiten und dritten Ausführungsform werden eine Technik zum Unterdrücken des Kurzschlusses zwischen dem zweiten Kontakt 14 und der Leitung 20, sogar falls es eine Abweichung in der Ausrichtung dazwischen gibt, und sein effektives Anwendungsbei­ spiel diskutiert.
In der vierten Ausführungsform wird eine Technik zum Unterdrük­ ken eines Kurzschlusses zwischen dem ersten Kontakt 5 und der Leitung 20, wenn der erste Kontakt 5 und die Leitung 20 einander aufgrund einer Abweichung in der Ausrichtung überlappen, wie auch eines Kurzschlusses zwischen der Leitung 20 und dem zweiten Kontakt 14 diskutiert.
Fig. 7 ist eine Querschnittsansicht eines wesentlichen Teils ei­ ner Halbleitervorrichtung der vierten Ausführungsform. Die Halb­ leitervorrichtung der Fig. 7 hat eine Isolierschicht 25, welche unterhalb der Leitung 20 angeordnet ist.
Die Isolierschicht 25 ist aus einer Isoliersubstanz, wie bei­ spielsweise einer Siliziumnitridschicht oder einer Siliziumoxid­ schicht gemacht und besitzt eine derartige Dicke, daß sie fast die hohe Isolierung wie die auf der Leitung 20 geschichtete Iso­ lierschicht 21 erhält.
Die Leitung 20 kann entlang ihres Umfanges mit Isoliersubstanzen durch Anordnen der Isolierschicht 25 auf einer oberen Oberfläche der Leitung 20 wie oben geschildert bedeckt sein. Deshalb tritt kein Kurzschluß auf, sogar wenn der erste Kontakt 5 und die Lei­ tung 20 teilweise einander überlappen aufgrund einer Abweichung in der Ausrichtung, weil die Isolierschicht 25 dazwischen ange­ ordnet ist, und als eine Folge kann die Halbleitervorrichtung mit guten elektrischen Charakteristika erhalten werden. Es ist natürlich möglich, eine elektrische Isolierung zwischen dem ge­ stapelten Verbindungskontakt, welcher aus dem ersten und dem zweiten Kontakt 5 und 14 besteht, und der Leitung 20 zu sichern, wenn keine Abweichung in der Ausrichtung zwischen der Leitung 20 und dem ersten Kontakt 5 und zwischen der Leitung 20 und dem zweiten Kontakt 14 auftritt.
Es ist notwendig, daß die Isolierschicht 21 und die Seitenwände 10, die auf der oberen Oberfläche und den Seitenoberflächen der Leitung 20 gebildet sind, schwieriger (härter) zu ätzen sind als die zweite Isolierschicht 11 unter der Bedingung des Vorsehens des Verbindungskontaktloches 19, und die Isolierschicht 25 un­ terhalb der Leitung 20 kann aus einer anderen Isoliersubstanz gemacht sein, da die Isolierschicht 25 nicht freigelegt wird, wenn der Verbindungskontakt 19 vorgesehen wird.
Fünfte Ausführungsform
Die fünfte Ausführungsform der vorliegenden Erfindung wird nun diskutiert.
In der vierten Ausführungsform ist ein Beispiel des Erreichens einer elektrischen Isolierung zwischen dem Kontakt 5 und der Leitung 20 gezeigt, welche nahe bei einander angeordnet sind, durch Bilden der Isolierschicht 25 auf der unteren Oberfläche der Leitung 20 in einer derartigen Weise, daß ihre Draufsicht identisch zu derjenigen der Leitung 20 ist, sogar wenn der Kon­ takt 5 und die Leitung 20 teilweise einander überlappen.
In der fünften Ausführungsform wird eine auf der oberen Oberflä­ che der Leitung 20 anzuordnende Isolierschicht in einer derarti­ gen Weise bemustert, daß ihre Draufsicht der unteren Oberfläche der Seitenwände 10, die wie Rahmen auf den Seitenoberflächen der Leitung 20 gebildet sind, und der unteren Oberfläche der Leitung 20 entspricht.
Fig. 8 ist eine Querschnittsansicht einer Halbleitervorrichtung der fünften Ausführungsform. Die Halbleitervorrichtung der Fig. 8 hat eine Isolierschicht 26a, welche auf den unteren Oberflä­ chen der Leitung 20 und den Seitenwänden 10 gebildet ist. Be­ zugszeichen, die identisch zu denjenigen in den oben gegebenen Diskussionen sind, repräsentieren Bestandteile, welche identisch oder entsprechend dazu sind. In Fig. 8 bilden der erste Kontakt 5 und der zweite Kontakt 14 darüber den gestapelten Verbindungs­ kontakt und die Leitung 20 ist in der Nachbarschaft des gesta­ pelten Verbindungskontaktes derart angeordnet, daß sie davon elektrisch isoliert ist, und die Leitung 20 überlappt teilweise den ersten Kontakt 5 und den zweiten Kontakt 14 aufgrund einer Abweichung in der Ausrichtung.
Es wird auf Fig. 9A bis 9C Bezug genommen; ein Verfahren zum Herstellen der Halbleitervorrichtung der Fig. 8 wird nun disku­ tiert.
Als erstes wird, wie in Fig. 9A gezeigt ist, nach dem Bilden ei­ nes aktiven Bereiches in dem Oberflächenbereich des Halbleiter­ substrats 1, ein TEOS derart geschichtet, daß es eine Dicke von 3000×10-10m oder weniger aufweist, wobei auf diese Weise die er­ ste Isolierschicht 2 erhalten wird. Ferner wird ein Kontaktloch, welches die erste Isolierschicht 2 durchdringt und in Kontakt mit dem aktiven Bereich kommt, derart vorgesehen, daß es den er­ sten Kontakt 5 einbettet, und ein dotiertes Polysilizium wird derart geschichtet, daß es eine Schichtdicke von ungefähr 2000×10-10m aufweist, wobei es das Kontaktloch derart füllt, daß der erste Kontakt 5 erhalten wird. Das dotierte Polysilizium, das auf der Oberfläche der ersten Isolierschicht 2 geschichtet ist, wird durch Rückätzen unter Verwenden des RIE-Verfahrens derart entfernt, daß nur der erste Kontakt 5 belassen wird.
Ferner wird ein TEOS beispielsweise derart geschichtet, daß es eine Dicke von 1000×10-10m oder weniger aufweist, wobei auf die­ se Weise die Isolierschicht 26a erhalten wird. Die Schichtdicke der Isolierschicht 26a wird derart gesteuert, daß eine elektri­ sche Isolierung zwischen der Leitung 20 und dem ersten Kontakt 5, welche senkrecht mit der Isolierschicht 26a dazwischen ange­ ordnet angeordnet sind, zu sichern, wenn die Leitung 20 und der erste Kontakt 5 einander überlappen.
Nachfolgend wird die dotierte Polysiliziumschicht 20a, welche ein Bestandteil der Leitung 20 ist, derart geschichtet, daß sie eine Dicke von ungefähr 800×10-10m aufweist, und ferner wird die WSi-Schicht 20b durch CVD derart geschichtet, daß sie eine Dicke von ungefähr 800×10-10m aufweist. Die Isolierschicht 21 aus TiN, welche als die Ätzmaske beim Bemustern der Leitung 20 benutzt wird, wird derart geschichtet, daß sie eine Dicke von 1000×10-10m aufweist und die Isolierschicht 21 wird in eine Kon­ figuration bemustert, welche der Leitung 20 entspricht.
Danach werden, wie in Fig. 9B gezeigt ist, unter Verwenden der Isolierschicht 21 als die Ätzmaske und die Isolierschicht 26a als den Ätzstopper, die WSi-Schicht 20b und die dotierte Polysi­ liziumschicht 20a in dieser Reihenfolge bemustert, um die Lei­ tung 20 zu erhalten. Ferner wird die Isolierschicht 10a wie bei­ spielsweise SiN, welche als die Seitenwand 10 dienen soll, der­ art geschichtet, daß sie eine Dicke von ungefähr 700×10-10m auf­ weist.
Nachfolgend werden, wie in Fig. 9C gezeigt ist, die Isolier­ schicht 10a und die Isolierschicht 26a aus dem TEOS zurückge­ ätzt, um die Seitenwand 10 aus der Isolierschicht 10a zu erhal­ ten und ferner die Isolierschicht 26a mit einer Draufsicht, wel­ che derjenigen der Leitung 20 und der Seitenwände 10 entspricht, zu erhalten. Sogar falls die Leitung 20 und der erste Kontakt 5 teilweise einander überlappen, ist es möglich, die Leitung 20 und den ersten Kontakt 5 voneinander elektrisch zu isolieren, da die Isolierschicht 26a dazwischen angeordnet ist.
Danach wird die zweite Isolierschicht 11 wie in der vierten Aus­ führungsform geschichtet und der zweite Kontakt 14 wird gebil­ det, wobei auf diese Weise die Halbleitervorrichtung der Fig. 8 erhalten wird.
Ferner wird, sogar falls der zweite Kontakt 14 und die Leitung 20 einander überlappen, die Leitung 20 nicht freigelegt, da sei­ ne obere Oberfläche mit der Isolierschicht 21 bedeckt ist und seine Seitenwände mit den isolierenden Seitenwänden 10 bedeckt sind und die Isolierschicht 21 und die Seitenwand 10 aus Sub­ stanzen gemacht sind, welche schwieriger (härter) zu ätzen als die zweite Isolierschicht 11 wenn das Durchgangskontaktloch 19 vorgesehen wird, und deshalb ist es möglich, eine elektrische Isolierung zwischen der Leitung 20 und dem zweiten Kontakt 14 zu sichern, wenn der zweite Kontakt 14 gebildet wird.
In der Halbleitervorrichtung der Fig. 8, sind, wenn der erste Kontakt 5 gebildet ist, die oberen Oberflächen der ersten Iso­ lierschicht 2 und der erste Kontakt 5 eben. Es gibt jedoch einen Fall, in dem nach dem Füllen des Kontaktloches mit einer leiten­ den Substanz zum Bilden des ersten Kontaktes 5 die obere Ober­ fläche des ersten Kontaktes 5 übergeätzt wird, um eine Höhendif­ ferenz zwischen den oberen Oberflächen des ersten Kontaktes 5 und der ersten Isolierschicht 2 zu erzeugen, wie in Fig. 10A ge­ zeigt ist, wenn die leitende Substanz oberhalb der Oberfläche der ersten Isolierschicht 2 durch RIE zurückgeätzt wird. Das Be­ zugszeichen A der Fig. 10A bezeichnet einen übergeätzten Ab­ schnitt.
Die Höhendifferenz in dem übergeätzten Abschnitt A hat einen Ef­ fekt auf das spätere Bilden der Leitung 20, und falls es eine Abweichung in der Ausrichtung gibt, welche verursacht, daß die Leitung 20 und der erste Kontakt 5 teilweise einander überlap­ pen, wenn dieselben Herstellungsschritte wie in Fig. 9A bis 9C gezeigt ausgeführt werden, ergeben sich Höhendifferenzen auf den Oberflächen der Leitung 20 und der Isolierschicht 21 wie in Fig. 10B gezeigt ist in dem Herstellungsschritt, welcher demjenigen der Fig. 9C entspricht.
Nach dem Bilden der zweiten Isolierschicht 11, wie in Fig. 10C gezeigt ist, wird das Verbindungskontaktloch 19, das die oberen Oberflächen des ersten Kontaktes 5 freilegt, vorgesehen. Falls die erste Isolierschicht 2 auf der unteren Oberfläche des Ver­ bindungskontaktloches 19 vorhanden ist, wenn das Verbindungskon­ taktloch 19 vorgesehen wird, wird dieser Abschnitt übergeätzt (der übergeätzte Abschnitt ist mit dem Bezugszeichen B bezeich­ net). Nachfolgend wird das Verbindungskontaktloch 19 mit einer leitenden Substanz gefüllt, um als das zweite Kontaktloch 14 zu dienen.
Die wie oben beschrieben erhaltene Halbleitervorrichtung ermög­ licht wie diejenige der Fig. 8 eine elektrische Isolierung zwi­ schen der Leitung 20 und dem gestapelten Verbindungskontakt, und diese Struktur kann auf effektive Weise auf eine hoch integrier­ te Halbleitervorrichtung angewendet werden, welche keinen aus­ reichenden Spielraum der Ausrichtung sichern kann.
In der unter Bezugnahme auf die Fig. 8 bis 10C diskutierten Halbleitervorrichtung wird die Isolierschicht 26a aus dem TEOS unterhalb der Leitung 20 zu derselben Zeit bemustert, wenn die Isolierschicht 10a zum Bilden der Seitenwand 10 auf der Sei­ tenoberfläche der Leitung 20 zurückgeätzt wird.
Wie in Fig. 11 gezeigt ist, kann jedoch die Isolierschicht 26a geätzt werden, wenn das Rückätzen zum Bilden der Seitenwand 10 ausgeführt wird, und eine Isolierschicht 26b kann durch selekti­ ves Entfernen der Isolierschicht 26a, welche auf der unteren Oberfläche des Verbindungskontaktloches 19 vorhanden ist, wenn das Verbindungskontaktloch 19 vorgesehen wird, gebildet werden, um denselben Effekt zu erzeugen wie bei der Halbleitervorrich­ tung der Fig. 8 oder 10A bis 10C.
In der ersten bis fünften Ausführungsform ist die Seitenwand 10 aus einer isolierenden Substanz, welche auf den seitenoberflä­ chen der Leitung gebildet ist, die in der Nachbarschaft des ge­ stapelten Verbindungskontaktes verbunden oder angeordnet ist, welche die gemeinsame Struktur aller Ausführungsformen ist, nicht auf eine Einzelschichtisolierschicht beschränkt, sondern kann eine Vielschichtisolierschicht sein.

Claims (13)

1. Halbleitervorrichtung mit einem Halbleitersubstrat (1),
einer ersten Isolierschicht (2), welche auf dem Halbleiter­ substrat (1) geschichtet ist,
einer zweiten Isolierschicht (11), welche auf einer Oberfläche der ersten Isolierschicht (2) geschichtet ist,
einem ersten Kontakt (5), der auf einem aktiven Bereich in einem Oberflächenbereich des Halbleitersubstrats (1) derart gebildet ist, daß er die erste Isolierschicht (2) durchdringt,
einer Leitung (9), welche auf der Oberfläche der ersten Isolier­ schicht (2) gebildet ist und mit dem ersten Kontakt (5) in Kon­ takt steht,
einer Seitenwand (10), welche auf einer Seitenoberfläche der Leitung (9) gebildet ist und aus einer isolierenden Substanz (10a) gebildet ist, die von einer Substanz der zweiten Isolier­ schicht (11) verschieden ist, und
einem zweiten Kontakt (14), welcher in der zweiten Isolier­ schicht (11) eingebettet ist.
2. Halbleitervorrichtung nach Anspruch 1, in der die Seiten­ wand (10) schwieriger zu ätzen ist als die zweite Isolierschicht (11)
3. Halbleitervorrichtung nach Anspruch 1 oder 2, in der die isolierende Substanz (10a), aus der die Seitenwand (10) gebildet ist, auch auf einen Bereich in der Oberfläche der Leitung (9), der von einer Kontaktfläche verschieden ist, auf der die Leitung (9) in Kontakt mit dem zweiten Kontakt (14) kommt, und die Ober­ fläche der ersten Isolierschicht (2) geschichtet ist.
4. Halbleitervorrichtung nach Anspruch 2 oder 3, in der die Leitung (9) eine Barrierenmetallschicht (6, 8) in ihrer oberen Oberfläche oder in ihrer oberen und unteren Oberfläche aufweist.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, in der die zweite Isolierschicht (11) aus einer Mehrzahl von Iso­ lierschichten besteht, welche eine Fließschicht (11b) aufweist, welche von einer unteren Oberfläche der zweiten Isolierschicht (11) bis zu einer Höhe vorgesehen ist, welche einer oberen Ober­ fläche der Leitung (9) entspricht.
6. Halbleitervorrichtung mit einem Halbleitersubstrat (1),
einer ersten Isolierschicht (2), welche auf dem Halbleiter­ substrat (1) geschichtet ist,
einer zweiten Isolierschicht (11), welche auf einer Oberfläche der ersten Isolierschicht (2) geschichtet ist,
einem ersten Kontakt (5), der auf einem aktiven Bereich in einem Oberflächenbereich des Halbleitersubstrats (1) derart gebildet ist, daß er die erste Isolierschicht (2) durchdringt,
einem zweiten Kontakt (14), der derart gebildet ist, daß er die zweite Isolierschicht (11) durchdringt, und welcher in Kontakt mit dem ersten Kontakt (5) steht,
einer Leitung (20), welche auf der ersten Isolierschicht (2) ge­ bildet ist,
einer Isolierschicht (21), welche auf der Leitung (20) geschich­ tet ist und aus einer isolierenden Substanz gebildet ist, welche von einer Substanz der zweiten Isolierschicht (11) verschieden ist, und
einer Seitenwand (10), welche auf Seitenoberflächen der Leitung (20) und der Isolierschicht (21) gebildet ist und aus einer iso­ lierenden Substanz gebildet ist, welche von der Substanz der zweiten Isolierschicht (11) verschieden ist.
7. Halbleitervorrichtung nach Anspruch 6, in der die Seiten­ wand (10) und die Isolierschicht (21) schwieriger zu ätzen sind als die zweite Isolierschicht (11).
8. Halbleitervorrichtung nach Anspruch 6 oder 7, in der die Leitung (20) auf der ersten Isolierschicht (2) mit einer anderen Isolierschicht (25) dazwischen angeordnet angeordnet ist.
9. Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, in der der zweite Kontakt (14) oder sowohl der erste und der zweite Kontakt (5, 14) mindestens einen Teil der Leitung (20) überlap­ pen.
10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, in der eine Oberschichtleitung (18) oder ein Kondensator (24) der­ art auf der zweiten Isolierschicht (11) gebildet ist, daß sie/er in Kontakt mit dem zweiten Kontakt (14) steht.
11. Herstellungsverfahren einer Halbleitervorrichtung mit den Schritten:
Schichten einer ersten Isolierschicht (2) auf ein Halbleiter­ substrat (1),
Bilden eines ersten Kontaktes (5) auf einem aktiven Bereich in einem Oberflächenbereich des Halbleitersubstrats (1) in einer derartigen Weise, daß der erste Kontakt (5) die erste Isolier­ schicht (2) durchdringt,
Vorsehen einer Leitung (9) durch Schichten einer leitenden Schicht (20) und einer Isolierschicht (21) auf die erste Iso­ lierschicht (2) und Bemustern der leitenden Schicht (20) und der isolierenden Schicht (21) in einer vorbestimmten Konfiguration, Bilden einer Seitenwand (10) aus einer isolierenden Substanz auf mindestens einer Seitenoberfläche der Leitung (9) durch Schich­ ten der isolierenden Substanz auf die Leitung (9) und die erste Isolierschicht (2) und Rückätzen der isolierenden Substanz, Schichten einer zweiten Isolierschicht (11) auf die Leitung (9), die erste Isolierschicht (2) und die Seitenwand (10), wobei die zweite Isolierschicht (11) aus einer Substanz gemacht ist, wel­ che von der isolierenden Substanz verschieden ist, und
Bilden eines zweiten Kontaktes (14), der mit dem ersten Kontakt (5) in Kontakt gebracht werden soll, in einer derartigen Weise, daß der zweite Kontakt (14) die zweite Isolierschicht (11) durchdringt.
12. Verfahren nach Anspruch 11, bei dem die Seitenwand (10) und die Isolierschicht (21) schwieriger zu ätzen sind als die zweite Isolierschicht (11).
13. Verfahren nach Anspruch 11 oder 12, bei dem eine andere Isolierschicht (25, 26a) auf der ersten Isolierschicht (2) ange­ ordnet ist und die Leitung (9) auf der anderen Isolierschicht (25, 26a) angeordnet ist.
DE1998135898 1997-12-19 1998-08-07 Halbleitervorrichtung und zugehöriges Herstellungsverfahren Withdrawn DE19835898A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35121297A JPH11186382A (ja) 1997-12-19 1997-12-19 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE19835898A1 true DE19835898A1 (de) 1999-07-01

Family

ID=18415815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998135898 Withdrawn DE19835898A1 (de) 1997-12-19 1998-08-07 Halbleitervorrichtung und zugehöriges Herstellungsverfahren

Country Status (6)

Country Link
US (2) US6025645A (de)
JP (1) JPH11186382A (de)
KR (1) KR100294755B1 (de)
CN (1) CN1220493A (de)
DE (1) DE19835898A1 (de)
TW (1) TW495828B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856544B2 (ja) 1997-10-29 2006-12-13 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6316801B1 (en) * 1998-03-04 2001-11-13 Nec Corporation Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same
KR100267106B1 (ko) * 1998-09-03 2000-10-02 윤종용 반도체 소자의 다층 배선 형성방법
JP2001036036A (ja) 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6239014B1 (en) * 1999-08-16 2001-05-29 Vanguard International Semiconductor Corporation Tungsten bit line structure featuring a sandwich capping layer
DE10030442B4 (de) * 2000-06-22 2006-01-12 Infineon Technologies Ag Verbindungselement in einem integrierten Schaltkreis
US6518671B1 (en) * 2000-10-30 2003-02-11 Samsung Electronics Co. Ltd. Bit line landing pad and borderless contact on bit line stud with localized etch stop layer and manufacturing method thereof
JP5024046B2 (ja) * 2005-09-30 2012-09-12 富士通セミコンダクター株式会社 半導体装置とその製造方法
CN101552224B (zh) * 2008-04-03 2010-11-10 和舰科技(苏州)有限公司 一种微通孔钨损失的解决方法
US8132471B2 (en) * 2008-10-03 2012-03-13 Degroff Steven A Fail-safe pitot cover for a variety of pitot designs
CN103151299A (zh) * 2011-12-07 2013-06-12 北大方正集团有限公司 多层布线铝互连工艺方法、铝线互连通孔及半导体产品
CN105914138A (zh) * 2016-06-24 2016-08-31 上海华虹宏力半导体制造有限公司 Pip电容的工艺方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
JP3277098B2 (ja) * 1994-07-26 2002-04-22 株式会社東芝 半導体装置の製造方法
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
JPH08250589A (ja) * 1995-03-14 1996-09-27 Sony Corp 半導体装置の製造方法
JPH08306664A (ja) * 1995-05-10 1996-11-22 Sony Corp 半導体装置の製造方法
JPH0917785A (ja) * 1995-06-30 1997-01-17 Sony Corp 半導体装置のアルミニウム系金属配線
JP3856544B2 (ja) * 1997-10-29 2006-12-13 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH11176833A (ja) * 1997-12-10 1999-07-02 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW495828B (en) 2002-07-21
US6025645A (en) 2000-02-15
US6127265A (en) 2000-10-03
CN1220493A (zh) 1999-06-23
KR19990062473A (ko) 1999-07-26
JPH11186382A (ja) 1999-07-09
KR100294755B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
DE69528409T2 (de) Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE19860769C2 (de) Verfahren zur Ausbildung eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE102010037093B4 (de) Halbleitervorrichtung mit vergrabenen Wortleitungen
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
WO2009013315A2 (de) Halbleitersubstrat mit durchkontaktierung und verfahren zu seiner herstellung
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE10310329A1 (de) Verfahren zur Herstellung von Sicherungsbox-Schutzringen für integrierte Schaltungsvorrichtungen und integrierte Schaltungsvorrichtung, die damit ausgestattet sind
DE19921110B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3834241A1 (de) Halbleitereinrichtung
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE69526486T2 (de) Verfahren zum Herstellen einer Kontaktfläche in einer integrierten Schaltung
DE19542411A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE69327600T2 (de) Herstellungsverfahren von Submikronkontakten
DE102012105304B4 (de) Vorrichtung zur Belastungsreduzierung
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE19835898A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee