CN1220493A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1220493A
CN1220493A CN98118293A CN98118293A CN1220493A CN 1220493 A CN1220493 A CN 1220493A CN 98118293 A CN98118293 A CN 98118293A CN 98118293 A CN98118293 A CN 98118293A CN 1220493 A CN1220493 A CN 1220493A
Authority
CN
China
Prior art keywords
mentioned
dielectric film
wiring
semiconductor device
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98118293A
Other languages
English (en)
Inventor
富田和朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1220493A publication Critical patent/CN1220493A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

在构成重叠通路的第一、第二接触点之间形成布线的情况下,存在因重叠偏移而引起的充填特性的恶化等问题。在第一绝缘膜上进行充填并形成第一接触点后,在该第一接触点上形成布线,在该布线的侧剖面上形成由绝缘物质构成的侧壁。在包含布线的区域上用与侧壁不同的物质层叠第二绝缘膜,通过将在该第二绝缘膜中对用于充填第二接触点的通孔进行开口时的刻蚀条件定为难以刻蚀侧壁的条件,即使在布线与第二接触点中产生重叠偏移的情况下,也不刻蚀布线端部。

Description

半导体装置及其制造方法
本发明涉及具有重叠通路(stacked via)的半导体装置，特别是涉及在构成重叠通路的多个接触点(contact)之间介入布线的半导体装置、或在多个接触点的接合位置的附近配置布线的半导体装置。
图12示出现有技术，示出具有重叠通路结构的半导体装置的一个剖面。
在图中，101是半导体衬底，102是在半导体衬底101上层叠的第一绝缘膜，103是在第一绝缘膜102中开口的接触孔的底面上层叠的阻挡金属，104是充填接触孔的钨，示出了由阻挡金属103和钨104构成的第一接触点。
此外，在第一接触点105的上部对第一布线109进行图形刻蚀，该第一布线109由AlCu膜107、在该AlCu膜107的底面、上表面上成膜的阻挡金属106、108构成。在第一布线109的表面和绝缘膜102表面上以相等的膜厚层叠绝缘膜110a，再层叠对表面进行了平坦化的绝缘膜110b、110c，构成第二绝缘膜110。绝缘膜110b由SoG(spin on glass涂敷玻璃)构成。
在相当于在第一布线109的表面的第二绝缘膜110中开口的至少通孔的底面的部分上对阻挡金属111进行成膜，用例如钨112充填该通孔，用阻挡金属111和钨113构成接触点113。
再者，在第二绝缘膜110的表面上配置了第二布线117，使其与接触点113相接，该第二布线117在例如AlCu膜115和该膜的底面、上表面上形成了阻挡金属层114、116。
如图12中所示，在第一接触点105与第一布线109与第二接触点113与第二布线117重叠的情况下，可得到互相良好的连接状态，此外，接触点的充填特性也是良好的。
但是，如图13中所示，在第一布线109与用于充填第二接触点113的通孔118不重叠、通孔118的一部分在偏离第一布线109的表面的状态下被形成的情况下，在通孔118的内壁的由δ-TEOS(δ-四乙基原硅酸盐)/SOG(spin on glass)/δ-TEOS构成的绝缘膜110b的SOG层的露出面积变大。因而，在用CVD(化学汽相淀积)法在高温状态下对导电物质112a进行成膜并充填通孔118的内部时，从构成绝缘膜110b的SOG产生气体，气体119通过通孔118排出到外部。因此，不能用导电物质112a完全充填通孔118内，成为形成了空洞118a的状态。
如图14中所示，如果在通孔118内的第二接触点113a中形成了空洞118a，则在第二接触点113a上形成了第二布线117的情况下，实际的接触点电阻也增大，不能得到良好的导电性连接状态。
此外，图15示出另一个现有技术，是特开平8-250589号公报中示出的半导体装置的剖面图。
在图中，120、121、122、123是构成布线124的导电膜，120是Ti膜，121是TiN膜，122是Al-Si膜，123是TiN膜。此外，125、126是构成侧壁127的导电膜，125是TiN膜，126是W膜。
再者，在布线124上层叠层间绝缘膜128，在层间绝缘膜128内埋置了与布线124相接的接触点131。接触点131由在接触孔内壁上成膜的TiN膜129和充填开口部分的W膜130构成。成为在层间绝缘膜128的上表面上形成了与接触点131进行导电性连接的布线135的状态。布线135是依次层叠了Ti膜132、Al-Si膜133、TiN膜134的结构。
在图15的半导体装置中，即使在下层的布线124与在其上部形成的接触点131中产生了重叠偏移的情况下，通过在布线124的侧面附着并形成由导电物质构成的侧壁127，也可增大重叠裕量，可进行良好的导电性连接。
但是，在用导电物质构成侧壁127的情况下，在其制造过程中，在相当于布线124的表面和层间绝缘膜128的底面(对布线124进行了图形刻蚀的面)的面上成为层叠了导电物质的状态，为了抑制与其它布线的短路，必须利用过刻蚀来除去作为侧壁127遗留的导电物质以外的导电物质，这样就必然在布线124的上表面上产生因刻蚀而引起的损伤。
由于构成布线124的表层的TiN膜123受到损伤，故在布线124的转移中损失了作为反射防止膜的性能，存在不能形成良好的刻蚀掩模的问题。
此外，如果在层间绝缘膜128上不能用刻蚀来完全除去用于构成侧壁127的导电物质，则存在重叠通路与其它导电膜发生短路的问题。
再者，与重叠通路结构相关连，按照现有技术，如图16中所示，在接近于构成重叠通路的、互相重叠的第一、第二接触点105、113的位置上形成应进行电绝缘的布线136的情况下，在布线136和第一、第二接触点105、113的形成裕量小的情况下，如果产生重叠偏移，则存在两者发生短路的问题。
本发明是为了解决上述那样的课题而进行的，其目的在于，在重叠通路结构的半导体装置中，在构成重叠通路的二个接触点间介入布线的结构中，得到在通孔的充填时不形成空洞并具有良好的电特性的半导体装置。
此外，其目的在于，在重叠通路结构的半导体装置中，得到提高了与接近于重叠通路的层间绝缘膜上的布线的绝缘性的、具有良好的电特性的半导体装置。
与本发明的第1方面有关的半导体装置包括：在半导体衬底上层叠的第一绝缘膜；在上述第一绝缘膜的表面上层叠的第二绝缘膜；在上述半导体衬底的表面区中形成的有源区上为贯通上述第一绝缘膜而形成的第一接触点；连接到上述第一接触点上的、在上述第一绝缘膜的表面上形成的布线；在上述布线的侧剖面上以框状形成的侧壁；以及连接到上述布线的上表面上的、充填于上述第二绝缘膜中而形成的第二接触点，上述侧壁由与构成上述第二绝缘膜的物质不同的绝缘物质构成。
与本发明的第2方面有关的半导体装置中，除了与本发明的第1方面有关的半导体装置的构成外，还在布线表面的与第二接触点的接合面以外的区域和在第一绝缘膜的表面区上层叠了构成侧壁的绝缘物质。
与本发明的第3方面有关的半导体装置中，与本发明的第1或第2方面有关的半导体装置的构成的布线是在其上表面或上表面和底面上包含阻挡金属层的结构。
与本发明的第4方面有关的半导体装置中，除了与本发明的第1方面有关的半导体装置的构成外，第二绝缘膜由多个绝缘膜构成，在构成上述第二绝缘膜的绝缘膜中，在从上述第二绝缘膜的底面直到相当于上述布线的上表面的高度上，层叠了流层(flow 1ayer)。
与本发明的第5方面有关的半导体装置包括：在半导体衬底上层叠的第一绝缘膜；在上述第一绝缘膜的表面上形成的第二绝缘膜；在上述半导体衬底的表面区中形成的有源区上为贯通上述第一绝缘膜而形成的第一接触点；连接到上述第一接触点上的、为贯通上述第二绝缘膜而形成的第二接触点；以及在配置在上述第一绝缘膜上而形成的布线的上表面上层叠绝缘膜、在上述布线和上述绝缘膜的侧剖面上以框状形成的侧壁，上述侧壁和上述绝缘膜由与构成上述第二绝缘膜的物质不同的绝缘物质构成。
与本发明的第6方面有关的半导体装置中，将与本发明的第5方面有关的半导体装置的构成中的布线通过另外的绝缘膜配置在第一绝缘膜上。
与本发明的第7方面有关的半导体装置中，布线的一部分至少与本发明的第5或第6方面有关的半导体装置的构成即第二接触点或第一接触点和第二接触点两者重叠。
与本发明的第8方面有关的半导体装置中，除了与本发明的第1或第5方面有关的半导体装置的构成外，还在第二绝缘膜上在与第二接触点相接的状态下配置并形成上层布线或电容器。
与本发明的第9方面有关的半导体装置的制造方法包括：在半导体衬底上层叠第一绝缘膜的工序；在上述半导体衬底的表面区中形成的有源区上为贯通上述第一绝缘膜而形成第一接触点的工序；在上述第一绝缘膜上对布线进行图形刻蚀使其连接到上述第一接触点上的工序；在包含上述布线的表面的上述第一绝缘膜上层叠绝缘物质、通过进行回刻(etchback)至少在上述布线的侧剖面上以框状形成由上述绝缘物质构成的侧壁的工序；在包含上述布线的上述第一绝缘膜上层叠第二绝缘膜的工序；以及在上述第二绝缘膜内埋置连接到上述布线的第二接触点的工序，构成上述侧壁的物质与构成上述第二绝缘膜的物质是互不相同的物质。
与本发明的第10方面有关的半导体装置的制造方法包括：在半导体衬底上层叠第一绝缘膜的工序；在上述半导体衬底的表面区中形成的有源区上为贯通上述第一绝缘膜而形成第一接触点的工序；在上述第一绝缘膜上层叠作为布线的导电膜和绝缘膜、对上述导电膜和上述绝缘膜进行图形刻蚀使其成为布线形状的工序；在包含上述布线的上述第一绝缘膜上层叠绝缘物质、通过进行回刻至少在上述布线的侧剖面上以框状形成由上述绝缘物质构成的侧壁的工序；在包含上述布线的上述第一绝缘膜上层叠第二绝缘膜的工序；以及形成连接到上述第一接触点的第二接触点使其贯通上述第二绝缘膜的工序，构成上述侧壁的物质与构成上述第二绝缘膜的物质是互不相同的物质。
与本发明的第11方面有关的半导体装置的制造方法是在与本发明的第10方面有关的半导体装置的制造方法中，在第一绝缘膜上配置另外的绝缘膜，在上述另外的绝缘膜上配置布线。
与本发明的第12方面有关的半导体装置的制造方法是在与本发明的第9或第10方面有关的半导体装置的制造方法中，在包含布线的第一绝缘膜上层叠绝缘层并通过进行回刻在上述布线的侧剖面上以框状形成由绝缘物质构成的侧壁的工序中，或是完全用刻蚀来除去除上述布线和上述侧壁形成区以外的上述第一绝缘膜上的上述绝缘层，或是在上述布线和上述第一绝缘膜上留下上述绝缘膜。
图1是示出本发明的实施例1的半导体装置的图。
图2是示出本发明的实施例1的半导体装置的制造流程的图。
图3是示出本发明的实施例1的半导体装置的图。
图4是示出本发明的实施例2的半导体装置的图。
图5是示出本发明的实施例2的半导体装置的制造流程的图。
图6是示出本发明的实施例3的半导体装置的图。
图7是示出本发明的实施例4的半导体装置的图。
图8是示出本发明的实施例5的半导体装置的图。
图9是示出本发明的实施例5的半导体装置的制造流程的图。
图10是示出本发明的实施例5的半导体装置的制造流程的图。
图11是示出本发明的实施例5的半导体装置的图。
图12是示出现有技术的图。
图13是示出现有技术的图。
图14是示出现有技术的图。
图15是示出现有技术的图。
图16是示出现有技术的图。
实施例1
其次，说明本发明的实施例1。
图1示出实施例1的半导体装置的剖面图，在图1中，1是半导体衬底，例如是P型硅衬底，是电阻率为10Ω·cm的晶片。2是在半导体衬底1上层叠的第一绝缘膜，3是在第一绝缘膜2中开口的接触孔内的底面上层叠的、连接到半导体衬底1的表面区的有源区的阻挡金属，4是在阻挡金属3上层叠的、充填接触孔的钨，由阻挡金属3和钨4构成了第一接触点5。
在接触点5上具有重叠偏移的状态下配置布线9，该布线9由阻挡金属6、AlCu膜7、上层阻挡金属8构成。在布线9的侧剖面处以框状形成由绝缘物质构成的侧壁10。
在布线9的表面上层叠了第一、第二、第三层间绝缘膜11a、11b、11c，利用这些绝缘膜构成了第二绝缘膜11。再有，第二层间绝缘膜11b例如由SOG构成。
在贯通第二绝缘膜11内并到达布线9的通孔内充填阻挡金属12和钨13，构成第二接触点14。
在通孔与布线9有重叠偏移而形成的情况下，第二接触点14的一部分成为与侧壁10重叠的状态。
在与第二接触点14的上部连接的状态下，在第二绝缘膜11上形成了由阻挡金属15、AlCu膜16、上层阻挡金属17构成的上层布线18。
其次，说明图1的半导体装置的制造方法。
首先，如图2(a)中所示，在表面区中形成了杂质区的半导体衬底1上层叠膜厚约为6000埃的第一绝缘膜2。其次，在第一绝缘膜2中对接触孔进行开口，使半导体衬底1的表面区的杂质区露出。其次，在接触孔的底面上形成由膜厚约为300埃的Ti膜和膜厚约为500埃的TiN膜构成的阻挡金属3，再层叠约5000埃的钨4来充填接触孔，得到第一接触点5。在第一绝缘膜2的表面上层叠的钨通过利用CMP(化学机械抛光)法或RIE(反应离子刻蚀)法的干法回刻法来除去。
再有，虽然示出了在接触孔的充填中使用了钨4的例子，但也可使用其它材料，如掺杂多晶硅、氮化钛、铝等材料来进行充填。此外，在接触孔的充填后，也可通过除CMP法以外的干法回刻法等方法，来除去在第一绝缘膜2的表面上层叠的导电膜。
在第一接触点5上依次层叠由膜厚约为300埃的Ti膜和膜厚约为150埃的TiN膜构成的阻挡金属6和由膜厚约为5000埃的AlCu膜7、膜厚约为50埃的Ti膜和膜厚约为150埃的TiN膜构成的上层阻挡金属8，使用相当于布线9的形状的掩模进行图形刻蚀，得到布线9。再者，在以约1500埃的膜厚层叠了绝缘物质、例如氮化硅膜后，利用RIE进行回刻，在布线9的侧剖面上以框状形成侧壁10。
在将布线9的布线宽度与第一接触点5的直径的尺寸定为同等程度的大小而形成的情况下，在形成布线9的阶段中，在利用光刻形成刻蚀掩模的情况下，有产生重叠偏移、第一接触点5与布线9不完全重叠的情况发生。
其次，如图2(b)中所示，在布线9和侧壁10的表面、第一绝缘膜2的表面上依次层叠由δ-TEOS构成的膜厚约为2000埃的第一层间绝缘膜11a、由SOG构成的膜厚约为2000埃的第二层间绝缘膜11b、由δ-TEOS构成的膜厚约为6000埃的第三层间绝缘膜11c，进行烧固，得到第二绝缘膜11。再有，进行处理，使得第二绝缘膜11的表面变得平坦。
其后，在第二绝缘膜11上形成具有相当于第二接触点14的开放图形的刻蚀掩模，使用该刻蚀掩模一边对于第二绝缘膜11保持与上层阻挡金属8的选择比，一边例如通过ECR装置使用C4F8、O2混合气体，进行通孔19的开口。
即使在相当于被刻蚀掩模形成的第二接触点14的开放图形在光刻工序中具有与布线9的重叠偏移而被形成的情况下，在布线9的侧面以框状形成的侧壁10的表面也只露出一部分，因加热而排出气体的第二层间绝缘膜11b不会在通孔19内露出超过所需要的部分。
再者，与第一接触点5的形成相同，在通孔19内充填阻挡金属12和钨13，通过利用CMP法或RIE法的干法回刻法来除去在第二绝缘膜11的表面上层叠的多余的导电膜，只留下所需要的导电膜，形成第二接触点14。
其次，在第二绝缘膜11的表面上依次层叠由膜厚约为300埃的Ti膜和膜厚约为500埃的TiN膜构成的阻挡金属15、由膜厚约为5000埃的AlCu膜16、膜厚约为300埃的Ti膜和膜厚约为500埃的TiN膜构成的上层阻挡金属17，再对相当于上层布线18的形状的刻蚀掩模进行图形刻蚀，通过使用该掩模进行图形刻蚀，形成连接到第二接触点14的上层布线18。
包含这样的重叠通路结构的半导体装置中，即使第二接触点14与布线9不重叠，但由于利用比第二绝缘膜11难以被刻蚀的绝缘物质来形成侧壁10，故在通孔19的开口时也可将第二层间绝缘膜11b的露出面积抑制得较小，可利用充填通孔19时的温度条件来抑制排出气体，可提高充填特性，结果，可得到没有空洞的、具有良好的形状的第二接触点14。
再者，如图3中所示，在布线9的侧剖面上用绝缘膜10a以框状来形成时，通过进行比图2(a)的制造工序中示出的情况浅的刻蚀，可制成不仅在布线9的侧剖面上以框状形成绝缘物质，而且在布线9和第一绝缘膜2上留下薄的绝缘物质的结构。
这样，即使在配置并形成了绝缘膜10a的情况下，由于在第一绝缘膜2的表面上层叠的物质不具有导电性，故完全没有与其它布线的短路的担心，此外，由于对布线9的表面也不进行多余的过刻蚀，故布线9的上表面不会丧失作为反射防止膜的性能，可得到具有良好的电特性的半导体装置。
此外，通过在布线9的侧剖面上形成侧壁10，可提高表面的平坦性，也具有即使在第二绝缘膜11的层叠中覆盖性也变得良好的效果。
再有，虽然在上述的说明中示出了在构成重叠通路的第二接触点14上形成了上层布线18的例子，但在第二接触点14上可配置例如电容器等或其它的元件，此外也可使用具有同样的性质的其它物质作为各构成要素。再有，当然可使其它构成要素的尺寸变化，以符合打算得到的元件的尺寸。
例如，在上述的说明中，示出了第二绝缘膜11采取作为流层的δ-TEOS/SOG/δ-TEOS这样的结构的情况，但即使使用由APL(先进的平面化层)法构成的作为流层的不同的层间绝缘膜、即顶层/流层/基层的3层结构，也可以说效果是同样的。
此外，在第二接触点14的充填中，示出了使用钨13的例子，但也可使用掺杂多晶硅、TiN、Al等另外的导电膜进行充填。
实施例2
其次，说明本发明的实施例2。
在实施例1中，叙述了在构成重叠通路的两个接触点中介入布线的例子，但在本实施例2中，说明在接近于重叠通路的位置上配置布线的情况下可靠地对重叠通路与布线进行电分离的技术。
图4示出实施例2的半导体装置，在图中，20是在第一绝缘膜2上配置并形成的布线，该布线20由膜厚约为1000埃的掺杂多晶硅膜20a和膜厚约为1000埃的WSi膜20b构成，在布线20上层叠由膜厚约为2000埃的氮化硅膜构成的绝缘膜21。
再者，在布线20和绝缘膜21的侧剖面上以框状形成了由绝缘物质构成的侧壁10。
除此以外，与为了说明而已使用的符号相同的符号表示相同或相当的部分。
再有，将布线20配置在接近于第一、第二接触点5、14的位置上，第一接触点5与布线20虽然没有互相重叠，但布线20与第二接触点14通过绝缘膜21其一部分互相重叠，通过在该第二接触点14与布线20之间介入绝缘膜21和由绝缘物质构成的侧壁10，抑制了短路。
其次，说明图4的半导体装置的制造方法。
如图5(a)中所示，首先，按照实施例1的图2(a)的制造方法，形成第一接触点5，使其贯通第一绝缘膜2。其次，在第一绝缘膜2上分别层叠膜厚约为1000埃的掺杂多晶硅膜20a、WSi膜20b，再层叠由膜厚约为2000埃的氮化硅膜构成的绝缘膜21，使用相当于布线20的形状的掩模图形，对绝缘膜21进行图形刻蚀，以经过图形刻蚀后的绝缘膜21作为刻蚀掩模，依次对WSi膜20b、掺杂多晶硅膜20a进行各向异性刻蚀，得到由掺杂多晶硅膜20a、WSi膜20b构成的布线20。以最小尺寸O.25μm对该布线20进行图形刻蚀，作成不与第一接触点5短路的配置。
再者，例如用CVD法在处于制造过程中的半导体装置的表面上层叠膜厚约为1500埃的氮化硅膜，通过对该氮化硅膜进行RIE的回刻，在绝缘膜21和布线20的侧剖面上以框状形成由氮化硅膜构成的侧壁10。
其后，如图5(b)中所示，层叠膜厚约为6000埃的由氧化硅膜构成的第二绝缘膜11，对第二绝缘膜11进行通孔19的开口，以便露出第一接触点5的上表面。因为在布线20和绝缘膜21的侧剖面上以框状形成布线侧壁10，故能以良好的覆盖率来层叠第二绝缘膜11。
在该阶段中，由于用由氮化硅膜构成的绝缘膜21和侧壁10来构成布线20的上表面和侧剖面，故布线20不会在通孔19内露出。
其次，通过用导电物质充填通孔19来形成第二接触点14，从而得到由第一、第二接触点5、14构成的重叠通路，再在第二接触点14上对上层布线18进行图形刻蚀，可得到图4中示出的半导体装置。
如以上所说明的那样，在具有重叠通路的半导体装置中，在构成重叠通路的第二接触点14与布线20因重叠偏移其一部分重叠而有短路的担心的情况下，此外在虽然不重叠但因两者的距离配置得很近以致于产生电气方面的不良影响的情况下，通过在布线20上的绝缘膜21、以及在布线20和绝缘膜21的侧剖面上形成侧壁10，可抑制短路和电气方面的不良影响。
再有，在本实施例中叙述了在布线20与第二接触点14的一部分重叠的情况下抑制短路的方法，但如果能在没有重叠偏移的情况下形成第一、第二接触点5、14和布线20，则当然可得到重叠通路与布线20不短路的良好的电特性。
此外，构成侧壁10的物质在上述的例子中举出了氮化硅膜，其中该侧壁10在配置于布线20上的绝缘膜21和布线20的侧剖面上以框状形成，但在通孔19的开口时，只要是能确保与第二绝缘膜11足够的选择比的绝缘性的物质，则即使使用其它物质也没有问题。
再者，虽然示出了用于形成侧壁10而层叠的氮化硅膜的膜厚约为1500埃，但根据所适应的器件的设计尺寸，通过使其在50～3000埃的范围内变化，或使第二绝缘膜11的膜厚在100～20000埃的范围内变化，可得到具有良好的电特性的半导体装置。
实施例3
在实施例2中，说明了在形成接近于重叠通路的布线的情况下，即使产生重叠偏移两者也不短路的结构的半导体装置。
本实施例3是实施例2中示出的半导体装置的变形例，示出了例如在构成重叠通路的第二接触点14上形成了构成DIAM的存储单元的电容器的情况。
在图6中，18a是在第二接触点14上配置并形成的存储节点，23是在存储节点18a的表面上通过电介质膜22层叠的单元板，由存储节点18a、电介质膜22、单元板23构成电容器24。除此以外，与为了说明而已使用的符号相同的符号表示相同或相当的部分。
例如通过对膜厚约为6000埃的掺杂多晶硅膜进行图形刻蚀来形成存储节点18a，至少在存储节点18a的表面上层叠作为电介质膜22的膜厚约为50埃的氧化膜和氮化膜的复合膜(ON膜)，在该电介质膜22上层叠作为单元板23的膜厚约为1500埃的掺杂多晶硅，由此可得到电容器24。
这样，在能可靠地抑制重叠通路与配置在接近于该重叠通路的位置上的布线20的短路的情况下，将其应用于元件的微细化和高集成化的条件最严格的存储单元区是特别有效的，可不扩大元件形成区而增大存储元件的数目。
实施例4
其次，说明本发明的实施例4。
在实施例2、3中，说明了即使在产生重叠偏移的情况下也可抑制第二接触点14与布线20的短路的技术及其有效的适应例。
在本实施例4中，说明不仅抑制布线20与第二接触点14的短路、而且，即使因重叠偏移使第一接触点5与布线20呈重叠配置的情况下也抑制第一接触点5与布线20的短路的技术。
图7是本实施例4的半导体装置的主要部分的剖面图，在图中，25表示配置在布线20的下部的绝缘膜。
绝缘膜20由氮化硅膜或氧化硅膜等绝缘性物质构成，将其作成可得到与层叠于布线20的上表面的绝缘膜21同等程度的绝缘性的膜厚。
这样，通过在布线20的底面配置并形成绝缘膜25，可用绝缘性物质覆盖布线20的外周。于是，即使在因重叠偏移而使第一接触点5与布线20的一部分重叠了的情况下，由于介入了绝缘膜25也不会短路，可得到具有良好的电特性的半导体装置。在布线20与第一接触点5和第二接触点14中没有重叠偏移的情况下，当然也能可靠地对由第一、第二接触点5、14构成的重叠通路与布线20进行电分离。
再有，在布线20的上表面和侧剖面上附着并形成的绝缘膜21和侧壁10必须是在通孔开口条件下比第二绝缘膜11难以被刻蚀的物质，但由于配置在布线20的下表面上的绝缘膜25在通孔的开口时不必担心其露出，故可用其它的绝缘膜来构成。
实施例5
其次，说明本发明的实施例5。
在上述的实施例4中，示出了通过在布线20的底面下配置与该布线20相同的平面形状的绝缘膜25，即使在接近的接触点与布线20成为其一部分重叠的配置的情况下也可将两者在电气上互相分离开的例子。
在本实施例5中，其特征在于，对配置在布线20的底面下的绝缘膜进行图形刻蚀，使其成为相当于在布线20的侧面以框状形成的侧壁10的底面和布线20的底面的平面形状。
在图8中示出本实施例5的半导体装置的剖面图。在图8中，符号26a表示附着于布线20和侧壁10的底面而形成的绝缘膜，除此以外，与为了说明而已使用的符号相同的符号表示相同或相当的部分。此外，在该图8中示出了下述状态：第一接触点5和在其上部的接触点14构成重叠通路，接近于该重叠通路配置应互相电分离的布线20，再者，因重叠偏移而使布线20与第一、第二接触点5、14的一部分互相重叠。
其次，使用图9说明图8的半导体装置的制造方法。
首先，如图9(a)中所示，在半导体衬底1的表面区中形成有源区后，层叠膜厚为3000埃以下的TEOS，得到第一绝缘膜2，再者，进行贯通该第一绝缘膜2的、用于充填连接到有源区的第一接触点5的接触孔的开口，通过层叠膜厚约为2000埃的掺杂多晶硅来进行接触孔的充填，得到第一接触点5，通过用RIE法进行回刻，除去在第一绝缘膜2的表面上层叠的掺杂多晶硅，只留下第一接触点5。
再者，例如层叠膜厚为1000埃以下的TEOS，作成绝缘膜26a。调整该绝缘膜26a的膜厚，使其成为在配置于上下的布线20与第一接触点5通过绝缘膜26a而重叠的情况下，可对两者进行电绝缘的膜厚。
其次，层叠膜厚约为800埃的构成布线20的掺杂多晶硅膜20a，再者，利用CVD法层叠膜厚约为800埃的WSi膜20b。再者，层叠膜厚约为1000埃的由TiN构成的绝缘膜21，该绝缘膜21在对布线20进行图形刻蚀时作为刻蚀掩模使用，对该绝缘膜21进行图形刻蚀，使其成为相当于布线20的形状。
其后，如图9(b)中所示，将绝缘膜21作为刻蚀掩模，将绝缘膜26a作为刻蚀中止层，对WSi膜20b和掺杂多晶硅膜20a依次进行图形刻蚀，得到布线20。再者，层叠作为侧壁10的绝缘膜10a，例如层叠膜厚约为700埃的SiN。
其次，如图9(c)所示，对由绝缘膜10a和TEOS构成的绝缘膜26a进行回刻，得到由绝缘膜10a构成的侧壁10，再得到相当于布线20和侧壁10的平面形状的绝缘膜26a。即使在配置成布线20与第一接触点5的一部分重叠的情况下，由于介入了绝缘膜26a，两者也可互相绝缘。
其后，与实施例4的情况相同，通过层叠第二绝缘膜11，形成第二接触点14，可得到图8中示出的半导体装置。
再有，即使在配置成第二接触点14与布线20呈一部分重叠的情况下，用绝缘膜21覆盖布线20的上表面，用绝缘性的侧壁10覆盖其侧面，通过利用在通孔10的开口时比第二绝缘膜11难以被刻蚀的物质来构成绝缘膜21和侧壁10，布线20不会露出，可确保在形成第二接触点14时的布线20与第二接触点14的绝缘状态。
图8中示出的半导体装置示出了在形成了第一接触点5的情况下，第一绝缘膜2与第一接触点5的上表面为相同的高度的例子。但是，在向用于形成第一接触点5的接触孔充填了导电物质后，如果在除去位于第一绝缘膜2的表面上的导电物质时用RIE进行回刻，则第一接触点5的上表面被过刻蚀，如图10(a)中所示，有时在第一接触点5与第一绝缘膜2的上表面产生台阶差。在图10(a)中，符号A表示被过刻蚀的部分。
该过刻蚀的部分的A的台阶差即使在其后的布线20的形成中也有影响，在与图9中示出的情况同样地进行制造的情况下，在产生布线20与第一接触点5呈一部分重叠那样的重叠偏移的情况下，在相当于图9(c)的制造阶段中，如图10(b)中所示，在布线20和绝缘膜21的表面上产生台阶差。
其后，如图10(c)中所示，在层叠第二绝缘膜11后，对使第一接触点5的上表面露出的通孔19进行开口。在该通孔19开口时，在第一绝缘膜2位于通孔19的底面上的情况下，对该部分进行过刻蚀(用记号B图示过刻蚀部分)其次，在通孔19内充填作为第二接触点14的导电物质。
对于通过这样做而得到的半导体装置，也与图8中示出的半导体装置相同，可对布线20与重叠通路进行互相间的电绝缘，对于不能充分地确保重叠裕量的高集成化的半导体装置可有效地使用该结构。
使用上述的图8～图10已说明的半导体装置中，在对绝缘膜10a进行回刻来得到附着于布线20的侧面的侧壁10的情况下，同时对由位于布线20的底面下的TEOS构成的绝缘膜26a进行了图形刻蚀。
但是，如图11中所示，在形成侧壁10的回刻时，不对绝缘膜26a进行刻蚀，即使在通孔19的开口时形成有选择地除去了位于底面的部分的绝缘膜26a的绝缘膜26aa，也可得到与图8或图10的半导体装置同样的效果。
在实施例1～5中，在连接到或配置在接近于作为完全共同的结构的重叠通路的位置上的布线的侧剖面上形成由绝缘物质构成的侧壁10，但该侧壁10不限于由一层绝缘膜加工而得到的侧壁，即使是由对多层的绝缘膜进行加工而构成的侧壁也没有问题。
以下，记述本发明的各方面的效果。
按照与本发明的第1方面有关的半导体装置，通过用与第二绝缘膜不同的绝缘物质在布线中以框状形成侧壁，在为了充填第二接触点而在第二绝缘膜中对通孔进行开口时，即使在产生重叠偏移、其一部分遇到侧壁的状态下，侧壁也可变成刻蚀中止层，能抑制第二绝缘膜的多余的刻蚀。因而，可将通孔内的第二绝缘膜的露出面积抑制得较小，可抑制因排出气体而引起的接触点的充填特性的恶化。
按照与本发明的第2方面有关的半导体装置，通过在对用于形成侧壁的绝缘物质进行回刻时，在绝缘物质以较薄的厚度也遗留在布线的上表面和第一绝缘膜的表面上的状态下中止刻蚀，可抑制对于布线表面的过刻蚀，可抑制作为布线表面的反射防止膜的性能的恶化。由于构成侧壁的物质不具有导电性而具有绝缘性，故即使该膜在第一绝缘膜上以较薄的厚度遗留下来，也不担心与其它布线间的短路。
按照与本发明的第3方面有关的半导体装置，通过作成在布线的上表面或上表面和底面上包含阻挡金属层的结构，在可得到布线与第一、第二接触点的良好的连接状态的基础上，还由于布线的上表面的阻挡金属层成为反射防止膜，故可进行良好的光刻工艺。
按照与本发明的第4方面有关的半导体装置，即使在第二绝缘膜中在配置了布线的高度处包含流层的情况下，通过在布线的侧剖面上形成由与第二绝缘膜不同的物质构成的侧壁，可抑制在通孔开口时流层的露出，可抑制在温度上升时的来自流层的排出气体，可得到具有良好的充填特性的接触点。
按照与本发明的第5方面有关的半导体装置，在没有重叠裕量的状态下，通过在形成处于互相绝缘的状态的布线和第二接触点时，用由与第二绝缘膜不同的物质构成的绝缘膜和侧壁来包围布线表面，可抑制与第二接触点的短路。由于即使在没有重叠裕量的情况下也可得到抑制短路的、此外没有电气方面的不良影响的结构，故可作成高集成化的结构。
按照与本发明的第6方面有关的半导体装置，通过在布线的底面上也形成另外的绝缘膜，在应互相绝缘的第一接触点与布线因重叠偏移而部分地重叠的情况下，也能可靠地对两者进行绝缘。
按照与本发明的第7方面有关的半导体装置，即使在因高集成化而没有重叠裕量的状态下形成及以部分重叠的配置形成第二接触点与布线、或第一、第二接触点与布线的情况下，由于在布线的表面和侧剖面上、进而在底面上也形成了绝缘膜和侧壁，故可抑制两者的短路。
按照与本发明的第8方面有关的半导体装置，通过与第二接触点相接而配置并形成上层布线或电容器，能以良好的状态将该上层布线或电容器的电位传递到第一、第二接触点、以及在对应于本发明的第1方面的半导体装置的情况下也传递到布线。
按照与本发明的第9方面有关的半导体装置的制造方法，在由第一接触点与第二接触点构成的重叠通路之间介入布线的情况下，可良好地进行第二接触点的充填而不形成空洞。
按照与本发明的第10方面有关的半导体装置的制造方法，在形成接近于由第一接触点和第二接触点构成的重叠通路的、被电绝缘的布线的情况下，通过用与第二绝缘膜不同的物质来覆盖布线的表面，可抑制与接触点的短路。由于即使布线与接触点呈一部分重叠也能保持绝缘性，故通过应用于没有重叠裕量的器件，可得到具有良好的电特性的半导体装置。
按照与本发明的第11方面有关的半导体装置的制造方法，由于在布线的底面上也形成了绝缘膜，故即使在产生第一接触点与布线的重叠偏移的情况下，也能可靠地抑制两者的短路。
按照与本发明的第12方面有关的半导体装置的制造方法，由于较浅地进行形成侧壁时的回刻，在布线表面和第一绝缘膜的表面上留下厚度薄的绝缘物质，布线表面不会被过刻蚀而受到损伤，故可抑制作为反射防止膜的膜质量的恶化。再者，由于在第一绝缘膜上以较薄的厚度留下的膜不具有导电性而具有绝缘性，故没有与其它布线的短路的担心。

Claims (12)

1．一种半导体装置，其特征在于，包括：在半导体衬底上层叠的第一绝缘膜；在上述第一绝缘膜的表面上层叠的第二绝缘膜；在上述半导体衬底的表面区中形成的有源区上为贯通上述第一绝缘膜而形成的第一接触点；连接到上述第一接触点上的、在上述第一绝缘膜的表面上形成的布线；在上述布线的侧剖面上以框状形成的侧壁；以及连接到上述布线的上表面上的、充填于上述第二绝缘膜中而形成的第二接触点，上述侧壁由与构成上述第二绝缘膜的物质不同的绝缘物质构成。
2．如权利要求1中所述的半导体装置，其特征在于：还在布线表面的与第二接触点的接合面以外的区域和在第一绝缘膜的表面区上层叠了构成侧壁的绝缘物质。
3．如权利要求1～2的任一项中所述的半导体装置，其特征在于：布线是在其上表面或上表面和底面上包含阻挡金属层的结构。
4．如权利要求1中所述的半导体装置，其特征在于：第二绝缘膜由多个绝缘膜构成，在构成上述第二绝缘膜的绝缘膜中，在从上述第二绝缘膜的底面直到相当于上述布线的上表面的高度上，层叠了流层。
5．一种半导体装置，其特征在于，包括：在半导体衬底上层叠的第一绝缘膜；在上述第一绝缘膜的表面上形成的第二绝缘膜；在上述半导体衬底的表面区中形成的有源区上为贯通上述第一绝缘膜而形成的第一接触点；连接到上述第一接触点上的、为贯通上述第二绝缘膜而形成的第二接触点；以及在配置在上述第一绝缘膜上而形成的布线的上表面上层叠绝缘膜、在上述布线和上述绝缘膜的侧剖面上以框状形成的侧壁，上述侧壁和上述绝缘膜由与构成上述第二绝缘膜的物质不同的绝缘物质构成。
6．如权利要求5中所述的半导体装置，其特征在于：将布线通过另外的绝缘膜配置在第一绝缘膜上。
7．如权利要求5～6的任一项中所述的半导体装置，其特征在于：布线的一部分至少与第二接触点或第一接触点和上述第二接触点两者重叠。
8．如权利要求1.5的任一项中所述的半导体装置，其特征在于：在第二绝缘膜上在与第二接触点相接的状态下配置并形成上层布线或电容器。
9．一种半导体装置的制造方法，其特征在于，包括：在半导体衬底上层叠第一绝缘膜的工序；在上述半导体衬底的表面区中形成的有源区上为贯通上述第一绝缘膜而形成第一接触点的工序；在上述第一绝缘膜上对布线进行图形刻蚀使其连接到上述第一接触点上的工序；在包含上述布线的表面的上述第一绝缘膜上层叠绝缘物质、通过进行回刻至少在上述布线的侧剖面上以框状形成由上述绝缘物质构成的侧壁的工序；在包含上述布线的上述第一绝缘膜上层叠第二绝缘膜的工序；以及在上述第二绝缘膜内埋置连接到上述布线的第二接触点的工序，构成上述侧壁的物质与构成上述第二绝缘膜的物质是互不相同的物质。
10．一种半导体装置的制造方法，其特征在于，包括：在半导体衬底上层叠第一绝缘膜的工序；在上述半导体衬底的表面区中形成的有源区上为贯通上述第一绝缘膜而形成第一接触点的工序；在上述第一绝缘膜上层叠作为布线的导电膜和绝缘膜、对上述导电膜和上述绝缘膜进行图形刻蚀使其成为布线形状的工序；在包含上述布线的上述第一绝缘膜上层叠绝缘物质、通过进行回刻至少在上述布线的侧剖面上以框状形成由上述绝缘物质构成的侧壁的工序；在包含上述布线的上述第一绝缘膜的表面上层叠第二绝缘膜的工序；以及形成连接到上述第一接触点的第二接触点使其贯通上述第二绝缘膜的工序，构成上述侧壁的物质与构成上述第二绝缘膜的物质是互不相同的物质。
11．如权利要求10中所述的半导体装置的制造方法，其特征在于：在第一绝缘膜上配置另外的绝缘膜，在上述另外的绝缘膜上配置布线。
12．如权利要求9、10的任一项中所述的半导体装置的制造方法，其特征在于：在包含布线的第一绝缘膜上层叠绝缘层并通过进行回刻在上述布线的侧剖面上以框状形成由绝缘物质构成的侧壁的工序中，或是完全用刻蚀来除去除上述布线和上述侧壁形成区以外的上述第一绝缘膜上的上述绝缘层，或是在上述布线和上述第一绝缘膜上留下上述绝缘膜。
CN98118293A 1997-12-19 1998-10-06 半导体装置及其制造方法 Pending CN1220493A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP351212/97 1997-12-19
JP35121297A JPH11186382A (ja) 1997-12-19 1997-12-19 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1220493A true CN1220493A (zh) 1999-06-23

Family

ID=18415815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98118293A Pending CN1220493A (zh) 1997-12-19 1998-10-06 半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US6025645A (zh)
JP (1) JPH11186382A (zh)
KR (1) KR100294755B1 (zh)
CN (1) CN1220493A (zh)
DE (1) DE19835898A1 (zh)
TW (1) TW495828B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552224B (zh) * 2008-04-03 2010-11-10 和舰科技(苏州)有限公司 一种微通孔钨损失的解决方法
CN103151299A (zh) * 2011-12-07 2013-06-12 北大方正集团有限公司 多层布线铝互连工艺方法、铝线互连通孔及半导体产品
CN105914138A (zh) * 2016-06-24 2016-08-31 上海华虹宏力半导体制造有限公司 Pip电容的工艺方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856544B2 (ja) 1997-10-29 2006-12-13 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6316801B1 (en) * 1998-03-04 2001-11-13 Nec Corporation Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same
KR100267106B1 (ko) * 1998-09-03 2000-10-02 윤종용 반도체 소자의 다층 배선 형성방법
JP2001036036A (ja) 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6239014B1 (en) * 1999-08-16 2001-05-29 Vanguard International Semiconductor Corporation Tungsten bit line structure featuring a sandwich capping layer
DE10030442B4 (de) * 2000-06-22 2006-01-12 Infineon Technologies Ag Verbindungselement in einem integrierten Schaltkreis
US6518671B1 (en) * 2000-10-30 2003-02-11 Samsung Electronics Co. Ltd. Bit line landing pad and borderless contact on bit line stud with localized etch stop layer and manufacturing method thereof
CN100555606C (zh) * 2005-09-30 2009-10-28 富士通微电子株式会社 半导体器件及其制造方法
US8132471B2 (en) * 2008-10-03 2012-03-13 Degroff Steven A Fail-safe pitot cover for a variety of pitot designs

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
JP3277098B2 (ja) * 1994-07-26 2002-04-22 株式会社東芝 半導体装置の製造方法
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
JPH08250589A (ja) * 1995-03-14 1996-09-27 Sony Corp 半導体装置の製造方法
JPH08306664A (ja) * 1995-05-10 1996-11-22 Sony Corp 半導体装置の製造方法
JPH0917785A (ja) * 1995-06-30 1997-01-17 Sony Corp 半導体装置のアルミニウム系金属配線
JP3856544B2 (ja) * 1997-10-29 2006-12-13 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH11176833A (ja) * 1997-12-10 1999-07-02 Mitsubishi Electric Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552224B (zh) * 2008-04-03 2010-11-10 和舰科技(苏州)有限公司 一种微通孔钨损失的解决方法
CN103151299A (zh) * 2011-12-07 2013-06-12 北大方正集团有限公司 多层布线铝互连工艺方法、铝线互连通孔及半导体产品
CN105914138A (zh) * 2016-06-24 2016-08-31 上海华虹宏力半导体制造有限公司 Pip电容的工艺方法

Also Published As

Publication number Publication date
US6127265A (en) 2000-10-03
JPH11186382A (ja) 1999-07-09
KR19990062473A (ko) 1999-07-26
US6025645A (en) 2000-02-15
KR100294755B1 (ko) 2001-11-30
TW495828B (en) 2002-07-21
DE19835898A1 (de) 1999-07-01

Similar Documents

Publication Publication Date Title
CN1292477C (zh) 半导体器件及其制造方法
CN1476072A (zh) 半导体器件
CN1700451A (zh) 半导体晶片及其制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN100339991C (zh) 具有电容器的半导体器件及其制造方法
CN1286179C (zh) 非易失半导体存储装置及其制造方法
CN1402352A (zh) 具有浮置栅的半导体器件及其制造方法
CN1518112A (zh) 半导体器件及其制造方法
CN100346468C (zh) 半导体器件及其制造方法
CN1207768C (zh) 具有绝缘体上硅结构的半导体器件及其制造方法
CN1220493A (zh) 半导体装置及其制造方法
CN1716624A (zh) 固态成像装置及其制造方法
CN1287456C (zh) 半导体装置及其制造方法
CN1645607A (zh) 半导体器件及其制造方法
CN1941310A (zh) 使用化学机械抛光工艺制作自对准接触焊盘的方法
CN1909211A (zh) 非易失性存储器件及其制造方法
TW202114151A (zh) 半導體元件及其製造方法
JP4272269B2 (ja) 集積化電子装置を封止するための形態的端部構成体の製造方法及び対応する装置
CN1716620A (zh) 半导体芯片及其制造方法以及半导体器件
CN1230790A (zh) 具有导线插头的半导体器件及其生产方法
CN1518093A (zh) 半导体器件及其制造方法
CN1314102C (zh) 半导体装置及其制造方法
JP2020181953A (ja) 半導体装置及びその製造方法
CN1779965A (zh) 金属内连线结构及其制造方法
JP2004072109A (ja) 導電性ライン下部に延長された絶縁スペーサーを備えた集積回路及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication