CN1941310A - 使用化学机械抛光工艺制作自对准接触焊盘的方法 - Google Patents
使用化学机械抛光工艺制作自对准接触焊盘的方法 Download PDFInfo
- Publication number
- CN1941310A CN1941310A CNA2006101399688A CN200610139968A CN1941310A CN 1941310 A CN1941310 A CN 1941310A CN A2006101399688 A CNA2006101399688 A CN A2006101399688A CN 200610139968 A CN200610139968 A CN 200610139968A CN 1941310 A CN1941310 A CN 1941310A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching mask
- etching
- insulating barrier
- cover layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000126 substance Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000007517 polishing process Methods 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract description 238
- 238000000034 method Methods 0.000 claims abstract description 84
- 238000005498 polishing Methods 0.000 claims abstract description 77
- 230000008569 process Effects 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 95
- 239000011148 porous material Substances 0.000 claims description 44
- 238000003475 lamination Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 110
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000001259 photo etching Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000012530 fluid Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
一种制作自对准接触焊盘的方法，包括：在半导体衬底上形成导电线和覆盖层的叠层，并形成覆盖叠层的侧壁的间隔层和填充叠层之间的间隙并暴露覆盖层的顶部的绝缘层；刻蚀覆盖层以形成波纹状凹槽；以与覆盖层的材料不同的材料形成多个第一刻蚀掩模以填充波纹状凹槽，而不覆盖绝缘层顶部；以及形成具有开口区的第二刻蚀掩模，所述开口区暴露出第一刻蚀掩模的一些以及绝缘层中位于第一刻蚀掩模之间的那部分。所述方法还包括：使用第一和第二掩模刻蚀由开口区所暴露的绝缘层部分以形成多个开口孔；除去第二刻蚀掩模；形成填充开口孔的导电层以覆盖残留的第一刻蚀掩模；以及将覆盖层用作为抛光终点在导电层上执行化学机械抛光工艺以除去第一刻蚀掩模，从而形成多个彼此分离的、填充开口孔的SAC焊盘。
Description
本申请要求于2005年9月28日向韩国专利局递交的韩国专利申请No.10-2005-0090761的权益，该申请的公开通过引用而全部包括在此。
技术领域
本公开涉及一种制作半导体器件的方法，具体地，涉及一种使用化学机械抛光(CMP)工艺制作自对准接触(SAC)焊盘的方法。
背景技术
由于半导体器件已变得高度集成并且设计规则已变得更加严格，当形成接触焊盘以将晶体管与诸如位线之类的线相连或将晶体管与电容器相连时，获得足够的工艺裕度被看作重要的因素(significantfactor)。因此，形成与诸如栅极线之类的线自对准的自对准接触(SAC)焊盘变得重要了。
例如在形成传统的SAC焊盘时，线的覆盖层(capping layer)和间隔层(spacer)作为当形成用于接触焊盘的开口孔以穿过绝缘层时的刻蚀停止层，从而使得开口孔能够与线自对准。此外，因为能够使用具有大于开口孔的区域的开口区的光致抗蚀剂掩模作为刻蚀掩模，可以获得光刻工艺的更充分的工艺裕度(process margin)。
然而，因为半导体器件的设计规则已经有了相当的简化，存在针对改良方法的需求，为了在形成光致抗蚀剂掩模时获得用于光刻工艺的充分工艺裕度。
此外，当形成填充开口孔的导电层以及形成每个SAC焊盘时，通过将化学机械抛光(CMP)工艺用作为SAC焊盘节点分离(nodeseparation)方法，所得到的具有SAC焊盘的结构具有更平坦化的表面。而且，可以在更平坦化的表面上执行后续的工艺，从而可以获得针对后续的光刻工艺的充分工艺裕度。
同样，在传统的SAC焊盘工艺期间，使用CMP工艺的SAC焊盘的分离被用于克服设计规则的限制。另外，检测CMP工艺的终点(endpoint)对于精确地控制CMP工艺变得重要起来。
然而，传统SAC焊盘工艺的困难可能是，当在SAC焊盘工艺期间选择性地刻蚀开口孔时，可能不必要地除去了用于线的覆盖层和/或用于刻蚀停止层的间隔层。因此，CMP工艺终点的检测变得更加困难。
例如，当刻蚀开口孔时，在由用作刻蚀掩模的光致抗蚀剂掩模所覆盖的区域中的覆盖层的厚度可能与没有由光致抗蚀剂掩模所覆盖的区域中的残留覆盖层的厚度不同。在CMP工艺中，不期望地刻蚀了被覆盖的覆盖层。因此，由于在用于SAC节点的导电层下面的覆盖层的厚度随着区域而改变，当使用覆盖层作为CMP工艺的终点时，覆盖层的高度是变化的。因此，根据上面的传统SAC焊盘工艺，精确的检测终点变得更加困难，并且因此获得可靠的节点分离也可能是困难的。
因此，在检测CMP终点时，由于传统SAC焊盘工艺的上述困难，在CMP工艺之后，可能在形成SAC焊盘的区域和没有形成SAC焊盘的区域之间出现局部高度差。该高度差可能是限制后面的光刻工艺的工艺裕度的因素。
此外，当没有精确地检测到CMP的终点时，可能需要相对大量的执行CMP工艺的方法，以获得可靠的节点分离。这些附加的CMP工艺可能损坏覆盖层和间隔层。
对于覆盖层和/或间隔层的上述损坏可能引起保护线的覆盖层和/或间隔层的厚度的减少(例如，发生肩部裕度不足现象)，从而导致在应该由覆盖层和间隔层保护的第一线(例如，栅极线)和与SAC焊盘电连接的第二线(例如，位线)之间发生电短路。
因此，为避免电短路和局部高度差，应该在使用CMP工艺的SAC焊盘工艺中的节点分离期间，使用稳定地和精确地检测CMP终点的方法。
因此，需要一种制作半导体器件的自对准接触(SAC)焊盘的方法，所述方法为用于形成SAC焊盘的开口孔的光刻工艺获得了改良的工艺裕度，并且可以稳定地检测化学机械抛光(CMP)的终点。
发明内容
本发明提出了一种制作半导体器件的自对准接触(SAC)焊盘的方法，从而为用于形成SAC焊盘的开口孔的光刻工艺获得了改良的工艺裕度，并且可以稳定地检测化学机械抛光(CMP)的终点。
根据本发明的典型实施例，提出了一种制作SAC(自对准接触)焊盘的方法。所述方法包括：在半导体衬底上形成导电线和覆盖层的多个叠层(stack)，并形成覆盖叠层的侧壁的间隔层和填充叠层之间的间隙但暴露覆盖层的顶部的绝缘层；刻蚀覆盖层以形成多个波纹状凹槽(damascene groove)；以与覆盖层的材料不同的材料形成多个第一刻蚀掩模，以填充波纹状凹槽，而不覆盖绝缘层的顶部；以及形成具有开口区的第二刻蚀掩模，所述开口区暴露出第一刻蚀掩模的一些以及绝缘层位于第一刻蚀掩模之间的那部分。所述方法还包括：使用第一刻蚀掩模和第二掩模刻蚀绝缘层中由开口区暴露的那部分，以形成多个开口孔；除去第二刻蚀掩模；形成填充开口孔的导电层，以覆盖残留的第一刻蚀掩模，以及将覆盖层用作为抛光终点来在导电层上执行化学机械抛光(CMP)工艺以除去第一刻蚀掩模，以致形成多个彼此分离的、填充开口孔的SAC焊盘。
根据本发明的典型实施例，提出了一种制作SAC(自对准接触)焊盘的方法。所述方法包括：在半导体衬底上与栅极电介质层一起形成用于栅极线的层；在用于栅极线的层上形成覆盖层；刻蚀覆盖层和用于栅极线的层以形成栅极线和覆盖层的多个叠层；形成间隔层以覆盖叠层的侧壁；形成填充叠层之间的间隙的绝缘层；将覆盖层用作为抛光终点来在绝缘层上执行CMP工艺；部分地刻蚀已暴露的层以形成波纹状凹槽；以与覆盖层的材料不同的材料形成填充波纹状凹槽的多个第一刻蚀掩模用的层。所述方法还包括：在第一刻蚀掩模用的层上执行CMP工艺，以暴露绝缘层的顶部，从而形成填充波纹状凹槽的第一刻蚀掩模；形成具有开口区的第二刻蚀掩模，所述开口区暴露出第一刻蚀层的一些以及绝缘层中位于第一刻蚀掩模之间的那部分；使用第一刻蚀掩模和第二刻蚀掩模刻蚀由开口区所暴露的绝缘层，以形成多个开口孔；除去第二刻蚀掩模；形成填充开口孔的导电层以覆盖残留的第一刻蚀掩模；以及将覆盖层用作为抛光终点来在导电层上执行化学机械抛光(CMP)工艺以除去第一刻蚀掩模，从而形成多个彼此分离的、填充开口孔的SAC焊盘。
所述方法还可以包括：在用于栅极线的层形成之前，在半导体衬底上与栅极电介质层一起形成用于栅极线的层；在用于栅极线的层上形成栅极覆盖层；选择性地刻蚀栅极覆盖层和用于栅极线的层以形成栅极线和栅极覆盖层的栅极叠层；形成栅极间隔层以覆盖栅极叠层的侧壁；形成第一绝缘层以填充栅极叠层之间的间隙；将栅极覆盖层作为抛光终点来在第一绝缘层上执行CMP工艺；部分地刻蚀已暴露的栅极覆盖层以形成第二波纹状凹槽；以与栅极覆盖层的材料不同的材料形成填充第二波纹状凹槽的多个第三刻蚀掩模用的层；通过在第三刻蚀掩模用的层上执行CMP工艺以暴露第一绝缘层的顶部，形成填充第二波纹状凹槽的第三刻蚀掩模；形成具有开口区的第四刻蚀掩模，所述开口区设置于第三刻蚀掩模和已暴露的第一绝缘层上；通过使用第四刻蚀掩模和第三刻蚀掩模来防止其下部分被刻蚀并选择性地刻蚀暴露于开口区的第一绝缘层，在开口区形成多个第二开口孔；除去第四刻蚀掩模；形成填充第二开口孔的第二导电层以覆盖残留的第三刻蚀掩模；将栅极覆盖层用作为抛光终点来在第二导电层上执行CMP抛光以及以在CMP工艺期间除去残留的第三刻蚀掩模，以致填充第二开口孔的第二SAC焊盘被彼此分离；以及在绝缘层下面，形成覆盖第二SAC焊盘的第二绝缘层。第二开口孔穿透第二绝缘层并且暴露出第二SAC焊盘的顶部。
覆盖层可以包括相对于绝缘层具有刻蚀选择性的绝缘材料。
覆盖层可以是包括氮化硅而形成的。
间隔层可以是包括与覆盖层的材料相同的绝缘材料而形成的。
波纹状凹槽的形成可以包括相对于绝缘层选择性地湿法刻蚀或干法刻蚀覆盖层。
覆盖层的选择性地刻蚀可以包括刻蚀间隔层的顶部以扩大波纹状凹槽的宽度。
所述方法还包括：在覆盖层的刻蚀之后，追加刻蚀暴露于开口区的绝缘层的侧壁，以扩大波纹状凹槽。
第一刻蚀掩模可以是包括相对于绝缘层具有刻蚀选择性的层而形成的。
第一刻蚀掩模可以是包括相对于覆盖层具有CMP选择性的层而形成的。
第一刻蚀掩模可以是包括具有与导电层的CMP速率相同或比其更大的CMP速率的层而形成的。
第一刻蚀掩模可以是包括多晶硅层而形成的。
第一刻蚀掩模可以由钨层、铝层、以及钌层所构成的组中所选择的一个来形成。
第一刻蚀掩模可以是包括与导电层的材料相同的材料而形成的。
第一刻蚀掩模的形成可以包括：形成填充波纹状凹槽并且延伸到绝缘层的掩模层，以及在掩模层上执行CMP工艺以暴露出绝缘层的顶部。
可以将第二刻蚀掩模被形成为包括具有足够覆盖至少两条导电线的宽度的开口区和开口区之间的绝缘层的光致抗蚀剂图案。
根据本发明的典型实施例，当形成用于SAC焊盘的开口孔时，能够获得更多的用于光刻工艺的改良工艺裕度。此外，根据本发明的典型实施例，在用于SAC焊盘节点分离的CMP工艺期间，能够更精确地检测抛光终点。
附图说明
从结合附图所做的下述描述中，能够更加详细地理解本发明的典型实施例，其中：
图1至图10是说明根据本发明的第一典型实施例的、制作SAC焊盘的方法的透视图；
图11是说明根据本发明的典型实施例的、制作SAC焊盘的方法有效性的比较实例的截面图；
图12是说明在CMP工艺之后根据图11的比较实例产生的局部高度差的曲线图；以及
图13至图18是说明根据本发明的第二典型实施例的、制作SAC焊盘的方法的截面图。
具体实施方式
现在将参考附图更加充分地描述本发明，在附图中示出了发明的典型实施例。然而，本发明可以具体表现为许多不同的形式，并且不应该被解释为局限于这里所提出的典型实施例。
当形成自对准接触(SAC)焊盘时，执行用于节点分离的化学机械抛光(CMP)工艺。根据本发明的典型实施例，覆盖层(capping layer)被用作抛光完成层以检测CMP终点。
在这一点上，为使覆盖层厚度相同和/或顶部表面高度相同，使用附加的刻蚀掩模来在刻蚀用于SAC焊盘的开口孔时防止刻蚀覆盖层。在覆盖层上和/或在对准的图案中的线下形成刻蚀掩模，从而开口孔自对准在线上。
另一方面，刻蚀掩模可以由在CMP工艺期间当抛光用于SAC焊盘的导电层的同时能够被抛光的材料形成，CMP工艺用在SAC焊盘的节点分离工艺中。因此，在刻蚀掩模下面的覆盖层可以由在CMP工艺期间用于检测抛光终点的抛光完成层形成。
在本发明的典型实施例中，当形成用于SAC焊盘的开口孔时，刻蚀掩模和SAC CMP完成层可以分别由不同的薄层形成，从而可以对每个SAC CMP工艺执行独立的CMP工艺。
在CMP工艺期间用作抛光完成层的覆盖层在CMP工艺之前的刻蚀工艺期间并没有被损坏，并且因此覆盖层的厚度和/或表面高度是没有变化的。因此，可以在覆盖层上精确地执行CMP工艺。例如，因为在诸如覆盖层和导电层(或刻蚀掩模)的各个不同薄层之间的信号差别，通过在CMP工艺期间检测构成覆盖层的材料，抛光终点检测是可能的。此外，在CMP工艺之后测量覆盖层的厚度可以预测芯片中的抛光量以及覆盖层的厚度，从而能够在SAC CMP工艺之后进行监测。
因为在CMP工艺期间与导电层一起除去了刻蚀掩模，可以防止在CMP工艺之后所得到的结构上的局部高度差。因此，在形成SAC焊盘之后所得到的结构的表面由于CMP工艺而更加平坦化，从而获得用于光刻工艺的充分工艺裕度。
图1至图10是说明根据本发明的第一典型实施例的、制作SAC焊盘的方法的透视图。
参考图1，在半导体衬底100上形成多条栅极线300。更具体地，在半导体衬底100上形成定义了有源区的器件隔离区150。例如，使用浅沟隔离(STI)法可以形成器件隔离区150。
接下来，在半导体衬底100上形成包括氧化硅层的栅极电介质层200，以及然后在栅极电介质层200上形成用于栅极线300的导电层。为了提高栅极电介质层200的导电性，导电层可以是包括由导电多晶硅材料构成的第一导电层310和由硅化金属构成的第二导电层330的多层结构。
此外，在形成用于栅极线300的第一导电层310和第二导电层330之前，可以在半导体衬底100的有源区中形成用于凹道结构(recesschannel structure)的凹沟(recess trench)103以获得晶体管的沟道长度。在凹道结构中，在凹沟103中形成栅极电介质层200，并且可以形成用于栅极线300的第一导电层310和第二导电层330，以填充凹沟103，使得栅极线300的下部被埋入凹沟103中。
在第一导电层310和第二导电层330上形成用于覆盖层350的绝缘层，以覆盖和保护栅极线300的顶部部分。覆盖层350的厚度随着栅极线300的厚度而变化，或可以通过考虑在之后的SAC焊盘工艺中的CMP抛光完成层的作用来预先确定。例如，覆盖层350的厚度可以足约1500到约2000埃()。
覆盖层350可以由不同的绝缘材料形成以保护栅极线300和使栅极线300绝缘。在分离SAC焊盘的节点的CMP工艺中可以将覆盖层350用作抛光完成层，并且覆盖层350可以由相对于形成SAC焊盘的导电材料具有抛光选择性的绝缘材料来形成。也就是说，覆盖层350可以由相对于SAC焊盘的导电材料具有足够低的抛光速率的绝缘材料来形成，以便被用作抛光完成层。此外，覆盖层350可以由相对于填充栅极线300之间的间隙的绝缘层具有刻蚀选择性的绝缘材料来形成。例如，绝缘材料可以是氮化硅。
在沉积第一导电层310、第二导电层330、以及覆盖层350之后，使用选择性刻蚀工艺形成栅极线300和与栅极线300对准的覆盖层350的图案。
接下来，形成间隔层370以使用间隔层工艺覆盖和保护栅极线300和覆盖层350的侧壁。在之后的SAC焊盘形成工艺中形成开口孔的刻蚀工艺期间，间隔层370保护栅极线300不受刻蚀。因此，间隔层370可以由相对于形成开口孔的绝缘层(例如，氧化硅层)具有刻蚀选择性的绝缘材料(例如，氮化硅)形成。
参考图2，形成绝缘层400以填充栅极线300之间的间隙。更具体地，绝缘层400(例如，氧化硅层)沉积在覆盖层350上，以填充栅极线300之间的间隙。然后，使用第一CMP工艺可以平坦化绝缘层400。使用覆盖层350作为抛光完成层来执行第一CMP工艺。因此，当抛光绝缘层400的表面时可以暴露出覆盖层350的顶部表面。
参考图3，使用绝缘层400和覆盖层350之间的刻蚀选择性，在通过第一CMP工艺暴露的覆盖层350的表面上执行选择性刻蚀工艺。执行该选择性刻蚀工艺以选择性地除去覆盖层350的顶部部分。该刻蚀工艺针对覆盖层350的氮化硅具有相对极好的刻蚀速率，以及针对绝缘层400的氧化硅具有相对较低的刻蚀速率。刻蚀工艺可以是湿法刻蚀工艺或干法刻蚀工艺。
在通过选择性地刻蚀覆盖层350而刻蚀出的覆盖层351的顶部上形成以绝缘层400作为侧壁并且沿着栅极线300延伸的波纹状凹槽501。波纹状凹槽501的深度可以基于在之后的工艺中填充波纹状凹槽501的刻蚀掩模的厚度而预先确定。刻蚀掩模的厚度取决于在形成用于之后的SAC焊盘的开口孔的刻蚀工艺中所要求的厚度。因此，使用刻蚀掩模的厚度可以预先确定波纹状凹槽501的深度(例如，覆盖层350的刻蚀量)。
另一方面，在覆盖层350的选择性刻蚀期间，可以同时刻蚀理想地与覆盖层350的材料相同的材料形成的间隔层370，以及间隔层370的顶部。另外，在覆盖层350的选择性刻蚀之后，通过部分地刻蚀构成波纹状凹槽501的绝缘层400的侧壁来扩大波纹状凹槽501的宽度。在这些刻蚀工艺中，可以扩大波纹状凹槽501或者改进波纹状凹槽501的入口形状。
由于波纹状凹槽501的宽度可以通过附加的刻蚀工艺来调整，所以可以调整为填充波纹状凹槽501而形成的刻蚀掩模的宽度。当刻蚀掩模的宽度大于覆盖层351和/或间隔层370的宽度时，能够有效地防止覆盖层351和/或间隔层370在之后的刻蚀工艺中受损。
参考图4，在绝缘层400上形成填充波纹状凹槽501的、绝缘材料的刻蚀掩模层500。刻蚀掩模层500可以由在针对之后的SAC焊盘节点分离的CMP工艺期间能够与用于SAC焊盘的导电层一起被抛光的材料形成。此外，刻蚀掩模层500可以由相对于绝缘层400具有刻蚀选择性的材料来形成，以便在用于SAC焊盘的开口孔刻蚀工艺期间被用作刻蚀掩模。
例如，刻蚀掩模层500可以由例如这样的多晶硅材料组成，与相对于构成绝缘层400的氧化硅具有相对较高的刻蚀选择性的氮化硅的材料相比，它具有相同或较高的刻蚀选择性。另外，刻蚀掩模层500可以由，例如，诸如钨、铝、或钌的金属组成，它相对于氧化硅具有相对较高的刻蚀选择性。此外，刻蚀掩模层500也可以包括抗反射涂层(ARC)材料。
这些刻蚀掩模层500相对于氧化硅可以具有刻蚀选择性以及与例如导电多晶硅或钨的材料的CMP抛光速率相等的CMP抛光速率。因此，在用于SAC焊盘节点分离的CMP工艺中可以与导电层一起除去刻蚀掩模500。
参考图5，通过执行第二CMP来对刻蚀掩模层500进行平坦化，形成了刻蚀掩模510，以填充波纹状凹槽501，并覆盖已刻蚀的覆盖层351的顶部。在这一点上，可以执行第二CMP工艺以暴露出绝缘层400的顶部。使用这样的抛光液(polishing slurry)执行第二CMP工艺，它对构成刻蚀掩模层500的材料表现出比构成绝缘层400的氧化硅相对较高的抛光速率。在刻蚀掩模510上绘制图案以覆盖与使用那些平坦化工艺刻蚀的覆盖层351相邻的间隔层370的顶部。
参考图6，形成光致抗蚀剂图案作为第二掩模，以选择性地刻蚀绝缘层400中在刻蚀掩模510之间所暴露的那部分。光致抗蚀剂图案包括用于选择性地刻蚀绝缘层400中填充栅极线300之间的间隙的那部分的开口区601。
为了在形成光致抗蚀剂图案时获得光刻工艺裕度，将开口区601设置在多条栅极线300上。因此，将开口区601设置在多个刻蚀掩模510和在刻蚀掩模510之间的绝缘层上。
因为实际上将开口区601设置成比栅极线300之间的间隙宽，所以可以更易于获得光刻工艺裕度。可以形成小于光刻工艺限制的开口槽，用于SAC焊盘。
因为光致抗蚀剂图案的开口区601是在多条栅极线300上形成，在形成用于SAC焊盘的开口孔的刻蚀工艺中的实际刻蚀掩模是光致抗蚀剂图案600的第二刻蚀掩模与暴露在开口区601的刻蚀掩模510的第一刻蚀掩模的组合。
参考图7，选择性地刻蚀由第一刻蚀掩模510和第二刻蚀掩模600暴露的绝缘层400，以形成多个开口孔640，所述开口孔640将半导体衬底100中在栅极线300之间的间隙下面的那部分暴露出。
因为在第二刻蚀掩模600中的光致抗蚀剂图案的开口区601暴露出多个第一刻蚀掩模510之间的绝缘层400，在栅极线300之间同步地形成开口孔640。因此，因为第一刻蚀掩模510与栅极线300对准，所以开口孔640与栅极线300对准。栅极线300的间隔层370形成了开口孔640的侧壁，以及绝缘层400形成了开口孔640的其余侧壁。
图8是当除去光致抗蚀剂图案的第二刻蚀掩模600时的示意图。在选择性刻蚀工艺期间，开口孔601暴露出第一刻蚀掩模510的一些(已暴露的第一刻蚀掩模现在将由参考数字511表示)。已暴露的第一刻蚀掩模511防止覆盖层351被刻蚀。然而，在刻蚀工艺期间，可能减小刻蚀掩模511的一部分厚度。因此，已暴露的第一刻蚀掩模511的厚度可能小于由光致抗蚀剂图案的第二刻蚀掩模600所覆盖的其他第一刻蚀掩模510的厚度。
参考图9，沉积填充开口孔640的、用于SAC接触焊盘的导电层700，以覆盖通过除去第二刻蚀掩模600所暴露的第一刻蚀掩模510(包括已暴露的第一刻蚀掩模511)以及绝缘层400。导电层700可以是导电多晶硅层。此外，导电层700可以包括例如钨的金属。
参考图10，使用诸如第三CMP工艺的平坦化工艺抛光并平坦化导电层700。在这一点上，第三CMP工艺的抛光完成是将覆盖层351用作为抛光终点层来实现的。使用这样的抛光液执行第三抛光工艺，它在覆盖层351中表现出相对较低的刻蚀速率，并在导电层700中表现出相对较高的刻蚀速率。
执行第三CMP工艺以与导电层700一起除去导电层700下面的第一刻蚀掩模510和511。第一刻蚀掩模510和511由具有与用于SAC焊盘的导电层700相同或者比其相对较高的抛光速率的材料组成。尽管第一刻蚀掩模510、511具有不同的厚度，因为将覆盖层351用作为抛光完成层以终止CMP抛光工艺，所以可以执行抛光直到第一刻蚀掩模510和511被彻底地除去。
因此，使用各个薄层之间的检测信号差可以精确地执行抛光终点的检测。例如，当检测到针对构成覆盖层351的氮化硅的信号时的点和没有检测到针对构成第一刻蚀掩模510和511的多晶硅材料的信号时的点，可以被用作抛光终点。
在第三CMP工艺期间，与导电层700以及第一刻蚀掩模510和511一起，除去绝缘层400的一部分。因此，可以同时在多个位置形成多个SAC焊盘710。SAC焊盘710填充开口孔640，以自对准在栅极线300上。此时，因为可以精确地检测抛光终点，所以可以在覆盖层351上精确地执行第三CMP工艺。因为在第一刻蚀掩模510和511下面的覆盖层351上执行了第三CMP工艺，所以可以更加精确地执行SAC焊盘710的节点分离。因此，可以提高节点分离的可靠性。
此外，因为将覆盖层351用作抛光完成层来停止执行刻蚀工艺，所以在第三CMP工艺之后覆盖层351具有相同的表面高度。因而，因为第三CMP的原因，覆盖层351、SAC焊盘710以及残留的绝缘层的表面高度实际上变得相同。因而，在第三CMP工艺之后所得到的结构被平坦化，从而能够避免局部高度差。
此外，因为执行第三CMP工艺以相对于覆盖层351具有刻蚀选择性，可以有效地防止覆盖层351的损失。此外，可以防止由与覆盖层351相同的绝缘材料所形成的间隔层370的损失。因此，由于在栅极线300上保留了覆盖层351和/或间隔层370的足够的厚度，能够有效地防止栅极线300与栅极线300上的位线之间的电短路。
另一方面，因为第三CMP工艺在覆盖层351上终止，所以通过仅仅测量第三CMP工艺之后的残留覆盖层351的厚度就可以预测第三CMP工艺的抛光量。此外，在第三CMP工艺期间可以预测覆盖层351的残留厚度。也就是，在执行用于SAC焊盘710的第三CMP工艺之后，可以监测CMP特性。
当与不使用第一刻蚀掩模510的SAC形成工艺相比时，可以清楚地说明根据本发明的第一典型实施例的有效性。
图11是说明根据本发明的典型实施例的、制作SAC焊盘的方法的有效性的比较实例的截面图。图12是说明在CMP工艺之后根据图11的比较实例产生的局部高度差的曲线图。
参考图11，与图1至图10的第一典型实施例不同，在不使用第一刻蚀掩模510的、用于SAC焊盘51的CMP工艺中，将覆盖层35用作抛光终点。
更具体地，根据比较实例的、制作SAC焊盘51的方法包括：在半导体衬底10上形成器件隔离区15；以及在栅极电介质层20上形成具有第一导电层31和第二导电层33的多条栅极线30，以及覆盖层35的叠层。
在叠层的侧壁上形成间隔层37并且绝缘层40填充到的栅极线30之间的间隙之后，如图11所示，通过将具有图6的开口区601的光刻图案的用作为第二刻蚀掩模600，可以形成开口孔。在这一点上，与第一典型实施例不同，通过将覆盖层35用作为另一个第一刻蚀掩模来在栅极线30之间的间隙中形成开口孔。然而，当在刻蚀工艺期间形成开口孔时，除去了覆盖层35′中用作第一刻蚀掩模的那部分。
因此，如图11中所说明的，在覆盖层35′中用作第一刻蚀掩模的那部分和覆盖层35′中没有用作第一刻蚀掩模的那部分之间存在高度差。在这种情况下，当形成填充开口孔的导电层50并且然后使用CMP工艺执行SAC焊盘51的节点分离时，执行CMP工艺，直到暴露出具有相对较低高度的覆盖层35′的顶部。
然而，如果将覆盖层35′用作CMP终点，当在覆盖层35′上检测到CMP终点时，CMP工艺终止，而没有主要厚度损失。已抛光的导电层53仍然留在覆盖层35′中具有已减少厚度的那部分上，从而没有执行节点分离。因此，需要为节点分离执行其他CMP工艺。
覆盖层35′的已减少厚度的程度取决于执行用来形成开口孔的刻蚀工艺，使得难以确定将要在其他CMP中使用的抛光量。如果控制其他CMP工艺以表现出较大的CMP量，则另外地除去了覆盖层35′的厚度，使得残留的厚度变得非常小。在这种情况下，由于残留覆盖层35′的已减少厚度的原因，在诸如栅极线30和位线之类的导电层之间可能发生电短路。也就是肩部裕度实质上减小了。
另一方面，难以在SAC CMP期间检测终点，并且实际上没办法在SAC CMP工艺之后监测结果。也就是，难以发现根据CMP工艺之后所得到的结构预测CMP量的测量目标。
另一方面，在未被刻蚀的覆盖层35和已被刻蚀的覆盖层35′之间的高度差可以在CMP工艺之后所得到的结构上引起局部高度差。在形成SAC焊盘的CMP工艺之后，在图12中说明了与比较实例相对应的测量结果。图12是说明在化学机械抛光(CMP)工艺之后根据图11的比较实例产生的局部高度差的曲线图。
参考图12，从晶片中心扫描的表面高度差与从晶片边缘扫描的表面高度差基本上是相同的。在具有SAC焊盘51的区域61和不具有SAC焊盘51且栅极线30在其中延伸的区域63之间存在大约200或更高的高度差。该局部高度差是由基于覆盖层35′已减少的厚度的CMP量的局部差别引起的。
与比较实例的结果相比，根据本发明的第一典型实施例的、制作SAC焊盘的方法可以排除其他的CMP工艺。因此，可以防止由于其他CMP对覆盖层35′的损坏。此外，可以解决基于其他CMP工艺的时变所引起的问题，以及更可靠地体现SAC焊盘的节点分离。可以防止CMP工艺之后的局部高度差，并且可以监测和预测SAC CMP工艺之后的CMP量。在SAC CMP工艺期间，可以精确地检测抛光终点。
尽管在本发明的第一典型实施例中描述了在栅极线300之间的间隙中形成SAC焊盘710的工艺，也可以应用本发明来形成作为存储接触焊盘(storage contact pad)的SAC焊盘，所述存储接触焊盘与设置在要自对准在位线上的、位线之间的间隙中的电容器的存储电极(storageelectrode)电连接。
图13至图18是说明根据本发明的第二典型实施例的、制作SAC焊盘的方法的截面图。在第一和第二实施例中，相同的参考数字表示相同的元件。
参考图13，如图1至图10中所说明的，在半导体衬底100上形成多个第一SAC焊盘710，然后在第一绝缘层400上形成覆盖第一SAC焊盘并使其绝缘的第二绝缘层450。可以将第二绝缘层450形成为包括氧化硅层。
接下来，在第二绝缘层450上形成位线810，所述位线使用通孔与第一SAC焊盘710的一部分电连接。为此，在形成位线810之前，形成暴露出第一SAC焊盘710的一部分并且穿透第二绝缘层450的通孔，然后形成用于位线810的导电层(例如，钨层)，以填充通孔。
与用于栅极线的第一覆盖层350类似，在用于位线810的导电层上形成第二覆盖层850。第二覆盖层850像第一覆盖层350一样可以根据位线810的厚度具有不同的厚度。此外，可以基于在用于第二SAC焊盘的随后工艺中的CMP完成层的作用来确定第二覆盖层850的厚度。
因此，第二覆盖层850可以由这样的绝缘层组成，它基于在用于第二ASC焊盘的节点分离的CMP工艺中作为抛光完成层的作用而相对于第二SAC焊盘的导电材料具有抛光选择性。此外，第二覆盖层850可以由相对于填充位线810之间的间隙的绝缘层具有刻蚀选择性的绝缘材料组成。例如，绝缘材料可以是氮化硅。
接下来，使用选择性刻蚀工艺对第二覆盖层850和导电层形成图案，以在位线810上形成第二覆盖层850。与在图1中用于栅极线300的第一间隔层370类似，在位线810的侧壁上形成由氮化硅形成的第二间隔层870。
与图2的第一绝缘层400类似地形成填充位线810之间的间隙的第三绝缘层470。使用类似于第一CMP工艺的第四CMP工艺对第三绝缘层470进行平坦化。
参考图14，利用第三绝缘层470和第二覆盖层850之间的刻蚀选择性，在由第四CMP工艺所暴露的第二覆盖层850的表面上执行选择性刻蚀工艺，如图3中所说明的，以形成多个波纹状第二槽855，所述波纹状第二槽855暴露出第二覆盖层851的已刻蚀表面并且沿着位线810延伸。波纹状第二槽855的形成与图3的波纹状凹槽501的形成可以是类似的。
参考图15，使用与用于形成第一刻蚀掩模510的工艺相同的工艺形成由填充波纹状第二槽855的绝缘材料形成的第三刻蚀掩模550。
参考图16，与作为第二刻蚀掩模的图6的第一光致抗蚀剂图案类似，形成作为第四刻蚀掩模650的第二光致抗蚀剂图案，所述第二光致抗蚀剂图案具有暴露出第三刻蚀掩模550的开口区。
接下来，类似于图7，选择性地刻蚀由第三刻蚀掩模550以及第四刻蚀掩模650暴露的第三绝缘层470，并且然后选择性地刻蚀在所得到的结构中所暴露的第二绝缘层450。然后，与图7和图8的开口孔640类似，形成暴露出与位线810之间的间隙对准的SAC焊盘710的顶部表面的第二开口孔645。
在这一点上，与具有已减少厚度的图8的第一刻蚀掩模511类似，形成具有已减少厚度的图16的第三刻蚀掩模551。
参考图17，沉积填充图16的开口孔645的、用于第二SAC焊盘的导电层750，以覆盖第三刻蚀掩模550和551的残留部分以及第三绝缘层470的顶部。
参考图18，使用与用于形成图10的第一SAC焊盘710的第三CMP工艺类似的CMP形成彼此分离的多个第二SAC焊盘751。第二SAC焊盘751与第二SAC焊盘751上的电容器的存储电极电连接，并且可以被用作将存储电极与半导体衬底100上的晶体管相连的存储接触点。
在第二典型实施例中，可以使用与在第一典型实施例中用于形成与栅极线300自对准的第一SAC焊盘710相同的制作工艺，来形成与位线810自对准的第二SAC焊盘751。因此，可以在本发明的第二典型实施例中获得与根据本发明的第一典型实施例相同的有效性。
根据本发明的典型实施例，使用波纹状CMP工艺将刻蚀掩模用在覆盖层上，以防止当刻蚀用于SAC焊盘的开口孔时覆盖层被损坏。通过将覆盖层用作为SAC CMP工艺的抛光终点，在SAC CMP工艺期间可以精确地检测抛光终点。
因此，根据本发明的典型实施例，可以精确地控制CMP工艺，以获得可靠的SAC焊盘节点分离。因此可以取得更可靠的SAC焊盘节点分离。此外，可以防止CMP工艺之后的局部高度差，而且能够通过监测SAC CMP工艺之后所得到的结构来预测CMP量。
尽管已描述了本发明的典型实施例，但是还应该注意到，对于本领域的普通技术人员来说是显然的，可以对这些实施例中做出改变，而不脱离所附权利要求的边界和界线所限定的本发明的精神和范围。
Claims (26)
1.一种制作自对准接触焊盘的方法，包括：
在半导体衬底上形成导电线和覆盖层的多个叠层，并且形成覆盖叠层的侧壁的间隔层和填充叠层之间的间隙但暴露覆盖层的顶部的绝缘层；
刻蚀覆盖层以形成多个波纹状凹槽；
以与覆盖层的材料不同的材料形成多个第一刻蚀掩模，以填充波纹状凹槽，而不覆盖绝缘层的顶部；
形成具有开口区的第二刻蚀掩模，所述开口区暴露出第一刻蚀掩模的一些以及绝缘层中位于第一刻蚀掩模之间的那部分；
使用第一刻蚀掩模和第二掩模，刻蚀绝缘层中由开口区所暴露出的那部分，以形成多个开口孔；
除去第二刻蚀掩模；
形成填充开口孔的导电层，以覆盖残留的第一刻蚀掩模；以及
将覆盖层用作为抛光终点来在导电层上执行化学机械抛光工艺，以除去第一刻蚀掩模，以致形成多个彼此分离的、填充开口孔的自对准接触焊盘。
2.如权利要求1所述的方法，其中，导电线由栅极线形成。
3.如权利要求1所述的方法，其中，导电线由位线形成。
4.如权利要求1所述的方法，其中，覆盖层包括相对于绝缘层具有刻蚀选择性的绝缘材料。
5.如权利要求1所述的方法，其中，覆盖层是包括氮化硅而形成的。
6.如权利要求1所述的方法，其中，间隔层是包括与覆盖层的材料相同的绝缘材料而形成的。
7.如权利要求1所述的方法，其中，波纹状凹槽的形成包括相对于绝缘层选择性地湿法刻蚀或干法刻蚀覆盖层。
8.如权利要求1所述的方法，其中，覆盖层的选择性刻蚀包括刻蚀间隔层的顶部以扩大波纹状凹槽的宽度。
9.如权利要求1所述的方法，还包括：在覆盖层的刻蚀之后，追加刻蚀暴露于开口区的绝缘层的侧壁以扩大波纹状凹槽。
10.如权利要求1所述的方法，其中，第一刻蚀掩模是包括相对于绝缘层具有刻蚀选择性的层而形成的。
11.如权利要求1所述的方法，其中，第一刻蚀掩模是包括相对于覆盖层具有化学机械抛光选择性的层而形成的。
12.如权利要求1所述的方法，其中，第一刻蚀掩模是包括具有与导电层的化学机械抛光速率相同或比导电层的化学机械抛光速率更大的化学机械抛光速率的层而形成的。
13.如权利要求1所述的方法，其中，第一刻蚀掩模是包括多晶硅层而形成的。
14.如权利要求1所述的方法，其中，第一刻蚀掩模是由钨层、铝层、以及钌层所形成的组中所选择的一个而形成的。
15.如权利要求1所述的方法，其中，第一刻蚀掩模是包括与导电层的材料相同的材料而形成的。
16.如权利要求1所述的方法，其中，第一刻蚀掩模的形成包括：
形成填充波纹状凹槽并且在绝缘层上延伸的掩模层；以及
在掩模层上执行化学机械抛光工艺以暴露出绝缘层的顶部。
17.如权利要求1所述的方法，其中，所述第二刻蚀掩模被形成为包括具有足够覆盖至少两条导电线的宽度的开口区和开口区之间的绝缘层的光致抗蚀剂图案。
18.一种制作自对准接触焊盘的方法，包括：
在半导体衬底上与栅极电介质层一起形成用于栅极线的层；
在用于栅极线的层上形成覆盖层；
刻蚀覆盖层和用于栅极线的层，以形成栅极线和覆盖层的多个叠层；
形成间隔层以覆盖叠层的侧壁；
形成填充叠层之间的间隙的绝缘层；
将覆盖层用作为抛光终点来在绝缘层上执行化学机械抛光工艺；
部分地刻蚀已暴露的层，以形成波纹状凹槽；
由与覆盖层的材料不同的材料形成填充波纹状凹槽的多个第一刻蚀掩模用的层；
在第一刻蚀掩模用的层上执行化学机械抛光工艺，以暴露绝缘层的顶部，从而形成填充波纹状凹槽的第一刻蚀掩模；
形成具有开口区的第二刻蚀掩模，所述开口区暴露出第一刻蚀层的一些以及绝缘层中位于第一刻蚀掩模之间的那部分；
使用第一刻蚀掩模和第二刻蚀掩模刻蚀由开口区所暴露的绝缘层以形成多个开口孔；
除去第二刻蚀掩模；
形成填充开口孔的导电层以覆盖残留的第一刻蚀掩模；以及
将覆盖层用作为抛光终点来在导电层上执行化学机械抛光工艺以除去第一刻蚀掩模，从而形成多个彼此分离的、填充开口孔的自对准接触焊盘。
19.如权利要求18所述的方法，还包括，在用于栅极线的层的形成之前，通过部分地刻蚀半导体衬底使得栅极线的下部被埋入来形成为了在半导体衬底的底部上形成凹道的凹沟。
20.如权利要求18所述的方法，其中，覆盖层被形成为包括相对于第一刻蚀掩模具有化学机械抛光选择性的绝缘材料。
21.如权利要求18所述的方法，其中，第一刻蚀掩模是包括相对于绝缘层具有刻蚀选择性的层而形成的。
22.如权利要求18所述的方法，其中，第一刻蚀掩模是包括相对于覆盖层具有化学机械抛光选择性的层而形成的。
23.如权利要求18所述的方法，其中，第一刻蚀掩模是包括与导电层的材料相同的材料而形成的。
24.如权利要求18所述的方法，其中，第二刻蚀掩模被形成为包括具有足够覆盖至少两条导电线的宽度的开口区和开口区之间的绝缘层的光致抗蚀剂图案。
25.一种制作自对准接触焊盘的方法，包括：
在半导体衬底上形成用于位线的层；
在用于位线的层上形成覆盖层；
刻蚀覆盖层以及用于位线的层，以形成位线和覆盖层的多个叠层；
形成间隔层以覆盖叠层的侧壁；
形成填充叠层之间的间隙的绝缘层；
将覆盖层用作为抛光终点来在绝缘层上执行化学机械抛光工艺；
部分地刻蚀已暴露的覆盖层以形成波纹状凹槽；
由与覆盖层的材料不同的材料形成填充波纹状凹槽的多个第一刻蚀掩模用的层；
在第一刻蚀掩模用的层上执行化学机械抛光工艺以暴露绝缘层的顶部，从而形成填充波纹状凹槽的第一刻蚀掩模；
形成具有开口区的第二刻蚀掩模，所述开口区暴露第一刻蚀掩模的一些以及绝缘层中位于第一刻蚀掩模之间的那部分；
使用第一刻蚀掩模和第二刻蚀掩模刻蚀由开口区所暴露的绝缘层以形成多个开口孔；
除去第二刻蚀掩模；
形成填充开口孔的导电层以覆盖残留的第一刻蚀掩模；以及
将覆盖层用作为抛光终点来在导电层上执行化学机械抛光以除去第一刻蚀掩模，以致形成多个彼此分离的、填充开口孔的多个自对准接触焊盘。
26.如权利要求25所述的方法，在用于位线的层的形成之前，还包括：
在半导体衬底上与栅极电介质层一起形成用于栅极线的层；
在用于栅极线的层上形成栅极覆盖层；
刻蚀栅极覆盖层和用于栅极线的层以形成栅极线和栅极覆盖层的栅极叠层；
形成栅极间隔层以覆盖栅极叠层的侧壁；
形成第一绝缘层以填充栅极叠层之间的间隙；
将栅极覆盖层用作为抛光终点来在第一绝缘层上执行化学机械抛光工艺；
部分地刻蚀已暴露的栅极覆盖层以形成第二波纹状凹槽；
以与栅极覆盖层的材料不同的材料形成填充第二波纹状凹槽的多个第三刻蚀掩模用的层；
通过在第三刻蚀掩模用的层上执行化学机械抛光工艺以暴露出第一绝缘层的顶部，形成填充第二波纹状凹槽的第三刻蚀掩模；
形成具有开口区的第四刻蚀掩模，所述开口区设置于第三刻蚀掩模以及已暴露的第一绝缘层上；
通过使用第四刻蚀掩模和第三刻蚀掩模来防止其下的部分被刻蚀并选择性地刻蚀暴露出开口区的第一绝缘层，在开口区形成多个第二开口孔；
除去第四刻蚀掩模；
形成填充第二开口孔的第二导电层以覆盖残留的第三刻蚀掩模；
将栅极覆盖层用作为抛光终点在第二导电层上执行化学机械抛光工艺以在化学机械抛光工艺期间除去残留的第三刻蚀掩模，以致填充第二开口孔的第二自对准接触焊盘被分离；以及
在绝缘层下面，形成覆盖第二自对准接触焊盘的第二绝缘层；
其中，第二开口孔穿透第二绝缘层并且暴露出第二自对准接触焊盘的顶部。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050090761 | 2005-09-28 | ||
| KR1020050090761A KR100699865B1 (ko) | 2005-09-28 | 2005-09-28 | 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법 |
| KR10-2005-0090761 | 2005-09-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1941310A true CN1941310A (zh) | 2007-04-04 |
| CN1941310B CN1941310B (zh) | 2010-06-23 |
Family
ID=37894645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101399688A Expired - Fee Related CN1941310B (zh) | 2005-09-28 | 2006-09-28 | 使用化学机械抛光工艺制作自对准接触焊盘的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7670942B2 (zh) |
| JP (1) | JP2007096321A (zh) |
| KR (1) | KR100699865B1 (zh) |
| CN (1) | CN1941310B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111223774A (zh) * | 2018-11-23 | 2020-06-02 | 三星电子株式会社 | 用于晶片平坦化的方法和通过其制造的图像传感器 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100743651B1 (ko) * | 2006-05-24 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
| US7927990B2 (en) * | 2007-06-29 | 2011-04-19 | Sandisk Corporation | Forming complimentary metal features using conformal insulator layer |
| US8158967B2 (en) * | 2009-11-23 | 2012-04-17 | Micron Technology, Inc. | Integrated memory arrays |
| TWI411063B (zh) * | 2009-12-11 | 2013-10-01 | Winbond Electronics Corp | 記憶體的製造方法 |
| US8486834B2 (en) * | 2011-05-24 | 2013-07-16 | Nanya Technology Corporation | Method for manufacturing memory device |
| US8367556B1 (en) * | 2011-12-01 | 2013-02-05 | International Business Machines Corporation | Use of an organic planarizing mask for cutting a plurality of gate lines |
| KR20200054336A (ko) * | 2011-12-22 | 2020-05-19 | 인텔 코포레이션 | 반도체 구조 |
| KR101883327B1 (ko) * | 2012-03-28 | 2018-07-30 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| JP6255187B2 (ja) * | 2013-08-20 | 2017-12-27 | 東京エレクトロン株式会社 | シリコン酸化膜をエッチングする方法 |
| US9768070B1 (en) | 2016-05-20 | 2017-09-19 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device |
| KR102435522B1 (ko) | 2018-03-27 | 2022-08-23 | 삼성전자주식회사 | 집적회로 장치 및 그 제조 방법 |
| US10818498B1 (en) | 2019-05-09 | 2020-10-27 | Globalfoundries Inc. | Shaped gate caps in spacer-lined openings |
| US11508617B2 (en) * | 2019-10-24 | 2022-11-22 | Applied Materials, Inc. | Method of forming interconnect for semiconductor device |
| US11257677B2 (en) | 2020-01-24 | 2022-02-22 | Applied Materials, Inc. | Methods and devices for subtractive self-alignment |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53108776A (en) * | 1977-03-04 | 1978-09-21 | Nec Corp | Semiconductor device |
| KR100299257B1 (ko) * | 1998-07-13 | 2001-11-30 | 윤종용 | 반도체장치의자기정렬콘택형성방법 |
| KR100281692B1 (ko) * | 1998-10-17 | 2001-03-02 | 윤종용 | 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법 |
| KR100338781B1 (ko) * | 2000-09-20 | 2002-06-01 | 윤종용 | 반도체 메모리 소자 및 그의 제조방법 |
| KR20020046778A (ko) | 2000-12-15 | 2002-06-21 | 박종섭 | 반도체 소자의 콘택홀 형성방법 |
| JP2003023117A (ja) | 2001-07-10 | 2003-01-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6531384B1 (en) * | 2001-09-14 | 2003-03-11 | Motorola, Inc. | Method of forming a bond pad and structure thereof |
| KR100546133B1 (ko) * | 2002-07-19 | 2006-01-24 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| KR20040082149A (ko) * | 2003-03-18 | 2004-09-24 | 삼성전자주식회사 | 반도체 장치의 콘택 패드 형성방법 |
| KR101062835B1 (ko) | 2003-07-14 | 2011-09-07 | 주식회사 하이닉스반도체 | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 |
-
2005
- 2005-09-28 KR KR1020050090761A patent/KR100699865B1/ko active IP Right Grant
-
2006
- 2006-09-23 US US11/525,490 patent/US7670942B2/en active Active
- 2006-09-27 JP JP2006263157A patent/JP2007096321A/ja active Pending
- 2006-09-28 CN CN2006101399688A patent/CN1941310B/zh not_active Expired - Fee Related
-
2010
- 2010-01-27 US US12/694,715 patent/US7781281B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111223774A (zh) * | 2018-11-23 | 2020-06-02 | 三星电子株式会社 | 用于晶片平坦化的方法和通过其制造的图像传感器 |
| CN111223774B (zh) * | 2018-11-23 | 2024-03-29 | 三星电子株式会社 | 用于晶片平坦化的方法和通过其制造的图像传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100124817A1 (en) | 2010-05-20 |
| KR100699865B1 (ko) | 2007-03-28 |
| CN1941310B (zh) | 2010-06-23 |
| US7781281B2 (en) | 2010-08-24 |
| US7670942B2 (en) | 2010-03-02 |
| US20070072407A1 (en) | 2007-03-29 |
| JP2007096321A (ja) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1941310A (zh) | 使用化学机械抛光工艺制作自对准接触焊盘的方法 | |
| CN1215542C (zh) | 半导体器件及其制造方法 | |
| CN1518112A (zh) | 半导体器件及其制造方法 | |
| CN1148788C (zh) | 半导体器件中的自对准接触结构及其形成方法 | |
| CN1286179C (zh) | 非易失半导体存储装置及其制造方法 | |
| CN1292483C (zh) | 半导体器件及其制造方法 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1525570A (zh) | 半导体器件及其制造方法 | |
| CN1767171A (zh) | 刻蚀停止结构及制造方法，以及半导体器件及制造方法 | |
| CN102339830A (zh) | 半导体器件及其制造方法 | |
| CN1992202A (zh) | 半导体器件及其制造方法 | |
| CN1909211A (zh) | 非易失性存储器件及其制造方法 | |
| CN110838494A (zh) | 嵌入式存储器的单元边界结构、集成电路及其形成方法 | |
| CN1519917A (zh) | 具有在位线方向延伸以接触存储节点的接触体的半导体器件的制造方法 | |
| TWI498997B (zh) | 半導體裝置及其製作方法 | |
| CN1230790A (zh) | 具有导线插头的半导体器件及其生产方法 | |
| CN1518093A (zh) | 半导体器件及其制造方法 | |
| CN1574282A (zh) | 利用牺牲掩模层形成自对准接触结构的方法 | |
| CN1959955A (zh) | 形成与半导体晶片上的布线层相关联的电隔离的方法 | |
| CN1819126A (zh) | 制造具有侧壁间隔层的半导体器件的方法 | |
| TWI474396B (zh) | 半導體裝置及其製造方法 | |
| CN1129356A (zh) | 具有增强的聚焦裕度的半导体集成电路器件制造方法 | |
| CN1278407C (zh) | 生产半导体器件的方法 | |
| CN1825567A (zh) | 记忆晶胞电容与逻辑元件的整合制造方法及其结构 | |
| CN1440049A (zh) | 半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100623 |