TWI411063B - 記憶體的製造方法 - Google Patents
記憶體的製造方法 Download PDFInfo
- Publication number
- TWI411063B TWI411063B TW98142531A TW98142531A TWI411063B TW I411063 B TWI411063 B TW I411063B TW 98142531 A TW98142531 A TW 98142531A TW 98142531 A TW98142531 A TW 98142531A TW I411063 B TWI411063 B TW I411063B
- Authority
- TW
- Taiwan
- Prior art keywords
- material layer
- gates
- manufacturing
- memory
- spacer
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
本發明是有關於一種記憶體的製造方法。
一般來說,隨著記憶體的尺寸逐漸縮小,為了克服愈來愈小的線寬以及防止接觸窗發生對準失誤(misalignment),會採用自行對準接觸窗(self-aligned contact,SAC)製程。
在自行對準接觸窗製程中,閘極側壁的間隙壁厚度會影響形成於閘極之間之接觸窗的尺寸。然而,由於記憶體元件包括記憶胞區與周邊區,而記憶胞區與周邊區之元件對於間隙壁厚度的要求不同,因此增加了製程的複雜度。一般來說,會同時在記憶胞區與周邊區的閘極側壁上形成第一組間隙壁,而後,為了形成周邊區的源極與汲極區,通常會在周邊區之閘極的第一組間隙壁上再形成第二組間隙壁。其中,為了製程簡便,會將第二組間隙壁材料同時填入記憶胞區之閘極之間的開口,而在周邊區的基底中形成源極與汲極區之後,再一併移除周邊區的第二組間隙壁以及記憶胞區之閘極之間的第二組間隙壁材料。
然而,由於記憶胞區之閘極之間的開口具有較大的深寬比,因此要將閘極之間的第二組間隙壁材料移除乾淨是不容易的,且在移除過程中可能會傷害到記憶胞區的第一組間隙壁。如此一來,導致第一組間隙壁無法為閘極提供
良好的電性絕緣,以及影響後續利用第一組間隙壁所形成之接觸窗的尺寸。
本發明提供一種記憶體的製造方法,以簡化製程且使記憶體具有良好的元件特性。
本發明提出一種記憶體的製造方法。首先,提供基底,基底包括記憶胞區與周邊區,基底上已形成有多個閘極,且閘極的側壁上具有第一間隙壁,其中記憶胞區的閘極之間具有多個開口。接著,於記憶胞區的基底上形成第一材料層,第一材料層覆蓋記憶胞區的閘極且填滿開口。然後,對周邊區進行處理步驟。接著,移除部份第一材料層,以於開口中形成第一圖案。然後,於基底上形成第二材料層,第二材料層覆蓋周邊區與記憶胞區,且暴露出第一圖案。而後,移除第一圖案,以於第二材料層中形成多個接觸窗開口。繼之,於接觸窗開口中形成接觸窗插塞。
在本發明之一實施例中,上述之處理步驟包括於周邊區之閘極的第一間隙壁上形成第二間隙壁,接著以第二間隙壁為罩幕,於周邊區之閘極兩側形成源極與汲極區,然後移除閘極的第二間隙壁。
在本發明之一實施例中,上述之移除部份第一材料層的步驟包括於第一材料層上形成圖案化罩幕層,接著以圖案化罩幕層為罩幕,移除部份第一材料層,以暴露出記憶胞區之閘極的頂部,然後移除圖案化罩幕層。
基於上述,本發明之記憶體的製造方法先以材料層覆蓋記憶胞區的元件,因此在對周邊區進行沈積與蝕刻等處理時,記憶胞區的元件不會受到傷害,使記憶胞區之閘極側壁上的間隙壁能保持完好的結構。如此一來,間隙壁能為閘極提供良好的電性絕緣,且能在兩相鄰間隙壁之間形成自對準接觸窗,使記憶體具有良好的元件特性。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1I是依照本發明之一實施例的一種記憶體的製造方法之流程剖面示意圖,以及圖2A與圖2B分別為圖1A與圖1F之記憶胞區的上視示意圖,其中圖1A與圖1F之記憶胞區分別為圖2A與圖2B沿A-A’線的剖面示意圖,以及圖2A與圖2B省略繪示間隙壁。
請同時參照圖1A與圖2A,提供基底100,基底100包括記憶胞區102與周邊區104,基底100上已形成有多個閘極110、120,且閘極110、120的側壁上具有第一間隙壁112、122,其中記憶胞區102的閘極110之間具有多個開口114。基底100例如是半導體基底,如N型或P型之矽基底、三五族半導體基底等。閘極110、120的材料例如是摻雜多晶矽,第一間隙壁112、122的材料例如是氮化矽。特別一提的是,如圖2A所示,在本實施例中,記憶胞區102的閘極110例如是呈條狀(strip)且彼此平行。當
然,在其他實施例中,閘極110也可以具有其他構形,本發明不以此為限。
請參照圖1B,於基底100上形成第一材料層130,第一材料層130覆蓋記憶胞區102與周邊區104,且第一材料層130填滿開口114。第一材料層130例如是多晶矽層,且其形成方法例如是化學氣相沈積法。接著,例如是對第一材料層130進行平坦化製程使第一材料層130具有平坦表面。其中,平坦化製程例如是化學機械研磨製程(chemical mechanical polishing,CMP)。
值得注意的是,由於使用厚度較薄的第一間隙壁112、122,因此第一材料層130仍能以良好的溝填能力填滿開口114。
請參照圖1C,移除覆蓋周邊區104的第一材料層130,以暴露出周邊區104。移除第一材料層130的方法例如是反應性離子蝕刻法(reactive ion etch,RIE)。
請參照圖1D,於周邊區104之閘極120的第一間隙壁122上形成第二間隙壁124。第二間隙壁124的形成方法例如是先以化學氣相沈積法於基底100上形成間隙壁材料層(未繪示),之後再進行非等向性蝕刻製程移除部分間隙壁材料層,以於第一間隙壁122上形成間隙壁結構。其中,第二間隙壁124的材料例如是氮化矽,移除部分間隙壁材料層以形成第二間隙壁124的方法例如是反應性離子蝕刻法。接著,例如是以第二間隙壁124為罩幕,進行一植入製程,以於周邊區104之閘極120兩側形成源極與汲極區
126。
請參照圖1E,然後,移除第二間隙壁124。移除第二間隙壁124的方法例如是乾式蝕刻法或濕式蝕刻法。必須說明的是,雖然在本實施例中,是以記憶體的製造方法包括進行圖1E之移除第二間隙壁124的步驟為例,但移除第二間隙壁124的步驟實際上是可選步驟,也就是說,在另一實施例中,也可以不移除第二間隙壁。
值得注意的是,在此步驟中,第一材料層130覆蓋住記憶胞區102,因此記憶胞區102的閘極110與第一間隙壁112受到第一材料層130的保護。也就是說,相較於習知技術在形成第二間隙壁時會同時將間隙壁材料填入記憶胞區之閘極之間的開口,以及在移除第二間隙壁時會同時移除開口中的間隙壁材料層,在本實施例中,第二間隙壁124的形成或移除製程(包括沈積或蝕刻等製程)都不會對記憶胞區102的閘極110或第一間隙壁112造成傷害,使記憶胞區102的第一間隙壁112能保持完好的結構。
本發明之第一材料層適用於保護記憶胞區免於受到周邊區所進行的任何處理製程可能造成的破壞。
請同時參照圖1F與圖2B,移除部份第一材料層130,以於開口114中形成第一圖案132。詳言之,此步驟例如是在第一材料層130(請參照圖1D)上形成一圖案化罩幕層(未繪示),接著以圖案化罩幕層為罩幕,移除部份第一材料層130,以於開口114中形成第一圖案132,以及暴露出記憶胞區102之閘極110的頂部110a。其中,第一圖案132的頂部132a例如是高於閘極110的頂部110a。然後,移
除圖案化罩幕層。其中,移除部份第一材料層130的方法例如是反應性離子蝕刻法。特別一提的是,如圖2B所示,在本實施例中,第一材料層130例如是被圖案化,使得一部分的第一圖案132例如是呈島狀(island),以及一部分的第一圖案132例如是呈條狀(strip),其中呈島狀的多個第一圖案132例如是排列於一開口114中,以及呈條狀的第一圖案132例如是分別排列於一開口114中。當然,在其他實施例中,第一圖案132也可以具有其他構形,本發明不以此為限。
請參照圖1G,於基底100上形成第二材料層140,使第二材料層140覆蓋周邊區104與記憶胞區102。第二材料層140例如是硼磷矽玻璃層(boronphosphosilicate glass,BPSG)或是其他介電材料層,其形成方法例如是化學氣相沈積法。接著,對第二材料層140進行平坦化製程,使第二材料層140的頂面140a與第一圖案132的頂面132a約略相等且實質上位在同一平面上,以暴露出第一圖案132。其中,平坦化製程例如是化學機械研磨製程,並以第一圖案132的頂面132a作為研磨終點。
請參照圖1H,移除第一間隙壁112之間的第一圖案132,以形成接觸窗開口134。移除第一圖案132的方法例如是乾式蝕刻法或濕式蝕刻法。接著,移除位於周邊區104之第二材料層140的一部分,以於周邊區104形成接觸窗開口135,其中接觸窗開口135暴露源極與汲極區126。移除第二材料層140的方法例如是乾式蝕刻法或濕式蝕刻法。
請參照圖1I,於接觸窗開口134、135中填入導體材料層,以於相鄰兩第一間隙壁112之間形成接觸窗插塞136,以及於周邊區104形成接觸窗插塞137。接觸窗插塞136、137的材料例如是鎢、銅、鋁或其他合適之金屬。
值得一提的是,在本實施例中,是先利用第一圖案132定義出而後形成接觸窗開口134的位置,因此在形成第二材料層140與移除第一圖案132之後,接觸窗開口134就會形成於第一間隙壁112之間。此外,由於記憶胞區102的第一間隙壁112會被第一材料層130覆蓋,因此第一間隙壁112不會受到周邊區104之處理製程(諸如第二間隙壁124的形成與移除)的影響,而能為閘極110提供良好的電性絕緣,以及能在第一間隙壁112之間形成接觸窗插塞136。
綜上所述,本發明之記憶體的製造方法先以材料層覆蓋記憶胞區的元件,因此在對周邊區進行沈積與蝕刻等處理時,記憶胞區的元件不會受到傷害,使記憶胞區之閘極側壁上的間隙壁能保持完好的結構。如此一來,間隙壁能為閘極提供良好的電性絕緣,且能在兩相鄰間隙壁之間形成自對準接觸窗,使記憶體具有良好的元件特性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底
102‧‧‧記憶胞區
104‧‧‧周邊區
110、120‧‧‧閘極
112、122、124‧‧‧間隙壁
114‧‧‧開口
126‧‧‧源極與汲極區
130‧‧‧第一材料層
132‧‧‧第一圖案
132a、140a‧‧‧頂面
134、135‧‧‧接觸窗開口
136、137‧‧‧接觸窗插塞
140‧‧‧第二材料層
圖1A至圖1I是依照本發明之一實施例的一種記憶體
的製造方法之流程剖面示意圖。
圖2A與圖2B分別為圖1A與圖1F的上視示意圖。
100‧‧‧基底
102‧‧‧記憶胞區
104‧‧‧周邊區
110、120‧‧‧閘極
112、122、124‧‧‧間隙壁
114‧‧‧開口
126‧‧‧源極與汲極區
130‧‧‧第一材料層
Claims (12)
- 一種記憶體的製造方法,包括:提供一基底,該基底包括一記憶胞區與一周邊區,該基底上已形成有多個閘極,且各該閘極的側壁上具有一第一間隙壁,其中該記憶胞區的該些閘極之間具有多個開口;於該記憶胞區的該基底上形成一第一材料層,該第一材料層覆蓋該記憶胞區的該些閘極且填滿該些開口,且暴露出該周邊區之各該閘極以及該周邊區之該些閘極之間的該基底;在該第一材料層覆蓋該記憶胞區的該些閘極且填滿該些開口時,於該周邊區之各該閘極的該第一間隙壁上形成一第二間隙壁;以該些第二間隙壁為罩幕,於該周邊區之各該閘極兩側形成一源極與汲極區;移除各該閘極的該第二間隙壁;對該周邊區進行一處理步驟;移除部份該第一材料層,以於各該開口中形成一第一圖案;於該基底上形成一第二材料層,該第二材料層覆蓋該周邊區與該記憶胞區,且暴露出該些第一圖案;移除該些第一圖案,以於該第二材料層中形成多個接觸窗開口;以及於各該接觸窗開口中形成一接觸窗插塞。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該第二間隙壁的形成方法包括反應性離子蝕刻法。
- 如申請專利範圍第1項所述之記憶體的製造方法, 其中該第二間隙壁的材料包括氮化矽。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該第一材料層包括多晶矽。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該第一材料層的形成方法包括化學氣相沈積法。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該些第一圖案的頂部高於該記憶胞區的該些閘極之頂部。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中移除部份該第一材料層的步驟包括:於該第一材料層上形成一圖案化罩幕層;以該圖案化罩幕層為罩幕,移除部份該第一材料層,以暴露出該記憶胞區的該些閘極之頂部;以及移除該圖案化罩幕層。
- 如申請專利範圍第7項所述之記憶體的製造方法,其中移除部份該第一材料層的方法包括反應性離子蝕刻法。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該第二材料層包括硼磷矽玻璃。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該第二材料層的形成方法包括化學氣相沈積法。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中該第二材料層的頂部與該第一圖案的頂部實質上在同一平面上。
- 如申請專利範圍第1項所述之記憶體的製造方法,其中移除該些第一圖案的方法包括乾式蝕刻法或濕式蝕刻法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98142531A TWI411063B (zh) | 2009-12-11 | 2009-12-11 | 記憶體的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98142531A TWI411063B (zh) | 2009-12-11 | 2009-12-11 | 記憶體的製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201120998A TW201120998A (en) | 2011-06-16 |
TWI411063B true TWI411063B (zh) | 2013-10-01 |
Family
ID=45045389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98142531A TWI411063B (zh) | 2009-12-11 | 2009-12-11 | 記憶體的製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI411063B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070072407A1 (en) * | 2005-09-28 | 2007-03-29 | Samsung Electronics Co., Ltd. | Method of fabricating self-aligned contact pad using chemical mechanical polishing process |
US20070117295A1 (en) * | 2005-10-31 | 2007-05-24 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device having metal silicide layer |
-
2009
- 2009-12-11 TW TW98142531A patent/TWI411063B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070072407A1 (en) * | 2005-09-28 | 2007-03-29 | Samsung Electronics Co., Ltd. | Method of fabricating self-aligned contact pad using chemical mechanical polishing process |
US20070117295A1 (en) * | 2005-10-31 | 2007-05-24 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device having metal silicide layer |
Also Published As
Publication number | Publication date |
---|---|
TW201120998A (en) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100625126B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
CN108269805B (zh) | 半导体存储装置以及其制作方法 | |
US10134639B2 (en) | Semiconductor structure having contact holes between sidewall spacers | |
CN112447602A (zh) | 半导体结构及其形成方法 | |
US20210125998A1 (en) | Semiconductor memory device and a method of fabricating the same | |
US8133777B1 (en) | Method of fabricating memory | |
US20070145491A1 (en) | Semiconductor device and method of manufacture | |
JP2007103652A (ja) | 半導体装置およびその製造方法 | |
TWI435416B (zh) | 記憶體的製造方法 | |
US8253254B2 (en) | Semiconductor device and manufacturing method thereof | |
US8124488B2 (en) | Method of fabricating memory | |
TWI718806B (zh) | 記憶裝置及其製造方法 | |
TW201919155A (zh) | 半導體結構及其製造方法 | |
TWI411063B (zh) | 記憶體的製造方法 | |
KR20130022335A (ko) | 다마신비트라인을 구비한 반도체장치 제조 방법 | |
CN110459507B (zh) | 一种半导体存储装置的形成方法 | |
TWI451533B (zh) | 嵌入式快閃記憶體的製造方法 | |
TWI489528B (zh) | 記憶體的製造方法 | |
US7612433B2 (en) | Semiconductor device having self-aligned contact | |
TWI518802B (zh) | 半導體元件的製造方法 | |
US20240172421A1 (en) | Semiconductor devices | |
TWI479600B (zh) | 半導體裝置之製造方法 | |
US20240224507A1 (en) | Semiconductor devices | |
US11482448B2 (en) | Planarization method of a capping insulating layer, a method of forming a semiconductor device using the same, and a semiconductor device formed thereby | |
KR100571632B1 (ko) | 반도체소자 제조 방법 |