TWI489528B - 記憶體的製造方法 - Google Patents

Description

記憶體的製造方法

本發明是有關於一種記憶體的製造方法。

一般來說，隨著快閃記憶體的尺寸逐漸縮小，為了克服愈來愈小的線寬以及防止對準失誤(misalignment)，在記憶胞區會採用自行對準接觸窗(self-aligned contact，SAC)製程與自行對準浮置閘極(self-aligned floating gate，SAF)製程。

然而，以快閃記憶體為例，當對記憶胞區進行自行對準接觸窗製程或是自行對準浮置閘極製程時，必須考慮到此二種製程本身對週邊元件區所產生的製程複雜化及所使用的熱製程可能會影響到周邊區的元件特性，諸如導致閘極的特性劣化，或閘氧化層中發生硼穿透(boron penetration)效應，因而對熱製程的溫度等參數進行調整。也就是說，為了顧及周邊區的元件特性，可能必須犧牲記憶胞區之元件的較佳製程條件，因此難以進一步提升記憶體的元件特性。

本發明提供一種記憶體的製造方法，使記憶體具有良好的元件特性。

本發明提出一種記憶體的製造方法。提供一基底，基底包括一記憶胞區與一周邊區，記憶胞區形成多個第一閘極，第一閘極之間具有多個第一開口。於記憶胞區的基底上形成一氮化層，氮化層覆蓋第一閘極與第一開口。於周邊區的基底上形成一氧化層。進行一氮化製程，使氧化層被氮化成一氮化氧化層。於基底上形成一導體層，導體層包括位於記憶胞區的基底上的一覆蓋層，以及位於周邊區的基底上的多個第二閘極，其中覆蓋層覆蓋氮化層且填滿第一開口。

基於上述，在本發明之記憶體的製造方法中，周邊區的閘極是在記憶胞區的閘極等元件形成後才開始製作，因此可以避免於記憶胞區進行的製程會影響周邊區之元件的特性。如此一來，記憶體同時可導入矽化金屬製程，使其具有增強且良好的元件特性。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1I是依照本發明之一實施例的一種記憶體的製造方法之流程剖面示意圖。

請參照圖1A，首先，提供基底100，基底100包括記憶胞區102與周邊區104，其中記憶胞區102形成有多個第一閘極120，第一閘極120之間具有多個第一開口130。在本實施例中，更包括於各第一閘極120與基底100之間形成一閘介電層110。基底100例如是半導體基底，如N型或P型之矽基底、三五族半導體基底等。閘介電層110的材料例如是氧化矽/氮化矽/氧化矽(ONO)。第一閘極120的材料例如是摻雜多晶矽。

請參照圖1B，接著，於各第一閘極120的兩側形成源極與汲極區140。然後，於各第一閘極120的側壁上形成一間隙壁122。在本實施例中，源極與汲極區140的形成方法例如是離子植入製程。間隙壁122的形成方法例如是包括沉積製程與蝕刻製程。在一實施例中，間隙壁122上可以形成有另一間隙壁。值得注意的是，由於在記憶胞區102中形成第一閘極120、源極與汲極區140以及間隙壁122等元件時，周邊區104中未形成有閘極、閘氧化層等元件，因此記憶胞區102中所進行的熱製程、摻雜製程等製程不會影響周邊區104之元件的特性。

請參照圖1C，接著，於記憶胞區102的基底100上形成一氮化層150，氮化層150覆蓋第一閘極120。在本實施例中，氮化層150的材料例如是氮化矽，其形成方法例如是化學氣相沉積法。

然後，於周邊區104的基底100上形成一氧化層160。在本實施例中，氧化層160的材料例如是氧化矽，其形成方法例如是化學氣相沉積法。

請參照圖1D，接著，對基底100進行一氮化製程，使氧化層160被氮化成富含氮化物的一氮化氧化層160a。氮化製程例如是包括一去耦電漿氮化製程(DPN)、一後氮化退火製程(PNA)或一氮離子植入製程。特別一提的是，已知氮化氧化層有助於減緩後續製程之硼穿透的情況。

而後，於基底100上形成一導體層170，導體層170包括位於記憶胞區102的基底100上的一覆蓋層172，以及位於周邊區104的基底100上的多個第二閘極174，其中覆蓋層172覆蓋氮化層150且填滿第一開口130。導體層170的材料包括摻雜多晶矽。在一實施例中，例如是以第二閘極174為罩幕層，於第二閘極174的兩側形成淡摻雜區(未繪示)。

請參照圖1E，接著，於周邊區104之各第二閘極174的側壁上形成一間隙壁176。間隙壁176的形成方法例如是沉積與蝕刻製程，以於第二閘極174的側壁上形成作為間隙壁176的氧化物。再者，在本實施例中，間隙壁176更形成於覆蓋層172的側壁上。接著，再以間隙壁176作為罩幕，於各第二閘極174兩側形成一摻雜區178。

請參照圖1F，而後，在本實施例中，對各第二閘極174與各摻雜區178進行一矽化金屬製程，以於第二閘極174頂部以及各摻雜區178中形成一矽化金屬層180。在本實施例中，矽化金屬層180例如是矽化鈷。值得一提的是，在本實施例中，由於在對周邊區104的閘極174與摻雜區178進行矽化金屬製程時，以一罩幕層遮蔽記憶胞區102，因此記憶胞區102的閘極120等元件不會被金屬矽化，以避免影響諸如字元線與源極與汲極區之間的電性絕緣。

請參照圖1G，而後，於基底100上形成一阻障層181，以覆蓋周邊區104之第二閘極174以及記憶胞區102的覆蓋層172。然後，於周邊區104之基底100上形成一第一 材料層182。阻障層181的材料例如是氮化矽，其形成方法例如是化學氣相沈積法。第一材料層182的材料例如是氧化矽，其形成方法例如是化學氣相沈積法。在本實施例中，此步驟例如是先於基板100上形成全面覆蓋周邊區104與記憶胞區102的一材料層，接著以記憶胞區102的阻障層181作為蝕刻終止層，對材料層進行平坦化製程，使得第一材料層182的頂面與阻障層181的頂面約略相等且實質上位在同一平面上。其中，平坦化製程例如是包括一化學機械研磨製程。

請參照圖1H，接著，移除記憶胞區102之部分阻障層181與部分覆蓋層172，以形成多個第二開口184，各第二開口184暴露各第一閘極120的頂部120a。移除部分阻障層181與部分覆蓋層172的方法例如是乾式蝕刻製程。

特別一提的是，在本實施例中，在形成第二開口184的步驟中，由於周邊區104的閘極174已被第一材料層182覆蓋保護，因此在選擇移除部分覆蓋層172的蝕刻條件上無需顧及是否會傷害到周邊區104的閘極174，而能使用較佳的蝕刻條件來移除部分覆蓋層172，以得到具有垂直輪廓(vertical profile)的第二開口184。舉例來說，在蝕刻劑的選擇上，無須考慮所使用的蝕刻劑對於覆蓋層172與閘極174是否有高選擇蝕刻比，而能就獲得具有較佳輪廓之開口的觀點來進行選擇。

而後，於各第二開口184中形成一第一圖案190。第一圖案190的材料例如是包括硼磷矽玻璃，以及其形成方法例如是化學氣相沉積製程。

請參照圖11，接著，移除剩餘的覆蓋層172，以於記憶胞區102形成多個接觸窗開口192。移除覆蓋層172的方法例如是乾式蝕刻法或濕式蝕刻法。然後，移除位於周邊區104之第一材料層182的一部分，以於周邊區104形成接觸窗開口194，其中接觸窗開口194暴露摻雜區178。移除第一材料層182的方法例如是乾式蝕刻法或濕式蝕刻法。特別一提的是，在移除覆蓋層172後，可對源極與汲極區140進行矽化金屬步驟，舉例來說，於其表面形成矽化鈷。

然後，於各接觸窗開口192、194中形成一接觸窗插塞196、198，其中第一圖案190配置於接觸窗插塞196之間。接觸窗插塞196、198的材料例如是鎢、銅、鋁或其他合適之金屬。

特別一提的是，在上述的實施例中，是以如圖1F至圖11所述的自行對準接觸窗製程為例來完成記憶體的製作，然而，在其他實施例中，亦有可能搭配其他後續製程來形成接觸窗與製作記憶體，本發明不以此為限。

一般來說，用以形成記憶胞區之元件的製程包括許多熱製程，這些熱製程可能會對已形成於周邊區的元件產生負面影響。然而，在本實施例中，由於在記憶胞區中形成第一閘極、源極與汲極區以及間隙壁等元件時，周邊區未形成有閘極、閘氧化層等元件，因此記憶胞區中所進行的熱製程、摻雜製程等製程不會影響到周邊區之元件的特性，能避免周邊區的閘極的特性劣化或閘氧化層中發生硼穿透效應等負面影響。另一方面，由於僅需以獲得最佳元件特性作為選擇製程條件的考量，而無須顧及可能對周邊區產生負面影響，因此能最佳化記憶胞區中所進行的製程條件，以提升記憶胞區的元件特性。此外，由於在對周邊區的閘極與摻雜區進行矽化金屬製程時，記憶胞區的閘極、源極與汲極區等元件已被覆蓋層覆蓋而保護，因此該些元件不會被金屬矽化，以避免影響諸如字元線與源極與汲極區之間的電性絕緣，且使得周邊區的閘極與摻雜區具有較佳的導電特性。換言之，本實施例之記憶體的製造方法使得周邊區與記憶胞區的元件皆能獲得較佳的元件特性，以進一步提升記憶體的效能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基底

102．．．記憶胞區

104．．．周邊區

110、162．．．閘介電層

120、174．．．閘極

120a‧‧‧頂部

122、176‧‧‧間隙壁

130、184‧‧‧開口

140‧‧‧源極與汲極區

150‧‧‧氮化層

160‧‧‧氧化層

160a‧‧‧氮化氧化層

170‧‧‧導體層

172‧‧‧覆蓋層

178‧‧‧摻雜區

180‧‧‧矽化金屬層

181‧‧‧阻障層

182‧‧‧材料層

190‧‧‧圖案

192、194‧‧‧接觸窗開口

196、198‧‧‧接觸窗插塞

圖1A至圖1I是依照本發明之一實施例的一種記憶體的製造方法之流程剖面示意圖。

100．．．基底

102．．．記憶胞區

104．．．周邊區

110、162．．．閘介電層

120、174．．．閘極

122、176．．．間隙壁

130．．．開口

140．．．源極與汲極區

150．．．氮化層

170．．．導體層

172．．．覆蓋層

178．．．摻雜區

180．．．矽化金屬層

Claims (9)

1. 一種記憶體的製造方法，包括：提供一基底，該基底包括一記憶胞區與一周邊區，該記憶胞區形成多個第一閘極，該些第一閘極之間具有多個第一開口；於該記憶胞區的該基底上形成一氮化層，該氮化層覆蓋該些第一閘極與該些第一開口；於該周邊區的該基底上形成一氧化層；進行一氮化製程，使該氧化層被氮化成一氮化氧化層；以及於該基底上形成一導體層，該導體層包括位於該記憶胞區的該基底上的一覆蓋層，以及位於該周邊區的該基底上的多個第二閘極，其中該覆蓋層覆蓋該氮化層且填滿該些第一開口，其中於形成該氮化層之前，更包括於各該第一閘極的側壁上形成一間隙壁。
2. 如申請專利範圍第1項所述之記憶體的製造方法，更包括：於該基底上形成一阻障層，以覆蓋該周邊區之該些第二閘極以及該記憶胞區的該覆蓋層；於該周邊區之該基底上形成一第一材料層；移除該記憶胞區之部分該阻障層與部分該覆蓋層，以形成多個第二開口，各該第二開口暴露各該第一閘極的頂部； 於各該第二開口中形成一第一圖案；移除剩餘的該覆蓋層，以於該記憶胞區形成多個接觸窗開口；以及於各該接觸窗開口中形成一接觸窗插塞，其中該些第一圖案配置於該些接觸窗插塞之間。
3. 如申請專利範圍第1項所述之記憶體的製造方法，其中更包括於各該第一閘極與該基底之間形成一閘介電層。
4. 如申請專利範圍第1項所述之記憶體的製造方法，於形成該氮化層之前，更包括於各該第一閘極的兩側形成一源極與汲極區。
5. 如申請專利範圍第1項所述之記憶體的製造方法，其中該氮化製程包括一去耦電漿氮化製程、一後氮化退火製程或一氮離子植入製程。
6. 如申請專利範圍第1項所述之記憶體的製造方法，其中該導體層的材料包括摻雜多晶矽。
7. 如申請專利範圍第1項所述之記憶體的製造方法，更包括於各該第二閘極的側壁上形成一間隙壁。
8. 如申請專利範圍第1項所述之記憶體的製造方法，更包括於各該第二閘極的兩側形成一摻雜區。
9. 如申請專利範圍第8項所述之記憶體的製造方法，更包括對各該第二閘極與各該摻雜區進行一矽化金屬製程。