TWI474396B - 半導體裝置及其製造方法 - Google Patents

Description

半導體裝置及其製造方法

本揭示案係關於一種製造一半導體裝置之方法，且更特定言之係關於一種在一垂直方向上形成通道之半導體裝置及一種製造此裝置之方法。

本發明主張2008年4月4日申請之韓國專利申請案第10-2008-0031475號之優先權，該案之全文以引用的方式併入本文中。

隨著半導體裝置整合性增加，具有相對於半導體裝置之基板形成於上下方向上的通道(在本文中稱為垂直通道)且能夠實施4F² 之組態的半導體裝置已被發明者稱為一種改良單元效率之方法。

圖1為具有垂直通道之已知習知半導體裝置的示意橫截面圖。

參看圖1，該已知半導體裝置包括一基板10、一具有一柱頭11及一柱頸12之柱圖案、一用於保護該柱圖案之一上部部分之閘極硬式遮罩層13、一用於保護柱頭11之一側壁之側壁保護層14、一圍繞柱頸12之閘極絕緣層15及一閘電極16。此外，可在基板10及柱頭11上形成源極區域及汲極區域，且可在柱頸12中形成一垂直通道以選擇性地連接該等區域。

然而，由於在柱圖案之上述組態中，柱頸12之直徑小於柱頭11之直徑且閘極硬式遮罩層13係置放於柱頭11上方，故有可能，柱圖案可能彎向或黏附至另一柱圖案，如圖2中所示。

又，由於柱頭11及柱頸12係藉由在無蝕刻終止層之情況下蝕刻而形成，故有可能，各別柱圖案之高度不一致，諸如H1<H2。此導致不同柱圖案中之不同通道長度，如圖3中所示。

另外，當在鄰近柱圖案之間的空間中填充一導電層以稍後形成閘電極16時，歸因於柱圖案之間的高縱橫比，有可能在該導電層內部形成空隙21及接縫，如圖4中所示。當稍後執行一圖案化該導電層之製程時，歸因於由前述空隙21及接縫之存在引起的不同蝕刻速度，有可能擊穿閘極絕緣層15及基板10(參見圖5之22)。此外，歸因於侵襲柱頭11的導電層圖案化製程期間之不適當蝕刻選擇比，側壁保護層14可能過度損失，如圖6中所示(參見圖6之23)。

根據一或多個實施例，一種在一上面具有一導電層之基板上製造一半導體裝置之方法包含：圖案化該導電層以形成複數個開放區域；在該等開放區域中之每一者的一側壁上形成一閘極絕緣層；在每一開放區域中形成一柱圖案；及藉由移除該等柱圖案之間的該導電層而在每一柱圖案上形成一封圍該柱圖案之閘電極。

根據一或多個實施例，一種製造一半導體裝置之方法包含：在一基板上依序形成一第一蝕刻終止層、一導電層、一第二蝕刻終止層及複數個硬式遮罩層圖案；藉由使用該等硬式遮罩層圖案作為一蝕刻障壁來蝕刻該第二蝕刻終止層、該導電層及該第一蝕刻終止層而形成複數個開放區域；在該等開放區域中之每一者的一側壁上形成一閘極絕緣層；在每一開放區域內部形成一柱圖案；形成一閘極硬式遮罩層圖案，其覆蓋每一柱圖案及圍繞該柱圖案的該導電層之一部分；及藉由使用該閘極硬式遮罩層圖案作為一蝕刻障壁來蝕刻該等柱圖案之間的該導電層之部分而在每一柱圖案上由該導電層之該部分形成一閘電極。

根據一或多個實施例，一種半導體裝置包含：一基板，其具有生長於其上的至少一柱圖案；一閘極絕緣層，其環繞該至少一柱圖案之一側壁延伸且覆蓋該側壁；一閘電極，其環繞該閘極絕緣層延伸且部分地覆蓋該閘極絕緣層；及一定位於該閘電極之上之側壁保護層，其環繞該閘極絕緣層延伸且部分地覆蓋該閘極絕緣層。

借助於實例且非限制地說明各種實施例。

在圖式中，為說明之清晰起見，誇示層及區域之尺寸。相似參考數字在圖式中始終指代相似元件。另外，在層之參考數字之後的不同英文字母字元指代層在一或多個處理步驟之後的不同狀態，諸如由於一蝕刻製程或一研磨製程的層之部分變形。

亦將理解，當將一層稱為位於另一層或基板"上/下"時，該層可直接位於該另一層或基板上/下，或亦可存在介入層。另外，當將一層稱為在兩個層"之間"時，該層可為該兩個層之間的唯一層，或亦可存在一或多個介入層。

圖7A至圖12B描述根據各種實施例的製造一具有垂直通道之半導體裝置之方法。

如圖7A及圖7B中所示，在一基板31上依序形成一第一絕緣層32、一導電層33、一第二絕緣層34及一硬式遮罩層35。

導電層33為一將充當一閘電極之薄層，且包含一選自由多晶矽、矽化鎢(WSi₂ )、矽化鈦(TiSi₂ )、鎢(W)、氮化鈦(TiN)、鉭(Ta)及氮化鉭(TaN)組成之群組的材料之至少一薄層。舉例而言，在一些實施例中，導電層33具有一堆疊組態，其具有一鎢層及一層氮化鈦層，或一鎢層、一層氮化鈦層及一多晶矽層。

第一絕緣層32為一在基板31與導電層33之間用於絕緣且界定一後續蝕刻製程中之一蝕刻終止層的薄層。第二絕緣層34為一在導電層33與硬式遮罩層35之間用於絕緣且界定一後續蝕刻製程中之另一蝕刻終止層的薄層。第一絕緣層32及/或第二絕緣層34包含選自由氧化矽層(SiO₂ )、氮氧化矽層、氧化鋁層(Al₂ O₃ )、氧化鉭層(Ta₂ O₅ )、氧化鋯層(ZrO₂ )、氧化鉿層(HfO₂ )及氧化鐳層(La₂ O₃ )組成之群組的任何一個薄層。在一些實施例中，第一絕緣層32及第二絕緣層34由相同材料形成。

硬式遮罩層35充當一用於保護一稍後待形成的柱圖案之一側壁之一上部部分的薄層。為此目的，硬式遮罩層35包含選自由氮化物層、氧化物層及氮氧化矽層組成之群組的任何一薄層。

隨後，在硬式遮罩層35上形成非晶碳層36、氮氧化矽層(SiON)37、抗反射層38及光阻圖案39，以獲得一具有如圖7A中所示之俯視平面圖的多層結構。圖7B為沿圖7A之線I-I'截取之橫截面圖。

光阻圖案39經形成具有對應於開放區域的複數個孔，柱圖案將稍後於該等開放區域中形成。在圖7A中將該等孔展示為圓圈，其中下伏層38經展示為經由該等孔曝露。不排除孔的其他形狀。

如圖8中所示，使用光阻圖案39作為一蝕刻障壁或遮罩在(例如)一第一蝕刻製程中蝕刻抗反射層38、氮氧化矽層37及非晶碳層36。結果，藉由蝕刻非晶碳層36形成非晶碳層圖案36A。

隨後，使用非晶碳層圖案36A作為一蝕刻障壁或遮罩在(例如)一第二蝕刻製程中蝕刻硬式遮罩層35，以形成複數個硬式遮罩層圖案35A。在此之後，使用硬式遮罩層圖案35A作為一蝕刻障壁或遮罩在(例如)第三及第四蝕刻製程中隨後蝕刻第二絕緣層34、導電層33及第一絕緣層32，以形成複數個開放區域40。

具體言之，在第二蝕刻製程中且使用非晶碳層圖案36A作為一蝕刻障壁或遮罩來蝕刻硬式遮罩層35，且在一些實施例中，蝕刻於第二絕緣層34之一表面終止。隨後，在第三蝕刻製程中且使用硬式遮罩層圖案35A作為一蝕刻障壁或遮罩來蝕刻第二絕緣層34及導電層33，且在一些實施例中，蝕刻於第一絕緣層32之一表面終止。最後，在第四蝕刻製程中蝕刻第一絕緣層32。在一些實施例中，蝕刻可終止於基板31之一表面。結果，獲得具有大體上相同高度之開放區域40。

在下文中，將經蝕刻的第二絕緣層34、導電層33及第一絕緣層32分別稱為第二絕緣層圖案34A、導電層圖案33A及第一絕緣層圖案32A。

每一開放區域40相對於基板31大體上成90°，且可具有一介於大約70°至大約110°之範圍內的斜率。

接下來，藉由任何常見移除製程(諸如，一清除製程或一研磨製程)來移除光阻圖案39、抗反射層38、氮氧化矽層37及非晶碳層圖案36A。

如圖9中所示，在每一開放區域40之一側壁(亦即，第一絕緣層圖案32A、導電層圖案33A、第二絕緣層圖案34A及硬式遮罩層圖案35A之側壁)上形成一閘極絕緣層41。

藉由以下步驟形成閘極絕緣層41：(i)沿著基板31之剖面(開放區域40形成於其中)沈積選自由氧化矽層(SiO₂ )、氮氧化矽層、氧化鋁層(Al₂ O₃ )、氧化鉭層(Ta₂ O₅ )、氧化鋯層(ZrO₂ )、氧化鉿層(HfO₂ )及氧化鐳層(La₂ O₃ )組成之群組的至少一薄膜；及(ii)執行一總蝕刻製程。因此，閘極絕緣層41僅存在於每一開放區域40之側壁上，而每一開放區域40之底部處的基板31保持曝露而不為閘極絕緣層41所覆蓋。

同時，在一些實施例中，以第一絕緣層32、第二絕緣層34及閘極絕緣層41之沈積厚度為目標以確保該等層之最後電厚度之相同位準。

隨後，用雜質摻雜於每一開放區域40之底部處曝露的基板31以形成一雜質區域，且接著藉由一劃分過程劃分該雜質區域以形成一內埋式位元線。該內埋式位元線界定半導體裝置中之一用於輸入資料至一電容器/輸出來自一電容器之資料的資料傳送線(其將在下文中描述)。

如圖10A及圖10B中所示，藉由執行一磊晶生長過程而在每一開放區域40中形成一柱圖案42。圖10A為在磊晶生長過程之後獲得的多層結構之俯視平面圖。圖10B為沿著圖10A之線I-I'截取之橫截面圖。

詳言之，藉由以下步驟來各自形成複數個柱圖案42：(i)在磊晶生長過程中用自於一個開放區域40之底部處曝露的基板31生長的矽(Si)晶體形成柱圖案，直至完全埋入或填充各別開放區域40為止，且接著(ii)藉由執行一諸如一回蝕製程或一化學機械研磨之平坦化製程進行平坦化。在一些實施例中，研磨可終止於硬式遮罩層圖案35A之一上部表面，或可對硬式遮罩層圖案35A之一上部表面執行過度研磨，以藉此移除硬式遮罩層圖案35A之一部分。

在磊晶生長過程中形成之柱圖案42貫穿其軸向尺寸具有大體上相同的直徑，且柱圖案42之側壁具有大體上垂直的剖面。

另外，在一些實施例中，在磊晶生長過程之前，執行一光蝕刻處理(LET)過程以自在每一開放區域40之底部處的基板31之曝露表面移除外來材料或原生氧化物。在一下游型電漿蝕刻器中，使用(例如)CF₄ 與O₂ 之混合氣體來執行該LET過程。

接下來，藉由在每一柱圖案42之上部部分上摻雜雜質來形成一源極區域及一汲極區域。源極區域及汲極區域於其間界定一在每一柱圖案42上的對應於各別內埋式位元線之垂直通道。

如圖11A及圖11B中所示，在柱圖案42及硬式遮罩層圖案35A之上部表面上依序形成一襯墊氧化物層43及一閘極硬式遮罩層44。

閘極硬式遮罩層44為一用於保護柱圖案42及用於圖案化下伏層之薄膜，且其由氮化物層或氧化物層、或氮化物層及氧化物層之一堆疊結構形成。形成襯墊氧化物層43以減輕閘極硬式遮罩層44及柱圖案42之薄膜應力。

隨後，在閘極硬式遮罩層44上依序形成非晶碳層45、氮氧化矽層46、抗反射層47及光阻圖案48。所得多層結構具有一在圖11A中所示之俯視平面圖。圖11B為沿圖11A之線I-I'截取之橫截面圖。在一些實施例中，在閘極硬式遮罩層44與非晶碳層45之間另外插入另一硬式遮罩層(未圖示)以幫助圖案化閘極硬式遮罩層44。

光阻圖案48具有在圖11A中於48處指示的多個光阻突出物、一曝露下伏抗反射層47之開放區域。稍後將移除在光阻圖案48之開放區域下的導電層33。光阻圖案48之每一光阻突出物位於一個柱圖案42之上且對應於其。在圖11A之平面圖中，柱圖案42之邊界(點點線)完全定位於光阻圖案48之各別光阻突出物之邊界內。在一些實施例中，每一光阻突出物及對應柱圖案42具有相同形狀，例如，如圖11A中所示之圓形形狀。不排除如上文所論述的其他形狀。在一些實施例中，每一光阻突出物與對應柱圖案42係共軸的。

如圖12A及圖12B中所示，使用光阻圖案48作為一蝕刻障壁或遮罩在(例如)一第五蝕刻製程中蝕刻抗反射層47、氮氧化矽層46及非晶碳層45。

在此之後，使用一藉由蝕刻非晶碳層45而形成的非晶碳層圖案45A作為一蝕刻障壁或遮罩，在(例如)一第六蝕刻製程中蝕刻閘極硬式遮罩層44及襯墊氧化物層43，且接著使用閘極硬式遮罩層圖案44A作為一蝕刻障壁或遮罩，在(例如)第七及第八蝕刻製程中蝕刻硬式遮罩層圖案35A、第二絕緣層圖案34A、導電層圖案33A及第一絕緣層圖案32A。在一些實施例中，原位或非原位地執行閘極硬式遮罩層44及下伏層之蝕刻。參考數字43A表示一襯墊氧化物層圖案。

更具體言之，在第六蝕刻製程中且使用閘極硬式遮罩層圖案44A作為一蝕刻障壁或遮罩來蝕刻硬式遮罩層圖案35A，且在一些實施例中，蝕刻終止於第二絕緣層圖案34A之一表面。隨後，在第七蝕刻製程中使用同一蝕刻障壁(亦即，44A)來依序蝕刻第二絕緣圖案34A及導電層圖案33A。在一些實施例中，蝕刻終止於第一絕緣層圖案32A之一表面。最後，在第八蝕刻製程中蝕刻第一絕緣層圖案32A，且在一些實施例中，蝕刻終止於基板31之一表面。在一些實施例中，第五至第八蝕刻製程分別類似於第一至第四蝕刻製程。

作為上文所論述之蝕刻製程之結果，在柱圖案42之側壁上形成一經蝕刻的第一絕緣層圖案32B、一經蝕刻的第二絕緣圖案34B、一閘電極33B及一用於保護每一柱圖案42之上部部分的側壁保護層35B。閘極絕緣層41、閘電極33B及側壁保護層35B經成形以圍繞柱圖案42。

在此之後，例如，藉由一類似於用於移除層39至36之製程的製程來移除光阻圖案48、抗反射層47、氮氧化矽層46及非晶碳層圖案45A。

接下來，鄰近於在每一柱圖案42上形成之源極區域及汲極區域形成一電容器(未圖示)。結果，製造出一具有垂直通道之完整半導體裝置。

由於經由生長過程而非藉由蝕刻基板31形成柱圖案42，且由於執行該生長過程以填充或埋入已形成之開放區域40，故有可能防止現具有足夠機械強度之柱圖案42傾身。

又，使開放區域40之高度一致，從而導致柱圖案42之高度亦為一致的。因此，可獲得具有相同長度之通道。

另外，由於藉由依序沈積導電層33、形成柱圖案42及圖案化導電層33而在一平坦基板31上形成閘電極33B，故可避免空隙及接縫之形成(例如，如在已知裝置/方法中，藉由埋入一導電層)。因此，可防止對閘極絕緣層及基板之侵襲。

此外，由於側壁保護層35B自上開始為閘極硬式遮罩層圖案44A所覆蓋，故在閘電極33B之形成期間可避免側壁保護層35B之損失。

因此，根據各種實施例而製造的半導體裝置(特別是不大於40nm之半導體裝置)之可靠性及穩定性可得到增強，且良率可得到改良。

儘管已描述了特定實施例，但熟習此項技術者將易於瞭解，可做出各種改變及修改。

10．．．基板

11．．．柱頭

12．．．柱頸

13．．．閘極硬式遮罩層

14．．．側壁保護層

15．．．閘極絕緣層

16．．．閘電極

21．．．空隙

22．．．擊穿

23．．．侵襲

31．．．基板

32．．．第一絕緣層

32A．．．第一絕緣層圖案

32B．．．經蝕刻的第一絕緣層圖案

33．．．導電層

33A．．．導電層圖案

33B．．．閘電極

34．．．第二絕緣層

34A．．．第二絕緣層圖案

34B．．．經蝕刻的第二絕緣層圖案

35．．．硬式遮罩層

35A．．．硬式遮罩層圖案

35B．．．側壁保護層

36．．．非晶碳層

36A．．．非晶碳層圖案

37．．．氮氧化矽層(SiON)

38．．．抗反射層/下伏層

39．．．光阻圖案

40．．．開放區域

41．．．閘極絕緣層

42．．．柱圖案

43．．．襯墊氧化物層

43A．．．襯墊氧化物層圖案

44．．．閘極硬式遮罩層

44A．．．閘極硬式遮罩層圖案

45．．．非晶碳層

45A．．．非晶碳層圖案

46．．．氮氧化矽層

47．．．抗反射層

48．．．光阻圖案

H1．．．高度

H2．．．高度

圖1為具有垂直通道之已知半導體裝置的示意橫截面圖。

圖2至圖6為展示可在已知半導體裝置中出現的各種缺陷之電子顯微鏡照片。

圖7A至圖12B為說明根據各種實施例的製造一具有垂直通道之半導體裝置之方法的示意圖。

31．．．基板

32A．．．第一絕緣層圖案

33A．．．導電層圖案

34A．．．第二絕緣層圖案

35A．．．硬式遮罩層圖案

41．．．閘極絕緣層

42．．．柱圖案

Claims (20)

1. 一種在一上面具有一導電層之基板上方製造一半導體裝置之方法，該方法包含：圖案化該導電層以形成複數個開放區域；在圖案化該導電層之後，藉由將一薄膜沉積於該基板上方而在該等開放區域中之每一者的一整個側壁上形成一閘極絕緣層，其中以一整個蝕刻製程形成該等開放區域；在每一開放區域中形成一柱圖案；及藉由移除該等柱圖案之間的該導電層而在每一柱圖案上形成一閘電極，其中該閘電極封圍該柱圖案。
2. 如請求項1之方法，其中藉由一生長過程在該基板上及在該各別開放區域內生長該柱圖案。
3. 如請求項2之方法，其中該生長過程為一磊晶生長過程。
4. 如請求項1之方法，其進一步包含，在形成該等柱圖案之前：執行一光蝕刻處理(LET)過程以用於清除在每一開放區域之一底部曝露的該基板之一部分。
5. 如請求項1之方法，其中使用硬式遮罩層圖案圖案化該導電層，該等硬式遮罩層圖案係使用一光阻圖案形成，該光阻圖案又包含各自對應於待形成的該等開放區域中之一者的複數個通孔。
6. 如請求項1之方法，其中在形成該等柱圖案之後，藉由 使用一光阻圖案為一遮罩之一蝕刻製程形成該閘電極，該光阻圖案包含各自位於該等柱圖案中之一者之上且對應於該等柱圖案中之一者的複數個突出物，其中如沿著該柱圖案之一高度方向上之平面視圖所見，該柱圖案之一邊界定位於該各別突出物之一邊界內。
7. 一種製造一半導體裝置之方法，該方法包含：在一基板上方依序形成一第一蝕刻終止層、一導電層、一第二蝕刻終止層及複數個硬式遮罩層圖案；藉由使用該等硬式遮罩層圖案作為一蝕刻障壁來蝕刻該第二蝕刻終止層、該導電層及該第一蝕刻終止層而形成複數個開放區域；在圖案化該導電層之後，藉由將一薄膜沉積於該基板上方而在該等開放區域中之每一者的一整個側壁上形成一閘極絕緣層，其中以一整個蝕刻製程形成該等開放區域；在每一開放區域內部形成一柱圖案；形成一閘極硬式遮罩層圖案，其覆蓋每一柱圖案及圍繞該柱圖案的該導電層之一部分；及藉由使用該閘極硬式遮罩層圖案作為一蝕刻障壁來蝕刻該等柱圖案之間的該導電層之部分而形成一圍繞每一柱圖案之閘電極。
8. 如請求項7之方法，其中藉由一生長過程在該基板上及在該各別開放區域內生長該柱圖案。
9. 如請求項8之方法，其中該生長過程為一磊晶生長過 程。
10. 如請求項7之方法，其進一步包含，在形成該等柱圖案之前：執行一光蝕刻處理(LET)過程以用於清除在每一開放區域之一底部曝露的該基板之一部分。
11. 如請求項7之方法，其中使用一光阻圖案形成該等硬式遮罩層圖案，該光阻圖案又包含各自對應於待形成的該等開放區域中之一者的複數個通孔。
12. 如請求項11之方法，其中該第二蝕刻終止層在該等硬式遮罩層圖案之該形成期間界定一蝕刻終止。
13. 如請求項7之方法，其中藉由以下步驟形成該等開放區域：藉由使用該等硬式遮罩層圖案作為一蝕刻障壁來蝕刻該第二蝕刻終止層及該導電層，直至該第一蝕刻終止層出現為止；及藉由使用該等硬式遮罩層圖案作為一蝕刻障壁來蝕刻該第一蝕刻終止層，直至該基板出現為止。
14. 如請求項7之方法，其中在形成該等柱圖案之後形成該閘極硬式遮罩層圖案且包含各自位於該等柱圖案中之一者之上且對應於該等柱圖案中之一者的複數個突出物，其中如沿著該柱圖案之一高度方向上之平面視圖所見，該柱圖案之一邊界定位於該各別突出物之一邊界內。
15. 如請求項14之方法，其中每一柱圖案與該閘極硬式遮罩層圖案之該各別突出物係共軸的。
16. 一種半導體裝置，其包含：一基板，其具有生長於其上的至少一柱圖案，一閘極絕緣層，其環繞該至少一柱圖案之一整個側壁延伸且覆蓋該側壁，一閘電極，其環繞該閘極絕緣層延伸且部分地覆蓋該閘極絕緣層，及一定位於該閘電極之上之側壁保護層，其環繞該閘極絕緣層延伸且部分地覆蓋該閘極絕緣層，其中藉由在該基板上方沉積一薄膜而形成該閘極絕緣層，其中在圖案化該導電層之後，以一整個蝕刻製程形成該等開放區域。
17. 如請求項16之裝置，其中貫穿該至少一柱圖案之一整個高度，該至少一柱圖案之該側壁大體上垂直於該基板之一平面。
18. 如請求項16之裝置，其進一步包含至少一絕緣層，其環繞該閘極絕緣層延伸且部分地覆蓋該閘極絕緣層，其中該閘電極、該側壁保護層及該至少一絕緣層在該至少一柱圖案之一整個高度上覆蓋該閘極絕緣層。
19. 如請求項18之裝置，其中該至少一絕緣層包含一在該閘電極與該基板之間的第一絕緣層，及一在該閘電極與該側壁保護層之間的第二絕緣層。
20. 如請求項16之裝置，其進一步包含一閘極硬式遮罩層，其形成於該側壁保護層、該閘極 絕緣層及該至少一柱圖案之上部表面之上且完全覆蓋該等上部表面。