CN103021923A - 半导体的制造方法 - Google Patents

半导体的制造方法 Download PDF

Info

Publication number
CN103021923A
CN103021923A CN2011103547647A CN201110354764A CN103021923A CN 103021923 A CN103021923 A CN 103021923A CN 2011103547647 A CN2011103547647 A CN 2011103547647A CN 201110354764 A CN201110354764 A CN 201110354764A CN 103021923 A CN103021923 A CN 103021923A
Authority
CN
China
Prior art keywords
semiconductor
isolation structure
layer
patterned mask
making semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103547647A
Other languages
English (en)
Inventor
苏国辉
陈逸男
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN103021923A publication Critical patent/CN103021923A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种半导体的制造方法。在半导体基底上形成绝缘层。移除部分绝缘层，以形成多个隔离结构以及位在隔离结构之间的网状开口，其中网状开口暴露出半导体基底。进行选择性成长的方法，透过由网状开口暴露的半导体基底的表面成长半导体层，使得隔离结构位在半导体层中。

Description

半导体的制造方法
技术领域
本发明是有关于一种半导体的制造方法。
背景技术
随着半导体技术的进步，元件的尺寸不断缩小，因此，为了防止相邻的元件之间发生短路的现象，元件与元件之间的隔离也愈显重要。目前常使用的隔离技术为浅沟渠隔离结构(Shallow Trench Isolation，STI)制程。
传统浅沟渠隔离结构是在半导体基底中形成沟渠，再于此沟渠中填入氧化物以形成用以隔离元件的隔离层。然而，由于沟渠的深宽比(aspect ratio)越来越大，伴随的问题就是填入沟渠内的氧化物会有沟填不完全的现象。也就是在填沟过程中，隔离层中会产生孔洞，使得最后所形成的浅沟渠隔离结构内有孔洞。这些孔洞会降低或破坏浅沟渠隔离结构的隔离能力，导致元件漏电流或元件可靠度变差等相关问题。
发明内容
本发明提供一种半导体的制造方法，适于制作具有高深宽比的隔离结构。
本发明提供一种半导体的制造方法。在半导体基底上形成绝缘层。移除部分绝缘层，以形成多个隔离结构以及位在隔离结构之间的网状开口，其中网状开口暴露出半导体基底。进行选择性成长的方法，透过由网状开口暴露的半导体基底的表面成长半导体层，使得隔离结构位在半导体层中。
在本发明的一实施例中，上述的绝缘层包括氧化物。
在本发明的一实施例中，上述的移除部分绝缘层的方法包括以下步骤。首先，在绝缘层上形成图案化掩模层。接着，透过图案化掩模层为掩模，移除部分绝缘层。
在本发明的一实施例中，上述的图案化掩模层包括氮化物。
在本发明的一实施例中，上述的半导体层的形成方法包括以下步骤。首先，经由选择性成长的方法，使半导体层填满网状开口且覆盖位在隔离结构上的图案化掩模层。接着，透过图案化掩模层为终止层，对半导体层进行平坦化制程，以暴露出图案化掩模层。然后，移除图案化掩模层。
在本发明的一实施例中，上述的平坦化制程的方法包括化学机械研磨制程。
在本发明的一实施例中，上述的移除图案化掩模层的方法包括剥除制程。
在本发明的一实施例中，上述的各隔离结构的深宽比大于10。
在本发明的一实施例中，上述的各隔离结构的宽度介于20nm至30nm之间。
在本发明的一实施例中，上述的各隔离结构的高度介于200nm至300nm之间。
在本发明的一实施例中，上述的半导体基底包括磊晶硅基底。
在本发明的一实施例中，上述的选择性成长的方法包括选择性硅成长制程。
在本发明的一实施例中，上述的半导体层包括磊晶硅层。
基于上述，在本发明的半导体的制造方法中，是透过图案化绝缘层的方式来形成隔离结构，再透过选择性成长的方法来形成位在隔离结构周围的半导体层，使得隔离结构位在半导体层中。由于在此方法中无须进行沟渠的沟填步骤，故能避免因沟渠的深宽比过高所导致的沟填不完全的问题。因此，本发明的半导体的制造方法具有简单的步骤且符合半导体元件的尺寸微缩趋势，使得隔离结构具有良好的隔离能力，进而提升半导体元件的可靠度与效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1E为依照本发明的一实施例的一种半导体的制造方法的上视流程示意图。
图2A至图2E分别为沿图1A至图1E的I-I’线的剖面示意图。
【主要元件符号说明】
100：基底
110：绝缘层
120：图案化掩模层
130：隔离结构
140：网状开口
150：半导体层
w：宽度
h：高度
SGP：选择性成长的方法
具体实施方式
图1A至图1E为依照本发明的一实施例的一种半导体的制造方法的上视流程示意图，以及图2A至图2E分别为沿图1A至图1E的I-I’线的剖面示意图。请同时参照图1A与图2A，首先，在半导体基底100上形成绝缘层110。在本实施例中，半导体基底100例如是磊晶硅基底。绝缘层110的材料例如是氧化物，其形成方法例如是化学气相沉积制程。
请同时参照图1B与图2B，然后，移除部分绝缘层110，以形成多个隔离结构130以及位在隔离结构130之间的网状开口140，其中网状开口140暴露出半导体基底100。在本实施例中，移除部分绝缘层110的方法例如是包括以下步骤。首先，在绝缘层110上形成图案化掩模层120。接着，透过图案化掩模层120为掩模，移除部分绝缘层110。换言之，藉由图案化绝缘层110的方式来形成隔离结构130。在本实施例中，图案化掩模层120的材料例如是氮化物，其例如是由多个条状图案所构成。移除部分绝缘层110的方法例如是干式蚀刻制程或湿式蚀刻制程。在本实施例中，隔离结构130例如是具有高深宽比，诸如大于10的深宽比，举例来说，隔离结构130的宽度w例如是介于20nm至30nm之间，以及隔离结构130的高度h例如是介于200nm至300nm之间。隔离结构130例如是具有矩形顶面的长方柱。网状开口140与隔离结构130具有互补形状，换言之，网状开口140是由位在隔离结构130之间且围绕隔离结构130的空间所构成，诸如具有如图1B以内虚线与外虚线之间所表示的上视形状(即点所表示的形状)。当然，在其他实施例中，隔离结构130与网状开口140也可以具有其他形状。
请同时参照图1C与图1D以及与图2C与图2D，而后，进行选择性成长的方法SGP，透过由网状开口140暴露的半导体基底100的表面成长半导体层150，使得隔离结构130位在半导体层150中。在本实施例中，半导体层150的形成方法包括以下步骤。首先，如图1C与图2C所示，经由选择性成长的方法SGP，使半导体层150填满网状开口140且覆盖位在隔离结构130上的图案化掩模层120。在本实施例中，选择性成长的方法SGP例如是选择性硅成长制程，半导体层150例如是磊晶硅层。接着，如图1D与图2D所示，透过图案化掩模层120为终止层，对半导体层150进行平坦化制程，以暴露出图案化掩模层120。在本实施例中，平坦化制程例如是化学机械研磨制程。特别一提的是，进行平坦化制程可以避免半导体层150覆盖图案化掩模层120，以确保被隔离结构130对半导体层150具有隔离作用，且使半导体层150具有平坦表面。再者，由于半导体层150是透过选择性成长的方法SGP由半导体基底100的表面生长，因此半导体层150实质上可视为半导体基底100的延伸。也就是说，半导体层150实质上作为已形成有隔离结构130的半导体基底，用以在后续制程中形成元件。半导体层150的材料例如是与半导体基底100相同，诸如半导体基底100为磊晶硅基底，以及半导体层150为磊晶硅层。
请同时参照图1E与图2E，接着，移除图案化罩层120。在本发明的一实施例中，移除图案化掩模层120的方法例如是剥除制程。特别一提的是，在本实施例中，由于图案化掩模层120作为后续对半导体层150进行平坦化制程时的蚀刻终止层，因此会在进行完平坦化制程，才移除图案化掩模层120。然而，在其他实施例中，也可以在形成隔离结构130后，也就是进行图1B与图2B所示的步骤后，就移除图案化掩模层120。换言之，在一实施例中，也可以藉由调整选择性成长的方法SGP的参数，使生长半导体层150生长在隔离结构130之间而不会覆盖隔离结构130的顶部，如此一来可省略半导体层150的平坦化步骤。
随着半导体元件尺寸的微缩，用以隔离元件的隔离结构尺寸亦随之缩小而具有高深宽比。因此，在制作隔离结构的传统制程中，遭遇填入高深宽比的沟渠内的绝缘材料有沟填不完全的问题，使得最后所形成的浅沟渠隔离结构内会有孔洞产生，而导致半导体元件的可靠度与效能降低。在本实施例的半导体的制造方法中，是先对半导体基底100上的绝缘层110进行图案化，以形成多个隔离结构130以及位在隔离结构130之间且暴露半导体基底100的网状开口140，接着利用选择性成长的方法SGP由经网状开口140暴露的半导体基底100的表面生长半导体层150，使得隔离结构130位在由半导体基底100延伸的半导体层150中。也就是说，相较于传统是在半导体基底中形成沟渠，再于沟渠中填入氧化物以形成隔离结构，本实施例是先透过图案化绝缘层的方式来形成隔离结构，再透过选择性成长的方法来形成位在隔离结构周围的半导体层，使得隔离结构位在半导体层中。如此一来，具有隔离结构在其中的半导体层实质上作为后续用以形成元件的半导体基底。在本实施例的半导体的制造方法中，无需将绝缘材料填入用以形成隔离结构的沟渠内，故能避免因沟渠的深宽比过高所导致的沟填不完全问题，进而避免因隔离结构内有孔洞所导致的半导体元件效能下降等缺点。换言之，本实施例的半导体的制造方法可以简单的制程轻易地形成具有高深宽比且结构完整的隔离结构。因此，本实施例的半导体的制造方法符合半导体元件的尺寸微缩趋势，使得隔离结构具有良好的隔离能力，进而提升半导体元件的可靠度与效能。
综上所述，在本发明的半导体的制造方法中，是先对半导体基底上的绝缘层进行图案化，以形成多个隔离结构与位在隔离结构之间且暴露半导体基底的网状开口，再利用选择性成长的方法由经网状开口暴露的半导体基底的表面生长半导体层，使得隔离结构位在由半导体基底延伸的半导体层中。如此一来，具有隔离结构在其中的半导体层实质上作为后续用以形成元件的半导体基底。由于在此方法中无须进行沟渠的沟填步骤，故能避免因沟渠的深宽比过高所导致的沟填不完全的问题。因此，本发明的半导体的制造方法具有简单的步骤且符合半导体元件的尺寸微缩趋势，使得隔离结构具有良好的隔离能力，进而提升半导体元件的可靠度与效能。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以权利要求所界定的为准。

Claims (13)

1.一种半导体的制造方法，其特征在于包括：
在半导体基底上形成绝缘层；
移除部分所述绝缘层，以形成多个隔离结构以及位在所述隔离结构之间的网状开口，其特征在于所述的网状开口暴露出所述半导体基底；以及
进行选择性成长的方法，透过由所述网状开口暴露的所述半导体基底的表面成长半导体层，使得所述隔离结构位在所述半导体层中。
2.根据权利要求1所述的半导体的制造方法，其特征在于，所述绝缘层包括氧化物。
3.根据权利要求1所述的半导体的制造方法，其特征在于，移除部分所述绝缘层的方法包括：
在所述绝缘层上形成图案化掩模层；以及
透过所述图案化掩模层为掩模，移除部分所述绝缘层。
4.根据权利要求3所述的半导体的制造方法，其特征在于，所述图案化掩模层包括氮化物。
5.根据权利要求3所述的半导体的制造方法，其特征在于，所述半导体层的形成方法包括：
经由所述选择性成长的方法，使所述半导体层填满所述网状开口且覆盖位在所述隔离结构上的所述图案化掩模层；
透过所述图案化掩模层为终止层，对所述半导体层进行平坦化制程，以暴露出所述图案化掩模层；以及
移除所述图案化掩模层。
6.根据权利要求5所述的半导体的制造方法，其特征在于，所述平坦化制程的方法包括化学机械研磨制程。
7.根据权利要求5所述的半导体的制造方法，其特征在于，移除所述图案化掩模层的方法包括剥除制程。
8.根据权利要求1所述的半导体的制造方法，其特征在于，各所述隔离结构的深宽比大于10。
9.根据权利要求1所述的半导体的制造方法，其特征在于，各所述隔离结构的宽度介于20nm至30nm之间。
10.根据权利要求1所述的半导体的制造方法，其特征在于，各所述隔离结构的高度介于200nm至300nm之间。
11.根据权利要求1所述的半导体的制造方法，其特征在于，所述半导体基底包括磊晶硅基底。
12.根据权利要求11所述的半导体的制造方法，其特征在于，所述选择性成长的方法包括选择性硅成长制程。
13.根据权利要求11所述的半导体的制造方法，其特征在于，所述半导体层包括磊晶硅层。
CN2011103547647A 2011-09-21 2011-10-25 半导体的制造方法 Pending CN103021923A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/237,975 2011-09-21
US13/237,975 US20130071992A1 (en) 2011-09-21 2011-09-21 Semiconductor process

Publications (1)

Publication Number Publication Date
CN103021923A true CN103021923A (zh) 2013-04-03

Family

ID=47881040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103547647A Pending CN103021923A (zh) 2011-09-21 2011-10-25 半导体的制造方法

Country Status (3)

Country Link
US (1) US20130071992A1 (zh)
CN (1) CN103021923A (zh)
TW (1) TWI471976B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729655B2 (en) * 2011-06-20 2014-05-20 Omnivision Technologies, Inc. Etching narrow, tall dielectric isolation structures from a dielectric layer
US11978753B2 (en) * 2021-05-04 2024-05-07 Omnivision Technologies, Inc. Process to release silicon stress in forming CMOS image sensor

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4886763A (en) * 1987-08-21 1989-12-12 Oki Electric Industry Co., Ltd. Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench
KR20000043906A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 제조 방법
JP2002057331A (ja) * 2000-08-11 2002-02-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR20020049807A (ko) * 2000-12-20 2002-06-26 박종섭 반도체 디바이스의 소자 분리 방법
US20050104156A1 (en) * 2003-11-13 2005-05-19 Texas Instruments Incorporated Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes
KR20050106573A (ko) * 2004-05-04 2005-11-10 삼성전자주식회사 선택적 에피택셜 성장법을 이용한 반도체 소자의 소자분리 방법
JP2005327867A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1985358A (zh) * 2004-07-15 2007-06-20 英飞凌科技股份公司 使用不结合sti的半导体生长工艺形成的有源区
US20070187799A1 (en) * 2006-02-16 2007-08-16 Toshiharu Tanaka Semiconductor device and method of manufacturing the same
US20090227086A1 (en) * 2008-03-06 2009-09-10 Roland Hampp Threshold Voltage Consistency and Effective Width in Same-Substrate Device Groups
KR20100076257A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
CN102044542A (zh) * 2009-10-09 2011-05-04 台湾积体电路制造股份有限公司 半导体元件及其制法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446299A (en) * 1994-04-29 1995-08-29 International Business Machines Corporation Semiconductor random access memory cell on silicon-on-insulator with dual control gates
JP2004228466A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 集積半導体装置およびその製造方法
US7125785B2 (en) * 2004-06-14 2006-10-24 International Business Machines Corporation Mixed orientation and mixed material semiconductor-on-insulator wafer
US7790528B2 (en) * 2007-05-01 2010-09-07 Freescale Semiconductor, Inc. Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation
US7749829B2 (en) * 2007-05-01 2010-07-06 Freescale Semiconductor, Inc. Step height reduction between SOI and EPI for DSO and BOS integration
CN101828253B (zh) * 2007-10-19 2012-03-21 Nxp股份有限公司 半导体器件、半导体器件的使用和包括这种半导体器件的器件
JP5306669B2 (ja) * 2008-02-29 2013-10-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
US7655532B1 (en) * 2008-07-25 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. STI film property using SOD post-treatment

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4886763A (en) * 1987-08-21 1989-12-12 Oki Electric Industry Co., Ltd. Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench
KR20000043906A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 제조 방법
JP2002057331A (ja) * 2000-08-11 2002-02-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR20020049807A (ko) * 2000-12-20 2002-06-26 박종섭 반도체 디바이스의 소자 분리 방법
US20050104156A1 (en) * 2003-11-13 2005-05-19 Texas Instruments Incorporated Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes
KR20050106573A (ko) * 2004-05-04 2005-11-10 삼성전자주식회사 선택적 에피택셜 성장법을 이용한 반도체 소자의 소자분리 방법
JP2005327867A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1985358A (zh) * 2004-07-15 2007-06-20 英飞凌科技股份公司 使用不结合sti的半导体生长工艺形成的有源区
US20070187799A1 (en) * 2006-02-16 2007-08-16 Toshiharu Tanaka Semiconductor device and method of manufacturing the same
US20090227086A1 (en) * 2008-03-06 2009-09-10 Roland Hampp Threshold Voltage Consistency and Effective Width in Same-Substrate Device Groups
KR20100076257A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
CN102044542A (zh) * 2009-10-09 2011-05-04 台湾积体电路制造股份有限公司 半导体元件及其制法

Also Published As

Publication number Publication date
US20130071992A1 (en) 2013-03-21
TWI471976B (zh) 2015-02-01
TW201314836A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
CN104658971B (zh) 制造finfet器件的方法
US9508644B2 (en) Method of forming a pattern
KR20130086272A (ko) Ｆｉｎｆｅｔ들 및 이를 형성하기 위한 방법들
US9640626B2 (en) Semiconductor device with buried gates and bit line contacting peripheral gate
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
TW201115648A (en) Method for fabricating semiconductor device
CN102339783B (zh) 半导体装置的元件隔离结构及其形成方法
CN103021923A (zh) 半导体的制造方法
US9558991B2 (en) Formation of isolation surrounding well implantation
US20140252534A1 (en) Method of making deep trench, and devices formed by the method
CN208433411U (zh) 半导体器件
CN103367133B (zh) 高介电常数金属栅极制造方法
US20200144111A1 (en) Metal interconnection structure and method for fabricating same
CN102263052B (zh) 浅沟槽隔离形成方法
US8124488B2 (en) Method of fabricating memory
CN102760681B (zh) 组件内隔离结构的制造方法
CN107665822B (zh) 一种半导体器件及其制作方法、电子装置
CN116390490B (zh) 半导体结构的制备方法
CN108389802A (zh) 半导体器件及其制造方法
KR100881414B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100417195B1 (ko) 반도체 소자의 제조방법
KR20100003837A (ko) 반도체 소자의 제조 방법
KR20050069190A (ko) 섀로우 트랜치 형성 방법
KR20130043853A (ko) 반도체 장치 및 그의 제조 방법
KR20110005008A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403