CN107665822B - 一种半导体器件及其制作方法、电子装置 - Google Patents
一种半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN107665822B CN107665822B CN201610607579.7A CN201610607579A CN107665822B CN 107665822 B CN107665822 B CN 107665822B CN 201610607579 A CN201610607579 A CN 201610607579A CN 107665822 B CN107665822 B CN 107665822B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- trench
- isolation structure
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 70
- 230000002093 peripheral effect Effects 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 238000003475 lamination Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 81
- 238000005530 etching Methods 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000013461 design Methods 0.000 abstract description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 229910052732 germanium Inorganic materials 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- -1 e.g. Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成有图形化的栅极叠层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于所述氧化物层之上的氮化物层；在所述外围区形成用于形成隔离结构的第一沟槽；在所述核心区形成用于形成隔离结构的第二沟槽；填充所述第一沟槽和第二沟槽，并执行平坦化以形成隔离结构。该制作方法可以保持有源区关键尺寸稳定，进而可以形成符合设计要求的有源区关键尺寸。该半导体器件和电子装置具有符合设计要求的有源区关键尺寸。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着半导体制程技术的发展，半导体器件的密度越来越大，关键尺寸越来越小。在某些制程中，由于间隙填充的限制，以及为了控制密集区(dense area)中的深宽比，某些器件有源区的刻蚀需要在核心区和外围区形成深度不同的浅沟槽隔离结构(STI)，但是要通过刻蚀实现该目标是很困难的。因此，需要使用两个掩膜来分离核心区和外围区的刻蚀是必要的，但这会导入额外的湿法工艺。
而随着关键尺寸的缩小，湿法工艺会对严重影响有源区的关键尺寸，使有源区关键尺缩小，甚至达不到设计尺寸要求，因此，为了降低湿法工艺对器件有源区关键尺寸的影响，有必要提出一种新的制作方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以避免湿法工艺对半导体器件有源区关键尺寸的影响，使有源区关键尺寸符合要求。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，该方法包括：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成有图形化的栅极叠层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于所述氧化物层之上的氮化物层；在所述外围区形成用于形成隔离结构的第一沟槽；在所述核心区形成用于形成隔离结构的第二沟槽；填充所述第一沟槽和第二沟槽，并执行平坦化以形成隔离结构。
进一步地，在所述外围区形成用于形成隔离结构的第一沟槽的步骤包括：形成覆盖所述核心区而暴露所述外围区的光刻胶层；以所述光刻胶层和所述有源区硬掩膜层为掩膜刻蚀所述外围区的半导体衬底，以形成用于形成隔离结构的第一沟槽；去除所述光刻胶层。
进一步地，在所述核心区形成用于形成隔离结构的第二沟槽的步骤包括：形成覆盖所述外围区而暴露所述核心区的光刻胶层；以所述光刻胶层和所述有源区硬掩膜层为掩膜刻蚀所述核心区的半导体衬底，以形成用于形成隔离结构的第二沟槽；去除所述光刻胶层。
进一步地，所述第一沟槽和所述第二沟槽的深度不同。
进一步地，所述第一沟槽的深度大于所述第二沟槽的深度。
进一步地，所述氮化物层的厚度为
进一步地，所述栅极叠层包括栅极氧化层、栅极电极层和硬掩膜层。
进一步地，在形成所述隔离结构的平坦化操作中以所述硬掩膜层为停止层。
本发明提出的半导体器件的制作方法，采用氧化物和氮化物组成的复合有源区硬掩膜层，与仅使用氧化物作为有源区硬掩膜层相比，由于氮化物不会受用于刻蚀氧化物的氢氟酸湿法工艺影响，因而可以保持有源区关键尺寸稳定，进而可以形成符合设计要求的有源区关键尺寸。
本发明另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成多个包括平坦化停止层的栅极叠层以及用于分隔相邻的栅极叠层的隔离结构。
进一步地，所述隔离结构包括位于所述外围区的第一隔离结构和位于所述核心区的第二隔离结构，所述第一隔离结构和所述第二隔离结构的深度不同。
进一步地，所述第一隔离结构的深度大于所述第二隔离结构的深度。
本发明提出的半导体器件，具有符合设计要求的有源区关键尺寸。
本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A是目前工艺中完成有源区硬掩膜刻蚀和湿法工艺之后的半导体器件的剖视图；
图1B是完成外围区STI光刻/刻蚀/湿法工艺之后的半导体器件的剖视图；
图1C是完成核心区STI光刻/刻蚀/湿法工艺之后的半导体器件的剖视图；
图2示出了根据本发明的半导体器件一实施方式的制作方法的步骤流程图；
图3A～图3F示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；
图4示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图；
图5示出了根据本发明一实施方式的半导体器件的剖视图；
图6示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如前所述，目前的工艺中某些器件有源区的刻蚀需要在核心区和外围区形成深度不同的浅沟槽隔离结构(STI)。目前这种工艺通常包括如下步骤有源区硬掩膜刻蚀及湿法工艺、外围区STI光刻、刻蚀以及湿法工艺、核心区STI光刻、刻蚀以及湿法工艺。如图1A至图1C所示，其中图1A是完成有源区硬掩膜刻蚀和湿法工艺之后的半导体器件的剖视图，图1B是完成外围区STI光刻/刻蚀/湿法工艺之后的半导体器件的剖视图，图1C是是完成核心区STI光刻/刻蚀/湿法工艺之后的半导体器件的剖视图，对比图1A和图1B可知(参见图中虚线所示区域)，在进行外围区STI光刻/刻蚀/湿法工艺中，作为有源区硬掩膜的氧化硅层大量被消耗，而进一步对比图1B和图1C(参见图中虚线所示区域)可知，完成核心区STI光刻/刻蚀/湿法工艺之后，作为后续STI平坦化停止层的氮化硅层也被消耗，并且对比图1A至图1C可知，随着有源区硬掩膜的消耗，有源区关键尺寸也缩小，甚至达不到设计尺寸要求。
为了克服上述问题，目前的工艺中还使用另一种制作方法，其包括有源区硬掩膜刻蚀及湿法工艺、核心区STI光刻、刻蚀以及湿法工艺、外围区STI光刻、刻蚀以及湿法工艺，即先执行核心区STI光刻、刻蚀以及湿法工艺再执行外围区STI光刻、刻蚀以及湿法工艺，虽然这种制程可以在一定程度上克服上述有源区关键尺寸缩小问题，但是由于在核心区STI光刻、刻蚀以及湿法工艺之后，核心区的区深宽比很大，因而该过程中使用的光刻胶层很难去除，造成残余。
本发明针对上述情况，提供一种半导体器件的制作方法，其既可以克服上述有源区关键尺寸缩小问题，又不会存在核心区光刻胶层难以去除造成参与的问题，如图2所示，该方法包括：步骤201：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成有图形化的栅极叠层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于所述氧化物层之上的氮化物层；步骤202：在所述外围区形成用于形成隔离结构的第一沟槽；步骤S203：在所述核心区形成用于形成隔离结构的第二沟槽；步骤204：填充所述第一沟槽和第二沟槽，并执行平坦化以形成隔离结构。
本发明提出的半导体器件的制作方法，采用氧化物和氮化物组成的复合有源区硬掩膜层，与仅使用氧化物硬掩膜层相比，由于氮化物不会受用于刻蚀氧化物的氢氟酸湿法工艺影响，因而可以保持有源区关键尺寸稳定，进而可以形成符合设计要求的有源区关键尺寸。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图3A～图3F以及图4对本发明一实施方式的半导体器件的制作方法做详细描述。
首先，如图3A所示，提供半导体衬底300，所述半导体衬底包括核心区CAA和外围区PAA，在所述核心区和外围区上形成有图形化的栅极叠层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于氧化物层之上的氮化物层。
其中，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。
半导体衬底300包括核心区CAA和外围区PAA，核心区CAA用于制作诸如字线、位线、逻辑区等器件，外围区用于制作外围电路的器件。核心区CAA和外围区PAA可以通过诸如浅沟槽隔离结构(STI)等分隔，该隔离结构可以预先形成可以在之后的步骤中形成。
所述栅极叠层包括栅极氧化层301和栅极电极层302。栅极氧化层301示例性地为氧化硅层，其可以通过诸如热氧化法、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法形成。栅极电极层302示例性地为浮栅材料层，其可以采用例如多晶硅等半导体材料，并通过选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种形成。
进一步地，在栅极叠层之上还形成有平坦化停止层303。平坦化停止层303示例性为氮化硅层，其可以通过诸如PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法形成。停止层303用作后续STI形成时平坦化的停止层。
所述有源区硬掩膜层包括氧化物硬掩膜层304和位于氧化物硬掩膜层304之上的氮化物硬掩膜层305。氧化物硬掩膜层304示例性地为氧化硅层，氮化物硬掩膜层305示例性为氮化硅层。氧化物硬掩膜层304和氮化物硬掩膜层305可以通过诸如热氧化法、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法形成。示例性地，氮化物硬掩膜层305厚度为
其在后续隔离结构刻蚀中会被去除。
当形成所述栅极叠层和所述有源区硬掩膜层之后，通过光刻、刻蚀等工艺对所述栅极叠层和所述有源区硬掩膜层进行构图，以定义有源区图案。具体地，先通过光刻、刻蚀工艺对所述有源区硬掩膜层进行构图，通过构图所述有源区硬掩膜层形成预定图案，然后以该有源区硬掩膜层为掩膜通过合适的干法或湿法刻蚀工艺刻蚀所述栅极叠层，将所述有源区硬掩膜层的图案转移到所述栅极叠层之上。所述该预定图案与所述核心区和外围区的栅极叠层图案对应，或者说与所述核心区和外围区的有源区图案对应。
可以理解的是，所述栅极叠层的数量根据器件设计要求以及规格确定，本实施例中，仅示意性示出6个栅极叠层，其不代表核心区CAA和外围区PAA栅极叠层的真实数量。
接着，如图3B所示，在所述外围区PAA中形成用于形成隔离结构的第一沟槽307。
具体地，在先形成覆盖所述核心区CAA而暴露所述外围区PAA的光刻胶层306，然后以所述光刻胶层306和所述有源区硬掩膜层为掩膜，通过合适的干法或湿法刻蚀工艺刻蚀所述外围区PAA的半导体衬底300，以形成用于形成隔离结构的第一沟槽307。所述湿法刻蚀工艺包括诸如硝酸和氢氟酸混合液等湿法刻蚀工艺，所述干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。
接着，如图3C所示，执行湿法工艺，去除所述光刻胶层306和蚀刻残余物。
具体地，通过合适溶剂或酸溶液去除光刻胶层306，以及上述过程中产生的刻蚀残余物。
可选地，在该步骤中可以执行清洗工艺，以去除刻蚀残余物。
可以理解的是，经过图3B和图3C所述的外围区隔离结构沟槽刻蚀之后，位于外围区PAA中的氮化物硬掩膜层305被刻蚀工艺去除，并且氧化物硬掩膜层304受湿法工艺影响向内收缩，但是由于氮化物不受湿法工艺影响，因而可以保持有源区关键尺寸。
接着，如图3D所示，在所述核心区CAA形成用于形成隔离结构的第二沟槽309。
具体地，在先形成覆盖所述外围区PAA而暴露所述核心区CAA的光刻胶层308，然后以所述光刻胶层308和所述有源区硬掩膜层为掩膜，通过合适的干法或湿法刻蚀工艺刻蚀所述核心区CAA的半导体衬底300，以形成用于形成隔离结构的第二沟槽309。所述湿法刻蚀工艺包括诸如硝酸和氢氟酸混合液等湿法刻蚀工艺，所述干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。
示例性地，在本实施中，采用干法刻蚀工艺执行所述蚀刻，且作为示例，在本实施例中，所述蚀刻为干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体包含CF4、CHF3等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mTorr～50mTorr，其中，sccm代表立方厘米/分钟，mTorr代表毫毫米汞柱。
在本实施例中，为了控制密集区的深宽比，需要在核心区和外围区形成不同深度的隔离结构，因而第一沟槽307和第二沟槽309的深度不同。示例性地，在本实施例中，第一沟槽307的深度大于第二沟槽309的深度。
接着，如图3E所示，执行湿法工艺，去除所述光刻胶层308和刻蚀残余物。
具体地，通过合适溶剂或酸溶液去除光刻胶层308，以及上述过程中产生的刻蚀残余物。
可选地，在该步骤中可以执行清洗工艺，以去除刻蚀残余物。
在本步骤中，氧化物硬掩膜层304受湿法工艺影响进一步向内收缩，但是由于氮化物不受湿法工艺影响，因而可以保持有源区关键尺寸。
可以理解的是，经过图3D和图3E所述的核心区隔离结构沟槽刻蚀之后，位于核心区CAA中的氮化物硬掩膜层305被刻蚀工艺去除。
最后，如图3F所示，填充所述第一沟槽和第二沟槽，并执行平坦化以形成位于外围区的第一隔离结构和位于核心区的第二隔离结构。
具体地，首先通过诸如PVD、CVD、ALD等常用工艺在所述第一沟槽307和第二沟槽309中填充隔离材料，例如PSG(磷硅玻璃)、BSG(硼硅玻璃)、BPSG(硼磷硅玻璃)等介电材料，然后通过诸如CMP(化学机械平坦化)、机械研磨等平坦化工艺去除高于平坦化停止层303的部分，即在执行平坦化时，以平坦化停止层303为停止层，以形成位于外围区PAA的第一隔离结构310和位于核心区CAA的第二隔离结构311。其中，示例性地，在本实施例中，第一隔离结构310用于分隔外围区中的栅极叠层或外围区中各个有源区，或者分隔外围区和核心区，第二隔离结构311用于分隔核心区中的栅极叠层或核心区中的各个有源区。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，比如在图3F所示的步骤，还包括形成源漏极的步骤。
本实施例提出的半导体器件的制作方法，如图4所示，该制作方法包括下述步骤：
步骤401：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成有图形化的栅极叠层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于所述氧化物层之上的氮化物层；
步骤402：形成覆盖所述核心区和暴露所述外围区的光刻胶层，并以所述光刻胶层和所述有源区硬掩膜层为掩膜刻蚀所述外围区的半导体衬底以形成用于形成隔离结构的第一沟槽；
步骤403：执行湿法工艺，去除覆盖所述核心区并暴露所述外围区的光刻胶层和刻蚀；
步骤404：形成覆盖所述外围区并暴露所述核心区的光刻胶层，并以所述光刻胶层和所述有源区硬掩膜层为掩膜刻蚀所述核心区的半导体衬底以形成用于形成隔离结构的第二沟槽；
步骤405：执行湿法工艺，去除覆盖所述外围区并暴露所述核心区的光刻胶层和刻蚀残余物；
步骤406：填充所述第一沟槽和第二沟槽，并执行平坦化以形成隔离结构。
本实施例提出的半导体器件的制作方法，用氧化物和氮化物组成的复合有源区硬掩膜层，由于氮化物不会受用于刻蚀氧化物的氢氟酸湿法工艺影响，因而可以保持有源区关键尺寸稳定，进而可以形成符合设计要求的有源区关键尺寸。如图3A至图3F所示，在该制程中，有源区硬掩膜材料层仍然会受到损伤，但是与图1A至图1C所示的情形相比，损伤已经大大减小，并且未对平坦化停止层造成损伤，且未对有源区的关键尺寸造成影响。并且由于先进行外围区STI沟槽的制作，后进行核心区STI的制作，因而可以避免核心区由于深宽比大而造成光刻胶层残余的问题。
实施例二
本发明还提供一种采用上述方法制作的半导体器件，如图5所示，该半导体器件包括：半导体衬底500，所述半导体衬底500包括核心区CAA和外围区PAA，在所述核心区CAA和外围区AA上形成多个有包含平坦化的栅极叠层，以及用于分隔相邻的栅极叠层的隔离结构。
其中半导体衬底500可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。在本实施例中，半导体衬底500的构成材料选用单晶硅。
半导体衬底500包括核心区CAA和外围区PAA，核心区CAA用于制作诸如字线、位线、逻辑区等器件，外围区用于制作外围电路的器件。核心区CAA和外围区PAA可以通过诸如浅沟槽隔离结构(STI)等分隔。
所述栅极叠层包括栅极氧化层501和栅极电极层502。示例性地，栅极氧化层501为氧化硅，栅极电极层502为多晶硅构成的浮栅。
进一步地，在栅极叠层上还形成有平坦化停止层503其示例性地为氮化硅层。
所述隔离结构设置在相邻的栅极叠层之间，以分隔相邻的栅极叠层。在本实施例中，在外围区中形成第一隔离结构504，在所述核心区形成第二隔离结构505。优选地，所述第一隔离结构504和所述第二隔离结构505为STI，且二者深度不同。进一步地，所述第一隔离结构504的深度大于所述第二隔离结构505的深度。
本实施例的半导体器件，具有符合设计要求的有源区关键尺寸。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成多个栅极叠层以及用于分隔相邻的栅极叠层的隔离结构，在所述栅极叠层上形成有平坦化停止层。
其中半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。
所述隔离结构包括位于所述外围区的第一隔离结构和位于所述核心区的第二隔离结构，所述第一隔离结构和所述第二隔离结构的深度不同。优选地，所述第一隔离结构的深度大于所述第二隔离结构的深度。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图6示出手机的示例。手机600的外部设置有包括在外壳601中的显示部分602、操作按钮603、外部连接端口604、扬声器605、话筒606等。
本发明实施例的电子装置，由于所包含的半导体器件的有源区关键尺寸符合设计要求，因而器件性能可以达到设计规格。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (6)
1.一种半导体器件的制作方法，其特征在于，包括下述步骤：
提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成有图形化的栅极叠层、平坦化停止层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于所述氧化物层之上的氮化物层；
在所述外围区形成用于形成隔离结构的第一沟槽；
在形成所述第一沟槽之后，在所述核心区形成用于形成隔离结构的第二沟槽；
填充所述第一沟槽和第二沟槽，并执行平坦化以形成隔离结构；
在所述核心区形成用于形成隔离结构的第二沟槽的步骤包括：形成覆盖所述外围区而暴露所述核心区的光刻胶层；以所述光刻胶层和所述有源区硬掩膜层为掩膜刻蚀所述核心区的半导体衬底，以形成用于形成隔离结构的第二沟槽；去除所述光刻胶层。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述外围区形成用于形成隔离结构的第一沟槽的步骤包括：
形成覆盖所述核心区而暴露所述外围区的光刻胶层；
以所述光刻胶层和所述有源区硬掩膜层为掩膜刻蚀所述外围区的半导体衬底，以形成用于形成隔离结构的第一沟槽；
去除所述光刻胶层。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第一沟槽和所述第二沟槽的深度不同。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第一沟槽的深度大于所述第二沟槽的深度。
5.根据权利要求1所述的半导体器件的制作方法，所述氮化物层的厚度为500~800Å。
6.根据权利要求1所述的半导体器件的制作方法，其特征在于， 所述栅极叠层包括栅极氧化层、栅极电极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610607579.7A CN107665822B (zh) | 2016-07-28 | 2016-07-28 | 一种半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610607579.7A CN107665822B (zh) | 2016-07-28 | 2016-07-28 | 一种半导体器件及其制作方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107665822A CN107665822A (zh) | 2018-02-06 |
| CN107665822B true CN107665822B (zh) | 2021-08-17 |
Family
ID=61114901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610607579.7A Active CN107665822B (zh) | 2016-07-28 | 2016-07-28 | 一种半导体器件及其制作方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107665822B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115360145B (zh) * | 2022-10-20 | 2023-01-31 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101207064A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 器件隔离区的形成方法 |
| US7468302B2 (en) * | 2005-05-25 | 2008-12-23 | Hynix Semiconductor Inc. | Method of forming trench type isolation film of semiconductor device |
| CN103855071A (zh) * | 2012-12-04 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW588413B (en) * | 2002-11-07 | 2004-05-21 | Winbond Electronics Corp | Manufacturing method and device of memory with different depths of isolation trench |
| KR20080002061A (ko) * | 2006-06-30 | 2008-01-04 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
-
2016
- 2016-07-28 CN CN201610607579.7A patent/CN107665822B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7468302B2 (en) * | 2005-05-25 | 2008-12-23 | Hynix Semiconductor Inc. | Method of forming trench type isolation film of semiconductor device |
| CN101207064A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 器件隔离区的形成方法 |
| CN103855071A (zh) * | 2012-12-04 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107665822A (zh) | 2018-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7118986B2 (en) | STI formation in semiconductor device including SOI and bulk silicon regions | |
| US9627215B1 (en) | Structure and method for interconnection | |
| US9384978B1 (en) | Method of forming trenches | |
| US10483269B2 (en) | EEPROM device | |
| US8703577B1 (en) | Method for fabrication deep trench isolation structure | |
| KR20160064936A (ko) | 반도체 장치의 제조 방법 | |
| CN109119470B (zh) | 边界间隔物结构以及集成 | |
| CN108010835B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107993978B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107665822B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN106972020B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN105097662B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| US9543212B2 (en) | Preventing over-polishing of poly gate in metal-gate CMP | |
| CN107482010B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107845637B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107546228B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107403754B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107482008B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107464781B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107978517B (zh) | 半导体器件及其制作方法、电子装置 | |
| CN108807403B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107658268B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN109087890B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| US9875909B1 (en) | Method for planarizing material layer | |
| US9768070B1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |