CN102339783B - 半导体装置的元件隔离结构及其形成方法 - Google Patents
半导体装置的元件隔离结构及其形成方法 Download PDFInfo
- Publication number
- CN102339783B CN102339783B CN201110208332.5A CN201110208332A CN102339783B CN 102339783 B CN102339783 B CN 102339783B CN 201110208332 A CN201110208332 A CN 201110208332A CN 102339783 B CN102339783 B CN 102339783B
- Authority
- CN
- China
- Prior art keywords
- film
- hard mask
- deep trench
- shallow trench
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims abstract description 93
- 238000002955 isolation Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 47
- 238000005229 chemical vapour deposition Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 22
- 238000000926 separation method Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 26
- 239000011248 coating agent Substances 0.000 description 23
- 238000000576 coating method Methods 0.000 description 23
- 230000002950 deficient Effects 0.000 description 21
- 238000000151 deposition Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000565 sealant Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 210000005069 ears Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种半导体装置的元件隔离结构及其形成方法，该方法包括：准备半导体基底，该半导体基底具有限定在半导体基底上的无源区和有源区；在半导体基底上形成第一硬掩模；通过将第一硬掩模图案化来暴露半导体基底的无源区；在包括第一硬掩模的半导体基底的整个表面上形成第二硬掩模；通过将第二硬掩模和半导体基底图案化，在半导体基底中形成深沟槽；去除被图案化的第二硬掩模；通过使用第一硬掩模作为掩模将半导体基底图案化，来形成与深沟槽叠置的浅沟槽；在包括浅沟槽和深沟槽的基底的整个表面上形成绝缘膜；通过在绝缘膜上形成元件隔离膜来填充浅沟槽和深沟槽；通过选择性地去除元件隔离膜，在深沟槽和浅沟槽中形成元件隔离膜图案。
Description
技术领域
本公开涉及半导体装置的元件隔离，具体地讲，涉及一种能够通过使用深沟槽和浅沟槽形成元件隔离结构而没有任何缺陷的半导体装置的元件隔离结构及其形成方法。
背景技术
近来，用于半导体装置中的高压装置的元件隔离被分为结隔离法和深沟槽隔离法。近来，为了减小尺寸并改进隔离特性，通过深沟槽隔离来实现元件隔离。对于在0.25μm CMOS设计规则之下使用隔离技术的装置而言，高压装置的沟槽和低压装置的沟槽具有不同的沟槽深度，所以应当形成具有深沟槽和浅沟槽的双重深度沟槽。
将参照图1A至图1I描述形成半导体装置的元件隔离结构的方法，在该方法中，在形成深沟槽之后形成浅沟槽。
图1A至图1I是示出根据相关技术的用于形成半导体装置的元件隔离结构的方法的顺序工序的剖视图。
参照图1A，使具有无源区和有源区的半导体基底11顺序地沉积有垫氧化物13和垫氮化物15，然后将第一感光膜17涂覆在垫氮化物15上。
参照图1B，使用掩模(未示出)通过光刻工艺经曝光和显影工序将第一感光膜17图案化，从而形成第一感光膜图案17a。
参照图1C，通过使用第一感光膜图案17a作为掩模将垫氮化物15、垫氧化物13和半导体基底11顺序地蚀刻掉，从而将深沟槽21形成到半导体基底11中。
参照图1D，在去除第一感光膜图案17a之后，在垫氮化物15上以及在深沟槽21中，涂覆第二感光膜23，从而填充深沟槽21。
参照图1E，通过光刻工序，使用掩模25将紫外线27照射在第二感光膜23上，来使第二感光膜23曝光。这里，当第二感光膜23被曝光时，第二感光膜23的被曝光的部分发生变化。然而，深沟槽21的深度会妨碍存在于深沟槽21内的整个第二感光膜23的曝光，因此第二感光膜23的底部23a保持未被曝光的状态。
参照图1F，通过显影溶液将第二感光膜23的被曝光的部分23b(参照图1E)溶解，但第二感光膜23的未被曝光的部分23a没有因此而溶解。通过显影工序溶解掉第二感光膜23的被曝光的部分23b，但是第二感光膜23的位于深沟槽21底部上的未被曝光的部分23a没有被去除而仍旧保留。
参照图1G，通过使用未被去除的剩余第二感光膜23作为阻挡层将垫氮化物15、垫氧化物13和半导体基底11顺序地蚀刻掉，从而在半导体基底11中形成浅沟槽31。这里，在蚀刻工序过程中，第二感光膜23的位于深沟槽21底部上的剩余部分23a会妨碍蚀刻，从而使第二感光膜的剩余部分23a的周边部分被蚀刻掉，导致凹口33的产生。
然后，去除第二感光膜23的位于垫氮化物15上的部分和位于深沟槽21底部上的剩余部分23a。
参照图1H，将深沟槽21的侧壁和浅沟槽31的侧壁氧化，从而在侧壁上形成氧化物35。这里，生长的氧化物35能够克服半导体基底11的存在于沟槽侧壁上的缺陷。
仍参照图1H，在包括深沟槽21和浅沟槽31的基底的整个表面上形成填充氧化物37，从而填充深沟槽21和浅沟槽31两者。
参照图1I，通过化学机械抛光(CMP)工序将填充氧化物37平坦化，即，通过CMP工序将填充氧化物37的存在于深沟槽21和浅沟槽31外部的部分去除，从而在深沟槽21和浅沟槽31内形成填充氧化物图案37a。这里，填充氧化物图案37a构成元件隔离结构10，元件隔离结构10包括深沟槽区10b和浅沟槽区10a。
虽然未示出，但是可以选择性地去除垫氮化物15，以完成形成半导体装置的元件隔离结构10的工艺。
然而，根据相关技术的形成半导体装置的元件隔离结构的方法具有以下若干问题。
根据相关技术的形成元件隔离结构的方法，当首先形成深沟槽时，可以在浅沟槽蚀刻工序过程中去除底切部分。然而，在用于形成浅沟槽的光刻工序过程中，会导致具有缺陷的涂覆，从而在图案形成工序过程中出现问题。也就是说，当感光膜被曝光时，感光膜的被曝光的部分发生变化，但深沟槽的深度会妨碍深沟槽内的整个感光膜的曝光。因此，感光膜的底部会保持未被曝光的状态。结果是，通过显影溶液经显影工序将感光膜的被曝光的部分溶解掉，但是感光膜的存在于深沟槽底部的未被曝光的部分没有被去除而保留下来。
感光膜的该剩余部分在后续的形成浅沟槽的蚀刻工序过程中会妨碍蚀刻，这导致感光膜的该剩余部分的周边部分被蚀刻掉，从而产生凹口。
此外，根据相关技术的形成元件隔离结构的方法，当在形成深沟槽之后涂覆用于形成浅沟槽的感光膜时，因为通过旋涂来涂覆感光膜，所以未实现充分的填隙。因此，产生空隙，从而导致具有缺陷的涂覆。也就是说，因为深沟槽的深度非常深，所以导致诸如空隙之类的具有缺陷的涂覆，因此诸如感光膜(PR)之类的材料未均匀地填充到整个基底的顶部。
发明内容
因此，为了解决相关技术的那些问题，本公开的目的在于提供一种半导体装置的元件隔离结构及其形成方法，其中，该元件隔离结构能够通过克服若干问题(将若干问题最小化)而确保稳定的装置特性，所述若干问题是当形成与深沟槽叠置的浅沟槽时导致的剩余感光膜，和/或由具有缺陷的填隙导致的具有缺陷的涂覆(例如，空隙)等。
为了实现这些和其他优点并且根据本公开的目的，如在这里具体化的并且宽泛地描述的，提供了一种半导体装置的元件隔离结构，该元件隔离结构包括：半导体基底，具有限定在半导体基底上的无源区和有源区；深沟槽，形成在半导体基底的无源区中；浅沟槽，形成在半导体基底的无源区中并与深沟槽叠置；氧化物和第一元件隔离膜图案，均形成在深沟槽中；以及第二元件隔离膜图案，形成在浅沟槽区中，并能够与第一元件隔离膜图案接触。
根据一个示例性实施例，提供了一种方法，该方法包括以下步骤：准备半导体基底，该半导体基底具有限定在半导体基底上的无源区和有源区；在半导体基底上形成第一硬掩模；通过将第一硬掩模图案化来暴露半导体基底的无源区；在包括第一硬掩模的半导体基底的整个表面上形成第二硬掩模；通过将第二硬掩模和半导体基底图案化，在半导体基底中形成深沟槽；去除被图案化的第二硬掩模；通过使用第一硬掩模作为掩模将半导体基底图案化，来形成与深沟槽叠置的浅沟槽；在包括浅沟槽和深沟槽的基底的整个表面上形成绝缘膜；通过在绝缘膜上形成元件隔离膜来填充浅沟槽和深沟槽；以及通过选择性地去除元件隔离膜，在深沟槽和浅沟槽中形成元件隔离膜图案。
半导体装置的元件隔离结构及其形成方法可提供下面的效果。
根据该半导体装置的元件隔离结构及其形成方法，通过在浅沟槽内形成深沟槽，可将由单独形成浅沟槽和深沟槽而导致的多晶硅纵梁(poly stringer)最小化。
此外，根据该半导体装置的元件隔离结构及其形成方法，可以在形成深沟槽之后形成浅沟槽，以将形成深沟槽时出现的深沟槽顶部的底切最小化，从而将沟槽侧壁的表面粗糙最小化。
根据该半导体装置的元件隔离结构及其形成方法，首先限定浅沟槽形成区，然后执行用于深沟槽的蚀刻工序，从而消除感光膜的具有缺陷的涂覆；否则，在形成深沟槽之后形成浅沟槽时会导致感光膜的具有缺陷的涂覆。
此外，根据该半导体装置的元件隔离结构及其形成方法，可以省略在形成深沟槽之后涂覆用于形成浅沟槽的感光膜的现有工序，从而解决诸如空隙之类的具有缺陷的涂覆的问题，所述具有缺陷的涂覆的问题是当通过现有的旋涂涂覆感光膜时，由深沟槽内不充分的填隙导致的。
另外，根据该半导体装置的元件隔离结构及其形成方法，因为可以省略形成用于形成浅沟槽的感光膜的工序，所以可以形成具有深沟槽和与深沟槽叠置的浅沟槽的稳定的双重深度沟槽，从而确保稳定的隔离特性并确保高压装置的操作。
由结合附图进行的本公开的以下详细描述，本公开的上述和其他目的、特征、方面和优点将变得更明显。
附图说明
附图被包括以提供对本发明的进一步的理解，附图被包含在本说明书中并构成本说明书的一部分，且附图示出了本发明的实施例并与描述一起用来解释本发明的原理。
在附图中：
图1A至图1I是示出根据相关技术的用于形成半导体装置的元件隔离结构的方法的顺序工序的剖视图；
图2是根据本公开的半导体装置的元件隔离结构的剖视图；
图3A至图3N是示出根据一个示例性实施例的用于形成半导体装置的元件隔离结构的方法的顺序工序的剖视图；
图4A至图4L是示出根据另一示例性实施例的用于形成半导体装置的元件隔离结构的方法的顺序工序的剖视图。
具体实施方式
现在将参照附图详细描述根据本公开示例性实施例的半导体装置的元件隔离结构及用于形成该元件隔离结构的方法。为了参照附图做出简要的描述，相同或等同的部件将提供有相同的标号，并且将不重复其描述。
图2是根据本公开的半导体装置的元件隔离结构的剖视图。
如图2中所示，半导体装置的元件隔离结构100可包括：半导体基底101，具有限定在半导体基底101上的无源区和有源区；深沟槽121，形成在半导体基底101中；浅沟槽131，形成在半导体基底101中并与深沟槽121叠置；氧化物图案133a和多晶硅膜图案135a，形成在深沟槽121内；化学气相沉积(CVD)氧化物图案137a，形成在浅沟槽131内并能够与多晶硅膜图案135a接触。
这里，元件隔离结构100可设置有深沟槽区100a和浅沟槽区100b。深沟槽区100a可以设置有氧化物图案133a和多晶硅膜图案135a，浅沟槽区100b可以设置有CVD氧化物图案137a。
在下文中，将参照图3A至图3N描述用于形成具有该构造的半导体装置的元件隔离结构的方法。
图3A至图3N是示出根据一个示例性实施例的用于形成半导体装置的元件隔离结构的方法的顺序工序的剖视图。
参照图3A，在其上限定有无源区和有源区的半导体基底101上顺序地沉积垫氧化物103和垫氮化硅105，并将第一感光膜107涂覆在垫氮化硅105上。这里，垫氧化物103和垫氮化硅105可以用作第一硬掩模物理层。此外，第一硬掩模物理层的厚度远浅于深沟槽的深度，由此可以理解，出现具有缺陷的涂覆的可能性低。
参照图3B，通过光刻工序，使用曝光掩模(未示出)对第一感光膜107进行曝光，并对第一感光膜107进行显影，以去除被显影的部分，从而形成第一感光膜图案107a。
参照图3C，通过使用第一感光膜图案107a作为阻挡层将构成第一硬掩模的垫氮化硅105和垫氧化物103蚀刻掉，然后去除第一感光膜图案107a。这里，向下执行蚀刻到构成第一硬掩模的垫氮化硅105和垫氧化物103，从而克服在用于形成深沟槽的蚀刻工序之后执行用于形成浅沟槽的蚀刻工序时导致的具有缺陷的感光膜涂覆的问题。也就是说，通过第一硬掩模蚀刻工序限定浅沟槽形成区，然后使用构成第一硬掩模的垫氮化硅105和垫氧化物103执行形成浅沟槽的工序，而无需在用于形成深沟槽的蚀刻工序之后的光刻工序。
参照图3D，在去除第一感光膜图案107a之后，在半导体基底101的整个表面上，包括构成第一硬掩模的垫氮化硅105和垫氧化物103的被暴露的部分上，通过具有令人满意的填隙性能的化学气相沉积(CVD)以大约0.5μm至1.5μm的厚度沉积第二硬掩模氧化物109。这里，可将第二硬掩模氧化物109沉积成覆盖构成第一硬掩模的垫氮化硅105和垫氧化物103的顶部，由此可以在形成深沟槽时保护第一硬掩模。
然后，将第二感光膜111涂覆在第二硬掩模氧化物109上。
参照图3E，通过光刻工序，使用曝光掩模(未示出)对第二感光膜(未示出)进行曝光以用来形成深沟槽，并对第二感光膜(未示出)进行显影，从而通过去除被显影的部分来形成第二感光膜图案111a。
参照图3F，通过使用第二感光膜图案111a作为掩模顺序地蚀刻掉第二硬掩模氧化物109和下面的半导体基底101，从而在半导体基底101中形成深沟槽121。这里，深沟槽121可具有大约1μm至20μm的深度。
参照图3G，在去除第二感光膜图案111a之后，通过湿蚀刻工序蚀刻掉第二硬掩模氧化物109。这里，仅有构成第一硬掩模的垫氮化硅105和垫氧化物103留在半导体基底101上。根据图3G，深沟槽121会从半导体基底101的顶表面至的深度形成底切。该底切形成为圆形。这里，该底切的上部具有负斜率，而该底切的下部具有正斜率。
参照图3H，通过使用构成第一硬掩模的垫氮化硅105和垫氧化物103作为蚀刻掩模选择性地去除半导体基底101，从而形成与深沟槽121叠置的浅沟槽131。这里，浅沟槽的深度D为至如上所述，深沟槽121从半导体基底101的顶表面至的深度形成底切。如果浅沟槽深度D大于则浅沟槽131的形成可去除从深沟槽121的顶部向下至大约的深度存在的底切，从而可消除深沟槽121的侧壁的表面粗糙。
也就是说，即使在形成深沟槽121的同时在顶部侧壁上产生任何底切，也可通过形成浅沟槽131的工序来完全去除该底切。
如果浅沟槽深度D小于则去除具有负斜率的底切，而仅保留具有正斜率的底切。这是因为从顶表面至的深度形成底切，且浅沟槽深度D形成为小于底切深度，从而没有去除整个底切。因为去除了形成在靠近半导体基底101表面的区域处且具有负斜率的底切，所以在用于填隙的沉积工序中不存在问题。因为具有正斜率的部分保留下来，所以填隙总是会好一些。
此外，在形成浅沟槽131的同时，还可将深沟槽121的底部蚀刻掉与浅沟槽131的深度一样的深度。
此外，因为省略了在形成深沟槽之后涂覆用于形成浅沟槽的感光膜的现有工序，所以可以解决诸如空隙之类的具有缺陷的涂覆的问题，所述具有缺陷的涂覆的问题是在相关技术中当通过旋涂涂覆感光膜时，由深沟槽内不充分的填隙导致的。
参照图3I，在沉积作为填隙材料的多晶硅之前，通过CVD法以至的厚度沉积侧壁氧化物133，用于多晶硅的电浮置。这里，代替该侧壁氧化物，可以使用氮化物形成侧壁氮化物。这里，在氮化物沉积之前，可以形成侧壁氧化物，用来减小半导体基底和氮化物材料之间的应力。可以通过热氧化使侧壁氧化物生长。
参照图3J，在侧壁氧化物133上以大约1μm至2μm的厚度沉积作为填隙材料的多晶硅膜135，以填充深沟槽121和浅沟槽131。这里，可以选择性地使用不同于多晶硅膜的CVD氧化物作为填隙材料。
参照图3K，执行化学机械抛光(CMP)工序，以选择性地去除多晶硅膜135。这里，在多晶硅膜135的CMP工序中，侧壁氧化物133可用作抗CMP层，这是可行的，因为多晶硅膜135和侧壁氧化物133具有不同的CMP去除速率。此外，在另一实施例中，当使用CVD氧化物作为填隙材料时，可以代替侧壁氧化物沉积氮化物，因为具有不同的CMP去除速率的氮化物在氧化物的CMP工序中可用作抗CMP层。
参照图3L，在完成CMP工序之后，执行回蚀工序，以去除留在浅沟槽131的区域上的多晶硅膜135，从而形成多晶硅膜图案135a。这里，在回蚀工序中，通过使用对氧化物具有优异的蚀刻选择比率的Cl2/HBr气体，使用侧壁氧化物133作为抗蚀刻层。
在回蚀工序之后，可通过湿蚀刻去除侧壁氧化物133。这里，去除侧壁氧化物133的存在于浅沟槽131的区域中的部分，因此侧壁氧化物133的存在于深沟槽121中的部分保留下来，即只有侧壁氧化物图案133a保留下来。
参照图3M，为了浅沟槽131的隔离，通过CVD法在包括浅沟槽131的基底的整个表面上沉积CVD氧化物137，从而执行填隙。CVD法包括高密度等离子体化学气相沉积(HDPCVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)和大气压化学气相沉积(APCVD)法中的一种。因此，用HDPCVD、LPCVD、PECVD和APCVD氧化物的隔离层中的一种填充浅沟槽区。
参照图3N，通过CMP工序将CVD氧化物137平坦化以形成CVD氧化物图案137a，从而完成形成元件隔离结构100的工艺。可选地，还通过湿蚀刻去除留下的第一硬掩模—垫氮化硅105或者垫氮化硅105和垫氧化物103两者。这里，侧壁氧化物图案133a和多晶硅膜图案135a填充在深沟槽区100a的侧壁处并填充深沟槽区100a的内部，构成元件隔离结构100。此外，CVD氧化物图案137a填充在浅沟槽区100b中。CVD氧化物图案137a处于与下面的多晶硅膜图案135a接触的状态。
在下文中，将参照图4A至图4L描述根据另一示例性实施例的用于形成半导体装置的元件隔离结构的方法。
图4A至图4L是示出根据另一示例性实施例的用于形成半导体装置的元件隔离结构的方法的顺序工序的剖视图。
参照图4A，在其上限定有无源区和有源区的半导体基底201上顺序地沉积垫氧化物203和垫氮化硅205，并将第一感光膜207涂覆在垫氮化硅205上。这里，垫氧化物203和垫氮化硅205将用作第一硬掩模物理层。此外，第一硬掩模物理层的厚度远浅于深沟槽的深度，由此可以理解，出现具有缺陷的涂覆的可能性低。
参照图4B，通过光刻工序，使用曝光掩模(未示出)对第一感光膜207进行曝光，并对第一感光膜207进行显影，以去除被显影的部分，从而形成第一感光膜图案207a。
参照图4C，通过使用第一感光膜图案207a作为阻挡层将构成第一硬掩模的垫氮化硅205和垫氧化物203蚀刻掉，然后去除第一感光膜图案207a。这里，向下执行蚀刻到构成第一硬掩模的垫氮化硅205和垫氧化物203，从而克服在用于形成深沟槽的蚀刻工序之后执行用于形成浅沟槽的蚀刻工序时导致的具有缺陷的感光膜涂覆的问题。也就是说，通过第一硬掩模蚀刻工序限定浅沟槽形成区，然后使用构成第一硬掩模的垫氮化硅205和垫氧化物203执行形成浅沟槽的工序，而无需在用于形成深沟槽的蚀刻工序之后的光刻工序。
参照图4D，在去除第一感光膜图案207a之后，在半导体基底201的整个表面上，包括构成第一硬掩模的垫氮化硅205和垫氧化物203的被暴露的部分上，通过具有令人满意的填隙性能的化学气相沉积(CVD)以大约0.5μm至1.5μm的厚度沉积第二硬掩模氧化物209。这里，可将第二硬掩模氧化物209沉积成覆盖构成第一硬掩模的垫氮化硅205和垫氧化物203的顶部，由此可以在形成深沟槽时保护第一硬掩模。
然后，将第二感光膜211涂覆在第二硬掩模氧化物209上。
参照图4E，通过光刻工序，使用曝光掩模(未示出)对第二感光膜(未示出)进行曝光以用来形成深沟槽，并对第二感光膜(未示出)进行显影，从而通过去除被显影的部分来形成第二感光膜图案211a。
参照图4F，通过使用第二感光膜图案211a顺序地蚀刻掉第二硬掩模氧化物209和下面的半导体基底201，从而在半导体基底201中形成深沟槽221。这里，深沟槽221可具有大约1μm至20μm的深度。如图4F中所示，在深沟槽中从半导体基底201的顶表面至的深度会产生底切。这里，该底切形成为圆形。该底切的下部具有正斜率，而该底切的上部具有负斜率。
参照图4G，在去除第二感光膜图案211a之后，通过湿蚀刻工序蚀刻掉第二硬掩模氧化物209。这里，仅有构成第一硬掩模的垫氮化硅205和垫氧化物203留在半导体基底201上。
参照图4H，通过使用构成第一硬掩模的垫氮化硅205和垫氧化物203作为蚀刻掩模选择性地去除半导体基底201，从而形成与深沟槽221叠置的浅沟槽231。浅沟槽的深度是至
如上所述，在形成深沟槽时，从半导体基底201的顶表面至的深度产生底切。
如果浅沟槽的深度大于则浅沟槽231的形成可去除从深沟槽221的顶部向下至大约的深度存在的底切，从而可消除深沟槽221的侧壁的表面粗糙。也就是说，即使在形成深沟槽221的同时在顶部侧壁上产生任何底切，也可通过形成浅沟槽231的工序来完全去除该底切。
如果浅沟槽深度D小于则去除具有负斜率的底切，而仅保留具有正斜率的底切。这是因为从顶表面至的深度形成底切，且浅沟槽深度D小于底切深度，从而未去除整个底切。因为去除了形成在靠近半导体基底201表面的区域处且具有负斜率的底切，所以在用于填隙的沉积工序中不存在问题。因为具有正斜率的部分保留下来，所以填隙总是会好一些。
此外，在形成浅沟槽231的同时，还可将深沟槽221的底部蚀刻掉与浅沟槽231的深度一样的深度。
此外，因为省略了在形成深沟槽之后涂覆用于形成浅沟槽的感光膜的现有工序，所以可以解决诸如空隙之类的具有缺陷的涂覆的问题，所述具有缺陷的涂覆的问题是在相关技术中当通过旋涂涂覆感光膜时，由深沟槽内不充分的填隙导致的。
参照图4I，通过CVD法在包括深沟槽221和浅沟槽231的基底的整个表面上沉积氮化物233。这里，在氮化物沉积之前，可以形成侧壁氧化物(未示出)，用来减小半导体基底和氮化物材料之间的应力。可以通过热氧化使该侧壁氧化物生长。
参照图4J，通过具有令人满意的填隙性能的CVD法在氮化物233上沉积氧化物235，从而填充深沟槽221和浅沟槽231。用于填隙的CVD法包括高密度等离子体化学气相沉积(HDPCVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)和大气压化学气相沉积(APCVD)法中的一种。因此，用HDPCVD、LPCVD、PECVD和APCVD氧化物的隔离层中的一种填充浅沟槽区和深沟槽区两者。
参照图4K和图4L，通过化学机械抛光(CMP)工序将氧化物235平坦化以形成氧化物图案235a，并通过湿蚀刻去除存在于垫氮化硅205上的氮化物233，从而完成形成元件隔离结构200的工艺。可选地，还通过湿蚀刻去除留下的第一硬掩模—垫氮化硅205或者垫氮化硅205和垫氧化物203两者。这里，在氧化物235的CMP工序中，因为氧化物和氮化物具有不同的CMP去除速率，所以氮化物233的CMP工序可被中止。这里，氮化物233可存在于构成元件隔离结构200的深沟槽区200a和浅沟槽区200b的侧壁上，且氧化物图案235a可填充在所述侧壁限定的空间中。
如上所述，根据该半导体装置的元件隔离结构及其形成方法，通过在浅沟槽内形成深沟槽，可将由单独形成浅沟槽和深沟槽而导致的多晶硅纵梁最小化。在传统技术中，深沟槽和浅沟槽形成在不同的位置，即，分开地形成，不像在本发明中深沟槽和浅沟槽彼此叠置。在这种情况下，深沟槽区中形成的隔离表面比浅沟槽区中形成的隔离表面低，即深沟槽区的深度比浅沟槽区的深度深得多，因此在执行填隙之后，填隙材料稍微深陷于深沟槽中。在这种情况下，之后当沉积多晶硅并执行栅极图案化时，深陷部分中的多晶硅残留，成为残留物，这也被称作多晶硅纵梁。在本发明中，因为深沟槽和浅沟槽形成在同一位置而没有阶差(深度)，所以不存在与多晶硅纵梁相关的问题。
此外，根据该半导体装置的元件隔离结构及其形成方法，可以在形成深沟槽之后形成浅沟槽，以将形成深沟槽时出现的深沟槽顶部的底切最小化，从而将沟槽侧壁的所得表面粗糙最小化。
根据该半导体装置的元件隔离结构及其形成方法，首先限定浅沟槽形成区，然后执行用于深沟槽的蚀刻工序，从而消除感光膜的具有缺陷的涂覆；否则，在形成深沟槽之后形成浅沟槽时会导致感光膜的具有缺陷的涂覆。
此外，根据该半导体装置的元件隔离结构及其形成方法，可以省略在形成深沟槽之后涂覆用于形成浅沟槽的感光膜的现有工序，从而解决诸如空隙之类的具有缺陷的涂覆的问题，所述具有缺陷的涂覆的问题是当通过现有的旋涂涂覆该感光膜时，由深沟槽内不充分的填隙导致的。
另外，根据该半导体装置的元件隔离结构及其形成方法，因为可以省略形成用于形成浅沟槽的感光膜的工序，所以可以形成具有深沟槽和与深沟槽叠置的浅沟槽的稳定的双重深度沟槽，从而确保稳定的隔离特性并确保高压装置的操作。
上述的实施例和优点仅仅是示例性的，并且将不被解释成限制本公开。本发明的教导可以被容易地应用到其他类型的半导体结构。本描述意在是举例说明，并不意图限制权利要求的范围。许多替换性方案、修改和改变对本领域技术人员而言将是明显的。可以以各种方式组合这里描述的示例性实施例的特征、结构、方法和其他特性，以获得另外的和/或替换性的示例性实施例。
因为在不脱离本发明的特征的特性的情况下，可以以若干种形式使本发明的特征具体化，所以还应当理解的是，除非另有说明，否则以上描述的任何细节不限制上面描述的实施例，而应当在权利要求限定的范围内宽泛地解释上面描述的实施例，因此，落入权利要求的边界和限定内的所有变化和修改或者这种边界和限定的等同物意图被包含在权利要求内。
Claims (16)
1.一种用于形成半导体装置的元件隔离结构的方法，所述方法包括以下步骤：
提供具有顶表面的半导体基底；
在半导体基底上形成第一硬掩模；
通过将第一硬掩模图案化来暴露半导体基底的顶表面；
在包括第一硬掩模的半导体基底的被暴露的顶表面上形成第二硬掩模；
通过将第二硬掩模和半导体基底图案化，在半导体基底中形成深沟槽区；
去除被图案化的第二硬掩模；
通过使用第一硬掩模作为掩模将半导体基底图案化，来形成与深沟槽区叠置的浅沟槽区；
通过形成元件隔离膜来填充浅沟槽区和深沟槽区；以及
通过选择性地去除元件隔离膜，在深沟槽区和浅沟槽区中形成元件隔离膜图案。
2.如权利要求1所述的方法，其中，元件隔离膜包括多晶硅膜。
3.如权利要求1所述的方法，其中，元件隔离膜包括化学气相沉积氧化物膜。
4.如权利要求1所述的方法，其中，第一硬掩模包括垫氧化物和垫氮化物。
5.如权利要求1所述的方法，其中，第二硬掩模包括氧化物。
6.如权利要求5所述的方法，其中，第二硬掩模具有0.5μm至1.5μm的厚度。
7.如权利要求1所述的方法，其中，深沟槽区具有1μm至20μm的深度。
8.如权利要求1所述的方法，其中，在深沟槽区和浅沟槽区中形成元件隔离膜图案的步骤包括将元件隔离膜平坦化。
9.如权利要求8所述的方法，其中，在将元件隔离膜平坦化的步骤中，使用垫氮化物作为蚀刻停止层。
10.如权利要求2所述的方法，其中，元件隔离膜图案包括第一元件隔离膜图案和第二元件隔离膜图案。
11.如权利要求10所述的方法，其中，形成第二元件隔离膜图案的步骤包括：
在深沟槽区和浅沟槽区中形成侧壁膜；
去除浅沟槽区中的侧壁膜和元件隔离膜；
在浅沟槽区中形成氧化物；以及
在浅沟槽区中形成第二元件隔离膜图案。
12.如权利要求11所述的方法，其中，形成第一元件隔离膜图案的步骤包括：
将多晶硅膜平坦化成第一元件隔离膜；以及
对平坦化的多晶硅膜执行回蚀工序，从而在深沟槽区中形成第一元件隔离膜图案。
13.如权利要求12所述的方法，其中，对多晶硅膜执行回蚀工序的步骤使用Cl2/HBr气体。
14.如权利要求13所述的方法，其中，通过湿蚀刻去除在对多晶硅膜执行回蚀工序之后暴露的侧壁膜。
15.如权利要求12所述的方法，其中，在多晶硅膜的平坦化和回蚀工序中，使用侧壁膜作为蚀刻停止层。
16.如权利要求1所述的方法，其中，元件隔离膜包括形成在深沟槽区的侧壁和浅沟槽区的侧壁上的氮化物层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2010-0070198 | 2010-07-20 | ||
| KR1020100070198A KR101201903B1 (ko) | 2010-07-20 | 2010-07-20 | 반도체소자의 소자분리 구조 및 그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102339783A CN102339783A (zh) | 2012-02-01 |
| CN102339783B true CN102339783B (zh) | 2015-08-12 |
Family
ID=45492906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110208332.5A Active CN102339783B (zh) | 2010-07-20 | 2011-07-20 | 半导体装置的元件隔离结构及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9396985B2 (zh) |
| KR (1) | KR101201903B1 (zh) |
| CN (1) | CN102339783B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9343538B2 (en) * | 2011-05-13 | 2016-05-17 | Richtek Technology Corporation | High voltage device with additional isolation region under gate and manufacturing method thereof |
| CN103296039B (zh) * | 2013-01-14 | 2015-08-12 | 武汉新芯集成电路制造有限公司 | 一种背照式影像传感器深沟槽刻蚀方法 |
| KR102398862B1 (ko) | 2015-05-13 | 2022-05-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| FR3060201B1 (fr) * | 2016-12-12 | 2019-05-17 | Aledia | Dispositif electronique comprenant une tranchee d'isolation electrique et son procede de fabrication |
| US10879106B2 (en) * | 2018-02-21 | 2020-12-29 | Texas Instruments Incorporated | Apparatus with overlapping deep trench and shallow trench and method of fabricating the same with low defect density |
| KR102633398B1 (ko) * | 2021-05-27 | 2024-02-06 | 에스케이키파운드리 주식회사 | 반도체 소자를 위한 딥 트렌치 마스크 레이아웃 설계 방법 |
| CN117976607A (zh) * | 2024-03-27 | 2024-05-03 | 粤芯半导体技术股份有限公司 | 半导体器件的沟槽隔离制备方法以及半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472240A (en) * | 1981-08-21 | 1984-09-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| US6137152A (en) * | 1998-04-22 | 2000-10-24 | Texas Instruments - Acer Incorporated | Planarized deep-shallow trench isolation for CMOS/bipolar devices |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0018487B1 (en) * | 1979-03-22 | 1983-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| JPH0665225B2 (ja) * | 1984-01-13 | 1994-08-22 | 株式会社東芝 | 半導体記憶装置の製造方法 |
| US4579812A (en) * | 1984-02-03 | 1986-04-01 | Advanced Micro Devices, Inc. | Process for forming slots of different types in self-aligned relationship using a latent image mask |
| FR2610141B1 (fr) * | 1987-01-26 | 1990-01-19 | Commissariat Energie Atomique | Circuit integre cmos et procede de fabrication de zones d'isolation electrique dans ce circuit |
| US6383899B1 (en) * | 1996-04-05 | 2002-05-07 | Sharp Laboratories Of America, Inc. | Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation |
| US6187685B1 (en) * | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
| US6175147B1 (en) * | 1998-05-14 | 2001-01-16 | Micron Technology Inc. | Device isolation for semiconductor devices |
| US6144086A (en) * | 1999-04-30 | 2000-11-07 | International Business Machines Corporation | Structure for improved latch-up using dual depth STI with impurity implant |
| KR100338766B1 (ko) * | 1999-05-20 | 2002-05-30 | 윤종용 | 티(ｔ)형 소자분리막 형성방법을 이용한 엘리베이티드 샐리사이드 소오스/드레인 영역 형성방법 및 이를 이용한 반도체 소자 |
| US6110797A (en) | 1999-12-06 | 2000-08-29 | National Semiconductor Corporation | Process for fabricating trench isolation structure for integrated circuits |
| US6642607B2 (en) * | 2001-02-05 | 2003-11-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| DE10345346B4 (de) * | 2003-09-19 | 2010-09-16 | Atmel Automotive Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind |
| US7323379B2 (en) * | 2005-02-03 | 2008-01-29 | Mosys, Inc. | Fabrication process for increased capacitance in an embedded DRAM memory |
| US7679130B2 (en) * | 2005-05-10 | 2010-03-16 | Infineon Technologies Ag | Deep trench isolation structures and methods of formation thereof |
| US7648869B2 (en) * | 2006-01-12 | 2010-01-19 | International Business Machines Corporation | Method of fabricating semiconductor structures for latch-up suppression |
| US7491618B2 (en) * | 2006-01-26 | 2009-02-17 | International Business Machines Corporation | Methods and semiconductor structures for latch-up suppression using a conductive region |
| KR20070093535A (ko) | 2006-03-14 | 2007-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR101035595B1 (ko) | 2008-08-13 | 2011-05-19 | 매그나칩 반도체 유한회사 | 반도체장치의 트렌치 갭필 방법 |
| CN101710575B (zh) | 2009-12-04 | 2015-05-20 | 上海集成电路研发中心有限公司 | 一种防止深沟绝缘工艺中产生空洞的方法 |
-
2010
- 2010-07-20 KR KR1020100070198A patent/KR101201903B1/ko active IP Right Grant
-
2011
- 2011-03-02 US US13/039,211 patent/US9396985B2/en active Active
- 2011-07-20 CN CN201110208332.5A patent/CN102339783B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472240A (en) * | 1981-08-21 | 1984-09-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| US6137152A (en) * | 1998-04-22 | 2000-10-24 | Texas Instruments - Acer Incorporated | Planarized deep-shallow trench isolation for CMOS/bipolar devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120015368A (ko) | 2012-02-21 |
| US9396985B2 (en) | 2016-07-19 |
| US20120018840A1 (en) | 2012-01-26 |
| CN102339783A (zh) | 2012-02-01 |
| KR101201903B1 (ko) | 2012-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102339783B (zh) | 半导体装置的元件隔离结构及其形成方法 | |
| JP2007134668A (ja) | 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法 | |
| CN101587835B (zh) | 浅沟槽制作方法 | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| CN110323181A (zh) | 一种半导体器件的制造方法 | |
| JP2006049835A (ja) | トレンチ構造の素子分離膜を有する半導体素子及びその製造方法 | |
| US8088664B2 (en) | Method of manufacturing integrated deep and shallow trench isolation structures | |
| CN103227143B (zh) | 浅沟槽隔离工艺 | |
| CN101312148A (zh) | 浅沟渠隔离结构及浮置栅极的制作方法 | |
| KR20130006738A (ko) | 반도체 소자의 콘택홀 형성용 마스크 제조방법 | |
| CN105633070B (zh) | 一种半导体器件及其制作方法 | |
| US20100197109A1 (en) | Method of forming isolation structure of semiconductor device | |
| JP2013089801A (ja) | 半導体装置の製造方法 | |
| CN113972163A (zh) | 半导体器件的隔离的形成方法 | |
| CN102263052B (zh) | 浅沟槽隔离形成方法 | |
| KR20080088951A (ko) | 반도체 소자의 트렌치 형성방법 | |
| US11205572B2 (en) | Semiconductor device and fabrication method thereof | |
| CN111863705B (zh) | 半导体器件的隔离的形成方法 | |
| JP2009117799A (ja) | 半導体メモリ素子の素子分離膜形成方法 | |
| KR20130022950A (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR20090051894A (ko) | 반도체 소자의 제조 방법 | |
| KR100712983B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR20100044554A (ko) | 반도체 소자의 제조방법 | |
| KR100731074B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100417195B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201021 Address after: Han Guozhongqingbeidao Patentee after: Key Foundry Co.,Ltd. Address before: Cheongju Chungbuk Korea Patentee before: Magnachip Semiconductor, Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Republic of Korea Patentee after: Aisi Kaifang Semiconductor Co.,Ltd. Country or region after: Republic of Korea Address before: Han Guozhongqingbeidao Patentee before: Key Foundry Co.,Ltd. Country or region before: Republic of Korea |
|
| CP03 | Change of name, title or address |