KR20070093535A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20070093535A
KR20070093535A KR1020060023476A KR20060023476A KR20070093535A KR 20070093535 A KR20070093535 A KR 20070093535A KR 1020060023476 A KR1020060023476 A KR 1020060023476A KR 20060023476 A KR20060023476 A KR 20060023476A KR 20070093535 A KR20070093535 A KR 20070093535A
Authority
KR
South Korea
Prior art keywords
film
hard mask
trench
mask layer
layer
Prior art date
Application number
KR1020060023476A
Other languages
English (en)
Inventor
명성환
조휘원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060023476A priority Critical patent/KR20070093535A/ko
Publication of KR20070093535A publication Critical patent/KR20070093535A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R31/00—Coupling parts supported only by co-operation with counterpart
    • H01R31/06—Intermediate parts for linking two coupling parts, e.g. adapter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/38—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure having concentrically or coaxially arranged contacts

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은 반도체 기판 상부에 폴리실리콘막, 질화막 및 하드마스크막을 순차적으로 형성하는 단계; 상기 하드마스크막, 질화막, 폴리실리콘막의 일부를 식각하여 반도체 기판을 노출시키는 단계; 전체구조상부에 아모포스카본막을 형성한 후, 전면식각공정을 실시하여 상기 반도체 기판에 제 1 트랜치를 형성하는 단계; 잔류된 아모포스카본막을 제거한 후, 상기 제 1 트랜치가 형성된 상태에서 상기 하드마스크막을 마스크로 상기 반도체 기판을 식각하여 제 2 트랜치를 형성하는 단계; 상기 제 2 트랜치가 매립되도록 제 1 매립공정을 실시한 후, 상기 제 1 트랜치가 매립되도록 제 2 매립공정을 실시하는 단계를 포함하는 반도체 소자의 제조 방법을 개시한다.
아모포스카본(Amorphous-Carbon), 트랜치, 갭필, 라디칼 산화법, HARP법

Description

반도체 소자의 제조 방법{Method for manufacturing a semiconductor device}
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조 공정을 순서적으로 도시한 반도체 소자의 단면도 이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 반도체 기판 102 : 폴리실리콘막
104 : 질화막 106 : 제 1 하드마스크막
108 : 제 2 하드마스크막 110 : 아모포스카본막
112 : 절연막
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소자의 특성확보를 위해 듀얼 딥 트랜치(Dual Deep Trench)를 형성한 후, 라디칼 산화법 또는 HARP(High Aspect Ration Process)법을 이용하여 1차 매립공정을 실시한 다음 HDP막을 포함하는 절연막으로 2차 매립 공정을 실시함으로써, 안정성 있고 비용절감 효과가 우수한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 제조 공정에서 소자 분리막은 액티브 영역과 필드 영역을 확정하는 동시에 소자와 소자간을 격리하기 위해 형성한다. 이러한 소자 분리막은 소자의 고집적화에 따라 반도체 기판의 소정 영역을 식각하여 트렌치를 형성한 후 트렌치에 절연막을 매립하는 STI(Shallow Trench Isolation) 공정으로 형성하는 추세에 있다. 한편, 제조하려는 반도체 소자에 따라 STI 공정을 변형하여 소자 분리막의 형성하는데, NAND형 플래쉬 메모리 소자에 적용되는 SA-STI(Self Aligned Shallow Trench Isolation) 공정을 예로 들어 설명하면 다음과 같다.
반도체 기판 상부에 터널 산화막, 폴리실리콘막 및 하드 마스크막을 순차적으로 형성한 후 소자 분리 마스크를 이용한 사진 및 식각 공정으로 하드 마스크막을 패터닝한다. 패터닝된 하드 마스크막을 마스크로 폴리실리콘막 및 터널 산화막을 식각한 후 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한다. 그리고, 트렌치가 매립되도록 HDP 산화막등의 절연막을 CVD 방법으로 형성하여 소자 분리막을 형성한다.
그러나, 최근, 플래시 메모리 디바이스의 디자인 룰(Design Rule)이 점차 줄어듦에 따라 보다 안정성 있는 소자를 제조하기 위한 방편으로 트랜치의 깊이는 더욱 깊어지고 반도체 디바이스의 활성영역 간의 공간이 감소하는 현상이 동반되고 있다.
따라서, 전술한 바와 같은 종래 반도체 소자의 제조 방법은 트랜치에 절연막을 매립하는 이른바 갭필공정에 어려움이 있어, HARP(High Aspect Ration Process), APL(Advanced Planarization Layer), DED(Dep-Etch-Dep) 및 DWD(Dep- Wet-Dep) 등의 다양한 방법들이 적용 또는 실험과정에 있다. 그러나, 상기 방법들을 사용하여도 여전히 공정과정에서 보이드(Void) 또는 심(Seam)이 형성되는 등 소자 특성 확보가 어려운 문제점이 있다. 또한, 이러한 문제를 해결하기 위해서는 새로운 방법에 따른 신공정 도입이 요구되는 바 공정비용이 증가하는 문제점이 있다.
본 발명의 목적은 소자의 특성확보를 위해 듀얼 딥 트랜치(Dual Deep Trench)를 형성한 후, 라디칼 산화법 또는 HARP법을 이용하여 1차 매립공정을 실시한 다음 HDP막을 포함하는 절연막으로 2차 매립 공정을 실시함으로써, 안정성 있고 비용절감 효과가 우수한 반도체 소자의 제조 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판 상부에 폴리실리콘막, 질화막 및 하드마스크막을 순차적으로 형성하는 단계; 상기 하드마스크막, 질화막, 폴리실리콘막의 일부를 식각하여 반도체 기판을 노출시키는 단계; 전체구조상부에 아모포스카본막을 형성한 후, 전면식각공정을 실시하여 상기 반도체 기판에 제 1 트랜치를 형성하는 단계; 잔류된 아모포스카본막을 제거한 후, 상기 제 1 트랜치가 형성된 상태에서 상기 하드마스크막을 마스크로 상기 반도체 기판을 식각하여 제 2 트랜치를 형성하는 단계; 상기 제 2 트랜치가 매립되도록 제 1 매립공정을 실시한 후, 상기 제 1 트랜치가 매립되도록 제 2 매립공정을 실시하는 단계를 포함한다.
상기 하드마스크막은 제 1 하드마스크막 상부에 제 2 하드마스크막이 적층된 구조로 형성하며, 제 1 하드마스크막은 옥사이드(Oxide)로 형성하고, 제 2 하드마스크막은 SiON으로 형성한다.
상기 잔류된 아모포스카본막은 CO2 분위기의 챔버에서 O2 플라즈마를 이용하여 제거한다. 상기 제 1 매립공정은 라디칼 산화(Radical Oxidation)법 또는 HARP법을 이용하여 100 내지 300 Å 두께로 형성한다.
상기 제 2 매립공정은 HDP막으로 실시한다. 상기 HDP막은 400 내지 700 ℃ 의 온도, 20 mTorr 내지 50 Torr 의 압력하에서 SiH4, O2, He, H2 등의 반응소스를 이용하여 3000 내지 7000 Å 의 두께로 증착한다.
상기 제 2 매립공정 후, N2 가스 분위기에서 700 내지 1000 ℃ 의 온도로 30 내지 90 분간 열처리 하는 단계를 더 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조 공정을 순서적으로 도시한 반도체 소자의 단면도 이다.
도 1a를 참조하면, 반도체 기판(100) 상부에 터널산화막(미도시), 플로팅게이트용 도전막(102), 질화막(104), 제 1 하드마스크막(106) 및 제 2 하드마스크막(108)을 순차적으로 형성한다. 여기서, 제 1 하드마스크막(106)은 옥사이드(Oxide)로 형성하고, 제 2 하드마스크막(108)은 SiON으로 형성한다.
소자분리 마스크를 이용한 사진 및 식각공정으로 제 2 하드마스크막(108)을 패터닝 한다.
제 2 하드마스크막(108) 패턴을 마스크로 제 1 하드마스크막(106), 질화막(104), 폴리실리콘막(102), 터널산화막(미도시)을 순차적으로 식각하여 반도체 기판(100)을 노출시킨다. 그리고, 전체구조상부에 아모포스카본(Amorphous-Carbon)막(110)을 플라즈마(Plasma) 방식으로 증착한다.
도 1b를 참조하면, 아모포스카본막(110)에 대한 식각선택비가 높은 가스를 이용하여 제 1 전면식각공정을 실시한다. 제 1 전면식각공정을 실시하면, 제 2 하드마스크막(108) 패턴 상부에는 소량의 아모포스카본막(110)이 잔류되는 동시에, 게이트들 사이의 아모포스카본막(110)은 식각되어 반도체 기판(100)이 노출된다.
실리콘(Si)에 대한 식각 선택비가 높은 가스를 이용하여 제 2 전면식각공정을 실시하여 반도체 기판(100)에 제 1 깊이의 제 1 트랜치를 형성한다.
도 1c를 참조하면, CO2 분위기의 챔버에서 O2 플라즈마를 이용하여 잔류된 아모포스카본막(110)을 제거한다. 제 1 하드마스크막(106) 및 제 2 하드마스크막(108)을 마스크로 반도체 기판(100)을 더욱 식각하여 제 1 깊이 보다 깊은 제 2 깊이의 제 2 트랜치를 형성함으로써 듀얼 딥 트랜치(Dual Deep Trench)를 형성한다.
이때, 제 2 하드마스크막(108)은 식각공정에 의해 제거되며, 제 1 하드마스크막(106)의 일부도 식각된다.
도 1d를 참조하면, 듀얼 딥 트랜치를 포함한 전체구조상부에 어스펙트 율(Aspect ration)이 뛰어난 라디칼 산화(Radical Oxidation) 또는 HARP 를 이용하여 게이트 산화막(110)을 형성하되, 게이트 산화막(110)은 100 내지 300 Å 두께로 형성하여 제 1 깊이를 제외한 제 2 깊이의 트랜치가 매립되게 형성한다. 전체구조상부에 HDP막과 같은 절연막(112)을 매립한다.
결국, 절연막(112) 매립 이전의 제 1 깊이의 트랜치는 실제 어스펙트 율이 3.5 대 1 내지 4 대 1 정도로 종래의 트랜치 깊이보다 얕기 때문에 절연막(112) 매립에 일반적으로 사용되는 HDP막을 사용하여도 보이드(Void)나 심(Seam)이 유발되지 않는다. 이때, HDP막은 400 내지 700 ℃ 의 온도, 20 mTorr 내지 50 Torr 의 압력하에서 SiH4, O2, He, H2 등의 반응소스를 이용하여 3000 내지 7000 Å 의 두께로 증착한다. 매립된 절연막(112)을 치밀화시키기 위해 N2 가스 분위기에서 700 내지 1000 ℃ 에서 30 내지 90 분간 열처리한다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명은 소자의 특성확보를 위해 듀얼 딥 트랜치(Dual Deep Trench)를 형성한 후, 라디칼 산화법 또는 HARP법을 이용하여 1차 매립공정을 실시한 다음 HDP막을 포함하는 절연막으로 2차 매립 공정을 실시함으로써, 안정성 있고 비용절감 효과를 크게 할 수 있다.

Claims (7)

  1. 반도체 기판 상부에 폴리실리콘막, 질화막 및 하드마스크막을 순차적으로 형성하는 단계;
    상기 하드마스크막, 질화막, 폴리실리콘막의 일부를 식각하여 반도체 기판을 노출시키는 단계;
    전체구조상부에 아모포스카본막을 형성한 후, 전면식각공정을 실시하여 상기 반도체 기판에 제 1 트랜치를 형성하는 단계;
    잔류된 아모포스카본막을 제거한 후, 상기 제 1 트랜치가 형성된 상태에서 상기 하드마스크막을 마스크로 상기 반도체 기판을 식각하여 제 2 트랜치를 형성하는 단계;
    상기 제 2 트랜치가 매립되도록 제 1 매립공정을 실시한 후, 상기 제 1 트랜치가 매립되도록 제 2 매립공정을 실시하는 단계;
    를 포함하는 반도체 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 하드마스크막은 제 1 하드마스크막 상부에 제 2 하드마스크막이 적층된 구조로 형성하며, 제 1 하드마스크막은 옥사이드(Oxide)로 형성하고, 제 2 하드마스크막은 SiON으로 형성하는 반도체 소자의 제조 방법.
  3. 제 1항에 있어서,
    상기 잔류된 아모포스카본막은 CO2 분위기의 챔버에서 O2 플라즈마를 이용하여 제거하는 반도체 소자의 제조 방법.
  4. 제 1항에 있어서,
    상기 제 1 매립공정은 라디칼 산화(Radical Oxidation)법 또는 HARP법을 이용하여 100 내지 300 Å 두께로 형성하는 반도체 소자의 제조 방법.
  5. 제 1항에 있어서,
    상기 제 2 매립공정은 HDP막으로 실시하는 반도체 소자의 제조 방법.
  6. 제 5항에 있어서,
    상기 HDP막은 400 내지 700 ℃ 의 온도, 20 mTorr 내지 50 Torr 의 압력하에서 SiH4, O2, He, H2 등의 반응소스를 이용하여 3000 내지 7000 Å 의 두께로 증착하는 반도체 소자의 제조 방법.
  7. 제 1항에 있어서,
    상기 제 2 매립공정 후, N2 가스 분위기에서 700 내지 1000 ℃ 의 온도로 30 내지 90 분간 열처리 하는 단계를 더 포함하는 반도체 소자의 제조 방법.
KR1020060023476A 2006-03-14 2006-03-14 반도체 소자의 제조 방법 KR20070093535A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060023476A KR20070093535A (ko) 2006-03-14 2006-03-14 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060023476A KR20070093535A (ko) 2006-03-14 2006-03-14 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070093535A true KR20070093535A (ko) 2007-09-19

Family

ID=38687728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060023476A KR20070093535A (ko) 2006-03-14 2006-03-14 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070093535A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396985B2 (en) 2010-07-20 2016-07-19 Magnachip Semiconductor, Ltd. Element isolation structure of semiconductor and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396985B2 (en) 2010-07-20 2016-07-19 Magnachip Semiconductor, Ltd. Element isolation structure of semiconductor and method for forming the same

Similar Documents

Publication Publication Date Title
KR20040099533A (ko) 집적 회로 소자 리세스 트랜지스터의 제조 방법 및 이에의해 제조된 집적회로 소자 리세스 트랜지스터
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090090715A (ko) 플래시 메모리 소자 및 그 제조 방법
KR100717812B1 (ko) 반도체 장치 제조 방법
KR100845103B1 (ko) 반도체소자의 제조방법
TW200421525A (en) Method of forming shallow trench isolation(STI) with chamfered corner
KR20060038022A (ko) 반도체 소자의 소자분리막 형성방법
KR100687400B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20140137222A (ko) 반도체 장치 및 그 제조 방법
KR20070093535A (ko) 반도체 소자의 제조 방법
KR20090066406A (ko) 반도체 소자의 소자 분리막 제조 방법
KR100801739B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR20080054698A (ko) 비휘발성 메모리 소자의 제조 방법
JP2007134559A (ja) 半導体装置およびその製造方法
US20090117705A1 (en) Method of forming isolation layer of semiconductor memory device
KR20070001740A (ko) 반도체소자의 트랜치 소자분리막 형성방법
JP2007220739A (ja) 半導体装置及びその製造方法並びに酸窒化シリコン膜の形成方法
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR100854905B1 (ko) 플래시 메모리 소자의 제조 방법
KR20020075008A (ko) 반도체 장치의 트렌치 트렌치 격리 구조 및 그 형성 방법
KR100822620B1 (ko) 반도체 소자의 제조방법
KR20060134320A (ko) 반도체소자의 트랜치 소자분리막 및 그 제조방법
KR100609047B1 (ko) 반도체 소자의 제조방법
KR20070106167A (ko) 반도체 소자의 제조방법
KR20070076250A (ko) 게이트 전극 상에 플라즈마 손상이 없는 라이너를 구비하는반도체 소자

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination