JP3856544B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3856544B2
JP3856544B2 JP29723097A JP29723097A JP3856544B2 JP 3856544 B2 JP3856544 B2 JP 3856544B2 JP 29723097 A JP29723097 A JP 29723097A JP 29723097 A JP29723097 A JP 29723097A JP 3856544 B2 JP3856544 B2 JP 3856544B2
Authority
JP
Japan
Prior art keywords
semiconductor device
film
contact
wiring
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29723097A
Other languages
English (en)
Other versions
JPH11135746A (ja
Inventor
和朗 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP29723097A priority Critical patent/JP3856544B2/ja
Priority to TW087104068A priority patent/TW459280B/zh
Priority to US09/061,060 priority patent/US6023083A/en
Priority to KR1019980018300A priority patent/KR100272989B1/ko
Priority to DE19826689A priority patent/DE19826689B4/de
Priority to CN98116150A priority patent/CN1104037C/zh
Publication of JPH11135746A publication Critical patent/JPH11135746A/ja
Priority to US09/460,764 priority patent/US6284618B1/en
Priority to US09/843,728 priority patent/US6344406B2/en
Application granted granted Critical
Publication of JP3856544B2 publication Critical patent/JP3856544B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の構造及びその製造方法に関するものであり、特に重ね合わせのズレに起因する二つの導電体の断線を抑制し、良好な電気特性のキャパシタを得ることが可能な半導体装置の構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
図６は特開平８−３０６６６４号公報に記載された技術による半導体装置を示しており、図において符号１０１は半導体基板、１０２は半導体基板１０１上に積層された絶縁膜、１０３は半導体基板１０１の表面に底面が当接する状態に絶縁膜１０２の内部に埋め込まれたコンタクトであり、このコンタクト１０３は絶縁膜１０２に開口されたコンタクトホールの内壁及び底面に付着して形成された第一の密着層１０４とこの第一の密着層１０４上に積層されコンタクトホール内に埋め込まれたプラグ１０５とによって構成されている。
【０００３】
さらに、コンタクト１０３の上部には第二の密着層１０６を介して上層配線１０７が形成されており、この上層配線１０７の上面には絶縁物質からなる保護膜１０８が配置され、上層配線１０７と保護膜１０８との側断面には絶縁膜からなるサイドウォール１０９が形成されている。また、第二の密着層１０６はサイドウォール１０９と上層配線１０７の下面に配置された状態となっている。
【０００４】
次に、この図６の半導体装置の製造方法について説明する。
まず、図７（ａ）に示すように、半導体基板１０１上の層間絶縁膜１０２に対してコンタクトホールを開口し、第一の密着層１０４を少なくともコンタクトホールの内壁及び底面に積層し、さらにプラグ１０５となる導電膜を成膜することによってコンタクトホールを導電物質で埋設する。次に全面エッチバックすることで絶縁膜１０２上に積層されたプラグ１０５及び第一の密着層１０４を除去し、コンタクトホール内にのみコンタクト１０３として第一の密着層１０４とプラグ１０５を残す。
【０００５】
その後、図７（ｂ）に示すように、第二の密着層１０６ａ、上層配線１０７となる導電膜１０７ａ、保護膜１０８ａを順次コンタクト１０３上及び層間絶縁膜１０２上に積層する。
【０００６】
次に、図７（ｃ）に示すように、コンタクト１０３の上方の保護膜１０８ａ上に、コンタクト１０３の径と同程度の大きさの幅を有するレジストパターン１１０を形成し、これをエッチングマスクとして保護膜１０８ａ及び導電膜１０７ａを順次異方性エッチングして、保護膜１０８及び上層配線１０７を得る。このときに重ね合わせのズレによって、記号Ｗで示す領域にズレが生じ、コンタクト１０３と上層配線１０７との接触面積が小さくなっている。
この処理後、レジストパターン１１０は除去する。
【０００７】
その後、図７（ｄ）に示すように、第二の密着層１０６ａ及び保護膜１０８、上層配線１０７の露出面にＣＶＤ法によってシリコン酸化膜を積層し、次に異方性エッチングを行うことで保護膜１０８及び上層配線１０７の側断面に絶縁膜からなるサイドウォール１０９を形成する。
次に、サイドウォール１０９及び保護膜１０８をエッチングマスクとして第二の密着層１０６ａをエッチングすることで、サイドウォール１０９及び上層配線１０７の下面に第二の密着層１０６を残し、図６に示す半導体装置が得られる。
【０００８】
このようにして形成された図６の半導体装置は、コンタクト１０３と上層配線１０７とに重ね合わせのズレ（Ｗ）が生じているが、上層配線１０７の下面に位置する第二の密着層１０６がサイドウォール１０９の下面にも延在して形成されているため、上層配線１０７のパターニングのためのエッチング時にコンタクト１０３を構成する第一の密着層１０４をオーバーエッチングしてしまうなどの問題を解消することができる。
【０００９】
【発明が解決しようとする課題】
しかし、コンタクトや配線等の素子の微細化に伴って重ね合わせのズレによる悪影響はその比重を増している。例えば、図８に示すように、コンタクト１０３と上層配線１０７とに重ね合わせのズレ（Ｗ）が生じ、両者が全く重畳しない状態になった場合、コンタクト１０３と上層配線１０７との間に位置する第二の密着層１０６の端部を介してのみの電気的接続しかできず、断線はしないが、第二の密着層１０６の膜厚が小さいために抵抗が大きくなり、良好な電気特性を得ることができなかった。
【００１０】
この発明は上記のような課題を解決するためになされたものであり、素子の微細化によって重ね合わせのズレの影響が大きくなった場合においてもコンタクトと、そのコンタクトに電気的に接続する配線若しくは電極との良好な電気的接続を可能とする半導体装置及びその製造方法を提供するものである。
【００１１】
【課題を解決するための手段】
この発明の請求項１に係る半導体装置は、基板上に積層された絶縁膜、上記絶縁膜の内部に形成され、上記絶縁膜の底面から上面にかけて形成されたコンタクトホールに埋設された導電物質からなるコンタクト、上記絶縁膜上に形成された導電体パターン、上記導電体パターンの側面に枠付け形成された導電物質からなるサイドウォールを含み、上記導電体パターンと上記コンタクトとは直接的に、若しくは上記サイドウォールを介して電気的に接続されるものである。
【００１２】
また、この発明の請求項１に係る半導体装置は、前述の構成に加え、導電体パターンの側面に枠付け形成されたサイドウォールがコンタクトの上に配置され、上記サイドウォールの一部がコンタクトホール内に埋め込まれているものである。
【００１３】
さらに、この発明の請求項１に係る半導体装置は、前述の構成に加え、導電体パターンとサイドウォールが配線を構成するものである。
【００１６】
また、この発明の請求項２に係る半導体装置は、請求項１に記載の構成に加え、隣接する二つの導電体パターン間の距離は最小抜き寸法に相当し、上記二つの導電体パターンが向かい合う側の側面に枠付け形成されたサイドウォール間の距離は最小抜き寸法よりも小さいものである。
【００２２】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１について説明する。
図１は、この発明による半導体装置の断面図であり、図において、符号１は半導体基板、２は半導体基板１上に積層されたシリコン酸化膜からなる絶縁膜、３ａ、３ｂはそれぞれ絶縁膜２内に埋設され半導体基板１の表面領域に形成された導電領域に当接するコンタクト、４ａ、４ｂはそれぞれコンタクト３ａ、３ｂに直接的に若しくは他の導電性膜を介して電気的に接続される配線、５ａ、５ｂは配線４ａの側断面に付着形成された導電物質からなるサイドウォール、５ｃ、５ｄは配線４ｂの側断面に付着形成された導電物質からなるサイドウォールをそれぞれ示している。
【００２３】
配線４ａとコンタクト３ａ、配線４ｂとコンタクト３ｂはそれぞれ重ね合わせのズレを持った状態に形成されており、コンタクト３ａの上面と配線４ｂの底面とは一部が接しているだけであり、サイドウォール５ｂを設けることでコンタクト３ａと配線４ａの電気的接続を良好な状態としている。またコンタクト３ｂと配線４ｂとは重畳せず、それぞれの形成位置が隣接した状態に配置されており、サイドウォール５ｄを介して電気的接続を図っている。
【００２４】
また、配線４ａ、４ｂとの間隔は最小抜き寸法、例えば０．２５μｍの寸法であり、従って配線４ａに付着するサイドウォール５ｂの外周端部と、隣接する配線４ｂに付着するサイドウォール５ｃの外周端部との間の距離は最小抜き寸法よりも小さな寸法となっている。
【００２５】
また、サイドウォール５ｂ、５ｄの下部が絶縁膜２内に埋設された状態となっており、コンタクト３ａ、３ｂの上方に位置するサイドウォール５ｂ、５ｄの表面は絶縁膜２の表面と同一の高さまたはそれ以上の高さに配置されている。
【００２６】
次に、図１の半導体装置の製造方法について説明する。
最初に、図２（ａ）〜（ｃ）に示すように、ポリマスク開口法によって、最小抜き寸法よりも開口径の小さなコンタクトホールを絶縁膜２内に開口する。
まず、図２（ａ）に示すように、半導体基板（Ｐ型シリコン基板、比抵抗：１０Ω・ｃｍ）１上にシリコン酸化膜からなる６０００Å程度の膜厚の絶縁膜２、３０００Å程度の膜厚のポリシリコン膜６ａ、３０００Å程度の膜厚のシリコン酸化膜７を順次積層し、さらにシリコン酸化膜７をパターニングするためのエッチングマスクとしてレジストパターン８を形成する。隣接する２つのレジストパターン８間の距離は、例えば最小抜き寸法の０．２５μｍとする。このレジストパターン８をエッチングマスクとしてシリコン酸化膜７に対して異方性エッチングを行い、パターン形成する。
【００２７】
次に、図２（ｂ）に示すように、レジストパターン８を除去し、シリコン酸化膜をＣＶＤ法によって積層後、異方性エッチングを行うことでパターニングしたシリコン酸化膜７の側断面にサイドウォール７ａを枠付け形成する。その後、シリコン酸化膜７とサイドウォール７ａとをエッチングマスクとし、ポリシリコン膜６ａに対して異方性エッチングを行ってパターニングし、ポリシリコンからなるマスクパターン６を得る。
【００２８】
その後、図２（ｃ）に示すように、マスクパターン６を用いて絶縁膜２に対して異方性エッチングを行い、コンタクトホール９を開口する。このとき同時にシリコン酸化膜７とサイドウォール７ａもエッチング除去してもよいし、マスクパターン６をパターニング後、コンタクトホール開口前にシリコン酸化膜７及びサイドウォール７ａを除去しても良い。コンタクトホール９を開口後、例えばコンタクトホール９の開口部内にレジストを埋め込む等の処理を行い、マスクパターン６もエッチング除去する。
【００２９】
このようにして得られたコンタクトホール９は、最小抜き寸法よりも、サイドウォール７ａの２倍の幅だけ微細化された開口径となっている。
なお、最小抜き寸法よりも微細な開口径のコンタクトホール９は他の製造方法によって形成された開口部であっても問題ない。
【００３０】
次に、図２（ｄ）に示すように、絶縁膜２上にＣＶＤ法によってドープトポリシリコン膜３を６０００Å程度の膜厚となるように積層し、コンタクトホール９の内部にドープトポリシリコンを埋設し、コンタクト３ａ、３ｂを形成する。
さらにドープトポリシリコン膜３の表面に、配線４ａ、４ｂの形状に相当するレジストパターン１０をエッチングマスクとして形成する。
【００３１】
隣接する二つのレジストパターン１０間の距離は最小抜き寸法に相当する寸法とする。
なお、このレジストパターン１０はコンタクト３ａ、３ｂに完全に重畳するように配置されることが理想であるが、重ね合わせのズレのため、それぞれコンタクト３ａ、３ｂとレジストパターン１０とは完全には重畳しない配置となる場合がある。この実施の形態では、重ね合わせのズレがある場合について説明する。
【００３２】
その後、図２（ｅ）に示すように、レジストパターン１０をエッチングマスクとしてドープトポリシリコン膜３に対して異方性エッチングを行い、配線４ａ、４ｂを得る。このとき、シリコン酸化膜に対して十分にエッチングの選択比が確保できるエッチング条件、例えばＥＣＲ装置にてＣｌ2とＯ2の混合ガスを用いてドープトポリシリコン膜３をエッチングする。レジストパターン１０はウェットエッチング等の方法によって除去する。
このエッチングによって、コンタクト３ａ、３ｂの上部のレジストパターン１０と重畳していない領域はオーバーエッチングされ、リセス（窪み）Ａ、Ｂが形成された状態となる。
【００３３】
次に、図２（ｆ）に示すように、配線４ａ、４ｂ及び絶縁膜２の表面、リセスＡ、Ｂの内部にドープトポリシリコン膜１１を１５００Å程度の膜厚となるように積層する。ドープトポリシリコン膜１１の成膜方法は、例えばＣＶＤ法またはスパッタリング法とする。
その後、絶縁膜２をエッチングストッパとしてＲＩＥ異方性エッチングを行うことで、図１に示すように、ドープトポリシリコン膜１１を配線４ａ、４ｂの側断面に付着するサイドウォール５ａ、５ｂ、５ｃ、５ｄに加工する。このとき、リセスＡ、Ｂ内にもサイドウォール５ｂ、５ｄの一部が埋設され、実効的にコンタクト３ａ、３ｂにリセスＡ、Ｂが生じなかった場合と同様の状態となる。
【００３４】
このように形成された半導体装置は、最小抜き寸法よりも小さな径で形成されたコンタクト３ａ、３ｂと、微細化された配線４ａ、４ｂとのそれぞれの接合を、導電物質からなるサイドウォール５ａ、５ｂ、５ｃ、５ｄを配線４ａ、４ｂの側断面に枠付け形成することで確実なものとでき、良好な電気特性を得ることが可能となる。
また配線４ａ、４ｂをパターニングする際に行う異方性エッチングにおいて、コンタクト３ａ、３ｂの上部に形成されるリセスＡ、Ｂを、サイドウォール５ａ、５ｂ、５ｃ、５ｄを形成することで埋設でき、実効的なコンタクト径の減少を抑制している。
【００３５】
さらに、このように形成された半導体装置は、配線４ａ、４ｂ間の間隔が最小抜き寸法に相当しており、その配線４ａ、４ｂの側断面にサイドウォール５ａ、５ｂ、５ｃ、５ｄを付着形成していることから、配線のピッチを大きくすることなく実効的な配線幅を増大させることが可能であり、素子形成面積の拡大することなく素子の高集積化を行うことが可能である。言い換えれば、配線間の間隔を減少させることで高集積化が可能となる。ここで実効的な配線幅とは、例えば配線４ａとサイドウォール５ａ、５ｂの水平方向の寸法の合計をいう。配線４ｂ側についても同様である。
【００３６】
また、上記の説明においては、素子の寸法は一例を示したに過ぎない。例えば膜厚６０００Å程度のドープトポリシリコン膜３から配線４ａ、４ｂを形成する例を示したが、適応するデバイスに応じて１００〜２００００Å程度の膜厚のドープトポリシリコン膜としても良い。同様に、サイドウォール５ａ、５ｂ、５ｃ、５ｄを得るために積層したドープトポリシリコン膜１１についても、５０〜３０００Å程度の膜厚としても良い。
【００３７】
さらに、配線４ａ、４ｂを構成する物質についても、ドープトポリシリコンによって構成するとは限らず、他の導電物質、例えばＷＳｉ、ＴｉＳｉ、ＭｏＳｉ、Ａｌ、ＡｌＣｕ、ＴｉＮ、Ｔｉ、Ｐｔ、Ｒｕ、ＲｕＯ2等で構成しても良い。また、素子の微細化が進んだ例として、コンタクト径が最小抜き寸法より小さな場合を示したが、これに限るものではない。
また、コンタクト３ａ、３ｂと配線４ａ、４ｂとに重ね合わせのズレがない場合においては良好な電気的接続が可能であることは言うまでもない。
【００３８】
実施の形態２．
次に、この発明の実施の形態２について説明する。
実施の形態１においては、配線４ａとサイドウォール５ａ、５ｂ、または配線４ｂとサイドウォール５ｃ、５ｄが実効的に配線として働く例を示した。
この実施の形態２では配線４ａに相当する電極４ａａとその側断面に枠付け形成された導電物質からなるサイドウォール５ａ、５ｂとが実効的にキャパシタの一方の電極であるストレージノードとして用いられる場合を示す。
【００３９】
図３（ａ）はこの発明の実施の形態２の半導体装置の断面図を示している。この図において符号４ａａ、４ｂｂは絶縁膜２の内部に埋設されたコンタクト３ａ、３ｂに電気的に接続される電極、１２ａ、１２ｂはそれぞれ電極４ａａ、４ｂｂの側断面に付着形成されたサイドウォール５ａと５ｂ、５ｃと５ｄから構成されるストレージノード、１３はストレージノード１２ａ、１２ｂの表面に積層された誘電体膜、１４は誘電体膜１３の表面に積層されたセルプレート、１５ａ、１５ｂはストレージノード１２ａ、１２ｂ、誘電体膜１３、セルプレート１４よりなるキャパシタをそれぞれ示すものであり、既に説明のために用いた符号と同一符号は同一、若しくは相当部分を示すものである。
【００４０】
次に、図３（ａ）の半導体装置の製造方法を説明する。
まず実施の形態１の図２（ａ）〜図２（ｃ）の工程順に沿って製造を行い、半導体基板１上の絶縁膜２にコンタクトホール９を開口する。その後、図２（ｃ）の場合と同様にドープトポリシリコン膜３を６０００Å程度の膜厚となるように積層する。次に、実施の形態１においては配線４ａ、４ｂに相当する形状のレジストパターン１０を形成したが、本実施の形態２ではレジストパターンはストレージノードを構成する電極４ａａ、４ｂｂの形状に相当する形状とする。
【００４１】
その後、実施の形態１の図２（ｅ）〜図２（ｆ）の工程順に沿って処理を行い、さらに電極４ａａ、４ｂｂの側断面に導電物質からなるサイドウォール５ａ、５ｂ、５ｃ、５ｄを形成する。次に、少なくとも電極４ａａ、４ｂｂ、サイドウォール５ａ、５ｂ、５ｃ、５ｄの表面にシリコン酸化膜、シリコン窒化膜、酸化膜と窒化膜の複合膜（ＯＮ膜）からなる誘電体膜１３を５０Å程度の膜厚となるように積層する。さらにこの誘電体膜１３の表面に１５００Å程度の膜厚のドープトポリシリコンからなるセルプレート１４を形成することで図３（ａ）に示すようなキャパシタ１５ａ、１５ｂを得ることが可能となる。
【００４２】
図３（ａ）に示すような半導体装置を得ることで、ストレージノードを電極４ａａ、４ｂｂのみで構成する場合と比較して、サイドウォール５ａ、５ｂ、５ｃ、５ｄを形成することで表面積を拡大することができ、これに伴ってキャパシタ１５ａ、１５ｂの容量を増大させることが可能となる。
サイドウォール５ａ、５ｂ、５ｃ、５ｄを形成した後、ストレージノード１２ａ、１２ｂの露出面を粗面化し、表面積を増大させ、キャパシタ１５ａ、１５ｂの容量を増加させることも可能である。
また、ストレージノード１２ａ、１２ｂの上端部が丸みを帯びた形状となっているため、電界集中による耐圧劣化及びリーク電流を抑制することが可能になるという効果がある。
【００４３】
また、厚膜スタック型のストレージノード１２ａ、１２ｂとコンタクト３ａ、３ｂとの重ね合わせ余裕が無い場合においても、導電物質からなるサイドウォール５ａ、５ｂ、５ｃ、５ｄを形成していることによって良好な接続状態を得られることは実施の形態１の説明に示した通りである。
【００４４】
上記の説明においては、サイドウォール５ａ、５ｂ、５ｃ、５ｄはドープトポリシリコンによって構成されていることを示したが、他の物質、例えばドープトアモルファスシリコンでも良く、Ｔａ、Ｔｉ、ＴｉＮ、Ｐｔ、Ｒｕ、ＲｕＯ等のメタルで構成することも可能である。また、不純物を含まないポリシリコンによってサイドウォール５ａ、５ｂ、５ｃ、５ｄを形成した後、例えば砒素（Ｐ型の場合）を５０ｋｅＶ、４×１０15／ｃｍ2、注入角度７゜の条件で注入することで導電性物質とする方法を用いても良い。
【００４５】
誘電体膜１３については、シリコン酸化膜、シリコン窒化膜、ＯＮ膜の他、例えばＴａ2Ｏ5、（Ｂａ,Ｓｒ）ＴｉＯ3等の高誘電体膜でも良いし、またＢａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＰｂＺｒＯ3、ＬｉＮｂＯ3、ＰＺＴ、ＰＬＺＴ等の強誘電体膜の場合であっても良い。
また、図３（ｂ）に示すように、表面を粗面化したストレージノード１２ａａ、１２ｂｂを形成することでキャパした１５ａ、１５ｂの大容量化を図ることも可能である。
その他、適応するデバイスに応じて、構成要素の寸法を変化させることが可能であることは言うまでもない。
【００４６】
実施の形態３．
次に、この発明の実施の形態３について説明する。
この実施の形態３では、実施の形態２において示したキャパシタ１５ａ、１５ｂよりもさらに大容量のキャパシタを有する半導体装置について説明する。
図４において、符号１６ａ、１６ｂは側面に付着するサイドウォール５ａ、５ｂ、５ｃ、５ｄの高さ方向の寸法よりも小さな膜厚の導電物質で形成された電極、１７ａは電極１６ａ及びその側断面に付着形成されたサイドウォール５ａ、５ｂから構成された筒状ストレージノード、１７ｂは電極１６ｂ及びサイドウォール５ｃ、５ｄからなる筒状サイドウォールを示している。
【００４７】
なお、図面にはサイドウォール５ａと５ｂ、５ｃと５ｄはそれぞれ別の符号を付しているが、例えばサイドウォール５ａと５ｂとは一続きの物質であり、電極１６ａの外周に沿って高さ方向に伸びる筒状体として形成されている。サイドウォール５ｃ、５ｄについても同様である。
また符号１８ａ、１８ｂはそれぞれストレージノード１７ａ、１７ｂと誘電体膜１３、セルプレート１４から構成されるキャパシタを示している。
【００４８】
次に、図４に示すような半導体装置の製造方法について説明する。
まず、実施の形態１において示した製造方法の、図２（ａ）〜図２（ｃ）の工程順に処理を行い、半導体基板１上の絶縁膜２にコンタクトホール９を開口する。
その後、図５（ａ）に示すように、ＣＶＤ法によってドープトポリシリコン膜１６を１５００Å程度の膜厚となるように積層してコンタクトホール９の内部を埋め込み、コンタクト３ａ、３ｂを得る。さらにＢＰＴＥＯＳ膜１９を６０００Å程度の膜厚となるように積層し、その表面に電極１６ａ、１６ｂに相当する形状のレジストパターン２０を形成する。隣接する二つのレジストパターン２０間の距離は最小抜き寸法（０．２５μｍ）とする。
【００４９】
次に、図５（ｂ）に示すように、レジストパターン２０をエッチングマスクとしてＢＰＴＥＯＳ膜１９とドープトポリシリコン膜１６に対してエッチングを行う。このエッチングにおいては例えばＥＣＲ装置を用いてＣＨＦ3、Ａｒ、Ｏ2の混合ガスを用いて、シリコン酸化膜に対して十分にエッチングの選択比を確保できる条件で処理を行い、ＢＰＴＥＯＳパターン１９ａ、１９ｂ、電極１６ａ、１６ｂを得る。
このエッチングによって、コンタクト３ａ、３ｂの上部のレジストパターン２０と重畳していなかった領域、すなわち重ね合わせのズレに相当する領域がオーバーエッチングされ、リセスＡ、Ｂが形成される。レジストパターン２０は除去する。
【００５０】
その後、図５（ｃ）に示すように、絶縁膜２、ＢＰＴＥＯＳパターン１９ａ、１９ｂ、電極１６ａ、１６ｂ、コンタクト３ａ、３ｂの露出した表面上にドープトポリシリコンを１５００Å程度の膜厚となるように積層し、例えばＲＩＥ法によってエッチバックすることでサイドウォール５ａ、５ｂ、５ｃ、５ｄを形成する。
この実施の形態３の半導体装置についても実施の形態１で示した場合と同様に、このサイドウォール５ｂ、５ｄを形成することで、コンタクト３ａ、３ｂの上部のリセスＡ、Ｂは埋設され、実効的なコンタクト３ａ、３ｂの表面は絶縁膜２の表面よりも高い位置となる。また重ね合わせのズレによって重畳しない状態にあった電極１６ｂとコンタクト３ｂについても、導電物質からなるサイドウォール５ｄを介して良好な電気的接続が可能となっている。
この段階でサイドウォール５ａ、５ｂと電極１６ａから構成される筒状ストレージノード１７ａと、サイドウォール５ｃ、５ｄと電極１６ｂから構成されるストレージノード１７ｂを得られる。
【００５１】
その後、電極１６ａ、１６ｂ上のＢＰＴＥＯＳパターン１９ａ、１９ｂをエッチングによって選択的に除去する。なお、デバイスによっては他の構成要素との選択比を確保するため、ＢＰＴＥＯＳ以外の物質を用いてＢＰＴＥＯＳパターン１９ａ、１９ｂに相当するパターンを形成しても問題ない。
【００５２】
以降の工程は実施の形態２の誘電体膜１３及びセルプレート１４の形成工程と同様であり、少なくともサイドウォール５ａ、５ｂ、５ｃ、５ｄ、電極１６ａ、１６ｂの露出した表面上に誘電体膜１３、セルプレート１４を順次形成することで図４に示すような、キャパシタ１８ａ、１８ｂを含む半導体装置を得ることが可能である。
【００５３】
このような半導体装置は、ストレージノード１７ａ、１７ｂの電極１６ａ、１６ｂ側の側面を露出させ、筒状にしているため、表面積を大きくできる。従って、ストレージノード１７ａ、１７ｂ間の距離を最小抜き寸法より小さな寸法として、高集積化した状態で、効率良くキャパシタ１８ａ、１８ｂの容量を増大させることが可能となるという効果がある。
また、実施の形態２において図３（ｂ）に示した場合と同様に、ストレージノード１７ａ、１７ｂの表面を粗面化することで、より大容量のキャパシタ１８ａ、１８ｂを得られることは言うまでもない。
【００５４】
【発明の効果】
以下に、この発明の各請求項の効果について記載する。
【００５５】
この発明の請求項１及び請求項２の半導体装置によれば、コンタクトと導電体パターンとが写真製版の重ね合わせのズレのために重畳しなくなった場合でも、導電性物質からなるサイドウォールを導電体パターンの側面に付着させているため、実効的に導電体パターンの幅を増大させることができ、このサイドウォールを介して両者の電気的接続が良好に行えるという効果がある。また、重ね合わせのズレに起因してコンタクトの上部がオーバーエッチングされてリセスが生じた場合、サイドウォールを構成する導電物質がリセス部分を埋設するため、良好な電気特性を得ることが可能となる。
【００５６】
また、この発明の請求項３の半導体装置によれば、導電体パターンと導電性のサイドウォールからなる配線を形成することで、導電体パターンを最小抜き寸法をもって複数個連続的に配置した場合、素子形成領域を拡張することなく、サイドウォールの水平方向の寸法だけ実効的に配線幅を大きくし、配線間距離を縮小することが可能になる。
【００５７】
さらに、この発明の請求項４の半導体装置によれば、コンタクトとストレージノードの重ね合わせのズレの影響を低減でき、良好な電気的接続が可能となる上、高集積化されたキャパシタを含む半導体装置を得ることが可能となる。
【００５８】
また、この発明の請求項５の半導体装置によれば、筒状ストレージノードを形成することにより、大容量のキャパシタを含む半導体装置を得ることが可能である。
【００５９】
さらに、この発明の請求項６の半導体装置によれば、導電体パターンを最小抜き寸法をもって複数個連続的に配置した場合、素子形成領域を拡張することなく、サイドウォールの水平方向の寸法だけ実効的に配線幅を大きくし、配線間距離を縮小することが可能になる。
【００６０】
また、この発明の請求項７の半導体装置によれば、ストレージノードを粗面化することで、より大容量のキャパシタを含む半導体装置を得ることが可能である。
【００６１】
さらに、この発明の請求項８の半導体装置の製造方法によれば、コンタクトと導電体パターンの重ね合わせのズレを導電性のサイドウォールを形成することによって補正でき、さらに、配線のピッチを大きくすることなく配線幅を大きくすることが可能になるという効果がある。
【００６２】
また、この発明の請求項９の半導体装置の製造方法によれば、コンタクトとストレージノードの重ね合わせのズレの影響を低減でき、良好な電気的接続が可能となる上、高集積化されたキャパシタを含む半導体装置を得ることが可能となる。
【００６３】
さらに、この発明の請求項１０の半導体装置の製造方法によれば、コンタクトとストレージノードの重ね合わせのズレの影響を低減でき、良好な電気的接続が可能となる上、筒状ストレージノードを形成することでより大容量のキャパシタを含む半導体装置を得ることが可能となる。
【００６４】
また、この発明の請求項１１の半導体装置によれば、重ね合わせのズレによってコンタクト上面と導電体パターン若しくはストレージノードとが重畳しない場合においても、導電体パターン若しくはストレージノードの側面に枠付け形成した導電性のサイドウォールを介してコンタクトとの良好な電気的接続が可能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の半導体装置を示す図である。
【図２】 この発明の実施の形態１の半導体装置の製造方法を示す図である。
【図３】 この発明の実施の形態２の半導体装置を示す図である。
【図４】 この発明の実施の形態３の半導体装置を示す図である。
【図５】 この発明の実施の形態３の半導体装置の製造方法を示す図である。
【図６】 従来の技術を示す図である。
【図７】 従来の技術を示す図である。
【図８】 従来の技術を示す図である。
【符号の説明】
１．半導体基板
２、２ａ、１０、１０ａ、１１、１１ａ．溝
３．シリコン酸化膜
４、４ａ．埋め込み酸化膜
４ａａ、４ｂｂ．電極
５．下敷き酸化膜
６．窒化膜
７、７ａ、７ｂ．サイドウォール酸化膜
８．ゲート酸化膜
９．ゲート電極
１０、２０．レジストパターン
１１、１６．ドープトポリシリコン膜
１２ａ、１２ｂ、１２ａａ、１２ｂｂ．ストレージノード
１３．誘電体膜
１４．セルプレート
１５ａ、１５ｂ、１８ａ、１８ｂ．キャパシタ
１６ａ、１６ｂ．電極
１７ａ、１７ｂ．筒状ストレージノード
１９．ＢＰＴＥＯＳ膜
１９ａ、１９ｂ．ＢＰＴＥＯＳパターン

Claims (2)

  1. 基板上に積層された絶縁膜、上記絶縁膜の内部に形成され、上記絶縁膜の底面から上面にかけて形成されたコンタクトホールに埋設された導電物質からなるコンタクト、上記絶縁膜上に形成された導電体パターン、上記導電体パターンの側面に枠付け形成された導電物質からなるサイドウォールを含み、上記導電体パターンと上記コンタクトとは直接的に、若しくは上記サイドウォールを介して電気的に接続され、
    導電体パターンの側面に枠付け形成されたサイドウォールがコンタクトの上に配置され、上記サイドウォールの一部がコンタクトホール内に埋め込まれ、
    導電体パターンとサイドウォールが配線を構成することを特徴とする半導体装置。
  2. 隣接する二つの導電体パターン間の距離は最小抜き寸法に相当し、上記二つの導電体パターンが向かい合う側の側面に枠付け形成されたサイドウォール間の距離は最小抜き寸法よりも小さいことを特徴とする請求項１に記載の半導体装置。
JP29723097A 1997-10-29 1997-10-29 半導体装置及びその製造方法 Expired - Fee Related JP3856544B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP29723097A JP3856544B2 (ja) 1997-10-29 1997-10-29 半導体装置及びその製造方法
TW087104068A TW459280B (en) 1997-10-29 1998-03-19 Semiconductor device and manufacturing method thereof
US09/061,060 US6023083A (en) 1997-10-29 1998-04-16 Semiconductor device having a conductor pattern side face provided with a separate conductive sidewall
KR1019980018300A KR100272989B1 (ko) 1997-10-29 1998-05-21 반도체 장치 및 그 제조 방법
DE19826689A DE19826689B4 (de) 1997-10-29 1998-06-16 Halbleiterbauelement und Herstellungsverfahren eines Halbleiterbauelementes
CN98116150A CN1104037C (zh) 1997-10-29 1998-07-22 半导体器件及其制造方法
US09/460,764 US6284618B1 (en) 1997-10-29 1999-12-14 Method of making a semiconductor device having a conductor pattern side face provided with a separate conductive sidewall
US09/843,728 US6344406B2 (en) 1997-10-29 2001-04-30 Method for manufacturing a semiconductor device having a conductor pattern side face provided with a separate conductive sidewall

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29723097A JP3856544B2 (ja) 1997-10-29 1997-10-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11135746A JPH11135746A (ja) 1999-05-21
JP3856544B2 true JP3856544B2 (ja) 2006-12-13

Family

ID=17843859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29723097A Expired - Fee Related JP3856544B2 (ja) 1997-10-29 1997-10-29 半導体装置及びその製造方法

Country Status (6)

Country Link
US (3) US6023083A (ja)
JP (1) JP3856544B2 (ja)
KR (1) KR100272989B1 (ja)
CN (1) CN1104037C (ja)
DE (1) DE19826689B4 (ja)
TW (1) TW459280B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268661B1 (en) * 1999-08-31 2001-07-31 Nec Corporation Semiconductor device and method of its fabrication
US6074943A (en) * 1997-04-16 2000-06-13 Texas Instruments Incorporated Sidewalls for guiding the via etch
US6278152B1 (en) * 1997-06-27 2001-08-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP3856544B2 (ja) 1997-10-29 2006-12-13 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH11186382A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2001036036A (ja) 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100558005B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 적어도 하나의 스토리지 노드를 갖는 반도체 장치들 및 그제조 방법들

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331116A (en) * 1992-04-30 1994-07-19 Sgs-Thomson Microelectronics, Inc. Structure and method for forming contact structures in integrated circuits
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
KR100211070B1 (ko) * 1994-08-19 1999-07-15 아끼구사 나오유끼 반도체 장치 및 그 제조방법
JPH08250589A (ja) 1995-03-14 1996-09-27 Sony Corp 半導体装置の製造方法
JP2679671B2 (ja) * 1995-03-30 1997-11-19 日本電気株式会社 半導体記憶装置の容量素子の製造方法
JPH08306664A (ja) 1995-05-10 1996-11-22 Sony Corp 半導体装置の製造方法
US5759911A (en) * 1995-08-22 1998-06-02 International Business Machines Corporation Self-aligned metallurgy
US5550076A (en) * 1995-09-11 1996-08-27 Vanguard International Semiconductor Corp. Method of manufacture of coaxial capacitor for dram memory cell and cell manufactured thereby
JP3012187B2 (ja) * 1996-02-05 2000-02-21 松下電子工業株式会社 半導体装置の製造方法
JP2790110B2 (ja) * 1996-02-28 1998-08-27 日本電気株式会社 半導体装置の製造方法
JP2795252B2 (ja) * 1996-02-29 1998-09-10 日本電気株式会社 半導体装置の製造方法
US5710074A (en) * 1996-10-18 1998-01-20 Vanguard International Semiconductor Corporation Increased surface area of an STC structure via the use of a storage node electrode comprised of polysilicon mesas and polysilicon sidewall spacers
US5710075A (en) * 1996-11-06 1998-01-20 Vanguard International Semiconductor Corporation Method to increase surface area of a storage node electrode, of an STC structure, for DRAM devices
US5731130A (en) * 1996-11-12 1998-03-24 Vanguard International Semiconductor Corporation Method for fabricating stacked capacitors on dynamic random access memory cells
US5792692A (en) * 1997-08-18 1998-08-11 Chartered Semiconductor Manufacturing, Ltd. Method of fabricating a twin hammer tree shaped capacitor structure for a dram device
JP3856544B2 (ja) 1997-10-29 2006-12-13 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH11176833A (ja) 1997-12-10 1999-07-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH11186382A (ja) 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE19826689A1 (de) 1999-05-12
US20010023122A1 (en) 2001-09-20
DE19826689B4 (de) 2005-03-31
CN1104037C (zh) 2003-03-26
TW459280B (en) 2001-10-11
CN1215910A (zh) 1999-05-05
JPH11135746A (ja) 1999-05-21
KR19990036498A (ko) 1999-05-25
KR100272989B1 (ko) 2000-12-01
US6023083A (en) 2000-02-08
US6284618B1 (en) 2001-09-04
US6344406B2 (en) 2002-02-05

Similar Documents

Publication Publication Date Title
US6753221B2 (en) Methods for fabricating semiconductor devices having capacitors
KR100487519B1 (ko) 반도체 장치의 커패시터 및 그 제조 방법
KR100263799B1 (ko) 반도체 기억 장치 및 그 제조 방법
JP3741780B2 (ja) デュアルパッド付き半導体素子及びその製造方法
KR100356135B1 (ko) 반도체 장치의 제조방법
US20020034866A1 (en) Semiconductor memory device for reducing damage to interlevel dielectric layer and fabrication method thereof
US7105417B2 (en) Method for fabricating capacitor of semiconductor device
KR100456554B1 (ko) 반도체 장치의 커패시터 및 그 제조 방법
JP2000077622A (ja) 半導体記憶装置及びその製造方法
KR100268447B1 (ko) 커패시터 및 그의 제조 방법
JP3856544B2 (ja) 半導体装置及びその製造方法
KR100294755B1 (ko) 반도체장치및그제조방법
US6159791A (en) Fabrication method of capacitor
JPH10209394A (ja) 半導体記憶装置およびその製造方法
JPH0964298A (ja) 半導体記憶装置およびその製造方法
JPH10256503A (ja) 半導体装置及びその製造方法
KR100295383B1 (ko) 반도체장치
KR100359246B1 (ko) 적층형 캐패시터를 갖는 반도체 장치 제조 방법
JP2000012804A (ja) 半導体記憶装置
KR100365645B1 (ko) 인접하게 나란히 형성된 도전체 패턴 사이를 통과하는콘택을 갖는 반도체 장치의 형성 방법
JPH10289984A (ja) 半導体記憶装置及びその製造方法
KR0166491B1 (ko) 반도체 소자의 캐패시터 제조방법
JP3194377B2 (ja) 半導体装置及びその製造方法
JP3288910B2 (ja) 半導体装置の製造方法
KR100226487B1 (ko) 커패시터 및 그의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees