DE69528409T2 - Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung

Info

Publication number
DE69528409T2
DE69528409T2 DE69528409T DE69528409T DE69528409T2 DE 69528409 T2 DE69528409 T2 DE 69528409T2 DE 69528409 T DE69528409 T DE 69528409T DE 69528409 T DE69528409 T DE 69528409T DE 69528409 T2 DE69528409 T2 DE 69528409T2
Authority
DE
Germany
Prior art keywords
layer
organic material
conductors
dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69528409T
Other languages
English (en)
Other versions
DE69528409D1 (de
Inventor
Robert H. Havemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69528409D1 publication Critical patent/DE69528409D1/de
Application granted granted Critical
Publication of DE69528409T2 publication Critical patent/DE69528409T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft allgemein die Herstellung von Halbleiterbausteinen und insbesondere ein im Oberbegriff des Anspruchs 1 definiertes Verfahren.
    • HINTERGRUND DER ERFINDUNG
  • Halbleiter werden weitverbreitet in integrierten Schaltungen für elektronische Vorrichtungen, wie Computer und Fernsehgeräte, verwendet. Bei diesen integrierten Schaltungen sind typischerweise viele Transistoren auf einem einkristallinen Siliciumchip kombiniert, um komplexe Funktionen auszuführen und Daten zu speichern. Zum Erhöhen der Funktionalität oder der Kapazität einer gegebenen Schaltung ist im allgemeinen eine entsprechende Erhöhung der Anzahl der Transistoren, die auf einem Einzelchip integriert werden müssen, erforderlich. Diese Erhöhung wird häufig durch Verringern der Größe der Transistoren und anderer auf einem Chip vorhandener Bausteine erreicht. Wenn sich die Größe und der Abstand zwischen einzelnen Bausteinen auf einem Chip verringern, steigen die technischen Herausforderungen bezüglich des Entwurfs und der Herstellung der Schaltung.
  • Eine der Herausforderungen bei der Skalierung von VLSI-Schaltungsentwürfen (Entwürfen höchstintegrierter Schaltungen) besteht darin, einer verringerten Maskenausrichtungstoleranz Rechnung zu tragen. Bausteine auf einer typischen Schaltung sind durch zwei oder mehr strukturierte Leiterschichten verbunden, die jeweils durch Isolierschichten oder Zwischenschicht-Dielektrika voneinander getrennt sind. Durchgänge sind Löcher, die in einem Zwischenschicht- Dielektrikum ausgebildet sind, um elektrische Verbindungen zu den Leitern oder Bausteinen unterhalb des Isolators zuzulassen. Masken werden verwendet, um ein Muster für jede Schicht von Leitern zu erzeugen und um ein Muster für die Durchgänge zu erzeugen, die durch das Zwischenschicht-Dielektrikum verlaufen. Falls die Masken nicht aufeinander ausgerichtet sind, können die Durchgänge den gewünschten Leiter oder Baustein nur teilweise freilegen. Falls die Fehlausrichtung erheblich ist, werden manche Verbindungen zu anderen Leitern kurzgeschlossen oder offen gelassen, und die Schaltung funktioniert nicht. Herkömmlicherweise wird dieses Problem gelöst, indem bei den Durchgangsverbindungen eine Toleranz vorgesehen wird, wofür mehr Platz auf dem Chip erforderlich ist, oder indem höher entwickelte Maskenausrichtungsprozeduren und -einrichtungen verwendet werden.
  • Eine zweite Herausforderung beim VLSI-Entwurf ist das Steuern der Kapazität zwischen benachbarten Leitern. In einer Hinsicht ist die Kapazität ein Maß für die Fähigkeit eines Signals, entlang einem Leiter zu laufen und ein unerwünschtes Signal (Übersprechen) in einem benachbarten Leiter zu erzeugen. Dies kann unter anderem zu einer Begrenzung der Grenzgeschwindigkeit des Bausteins führen. Generell existiert ein Kapazitätseffekt zwischen zwei beliebigen durch einen Isolator getrennten leitenden Bereichen. Die Kapazität steht in direkter Beziehung zur gemeinsamen Fläche der leitenden Bereiche sowie zur Dielektrizitätskonstanten des dazwischenliegenden Isolators. Die Kapazität nimmt auch zu, wenn der Abstand zwischen den zwei leitenden Bereichen abnimmt.
  • Bei der herkömmlichen Halbleiterherstellung werden Siliciumdioxid oder ähnliche isolierende Materialien sowohl als Füllmittel für Zwischenräume zwischen benachbarten Leitern auf derselben Ebene als auch als Zwischenschichtisolator verwendet. Siliciumdioxid hat eine Dielektrizitätskonstante von etwa 3,9. Diese Konstante beruht auf einer Skala, bei der 1,0 die Dielektrizitätskonstante des Vakuums darstellt. Verschiedene Materialien weisen Dielektrizitätskonstanten von sehr nahe 1,0 bis zu Werten, die in die Hunderte gehen, auf Der Begriff niedriger k-Wert bezeichnet hier ein Material mit einer Dielektrizitätskonstante von weniger als 3,5.
  • Es besteht ein Bedarf an Prozessen, durch die Halbleiterbausteine mit einem einen zufriedenstellend niedrigen k-Wert aufweisenden Material als ein Isolator zwischen benachbarten Leitern hergestellt werden können. Leider haben viele andere Faktoren abgesehen von der Dielektrizitätskonstante die Reifung eines solchen Prozesses beeinträchtigt. Beispielsweise sind die Struktursteifigkeit, das Aufbringungsverfahren, Temperaturbedingungen, das Ansprechen auf Ätzmittel, die Wärmeübertragung, die Kontaminierung der umgebenden Struktur und das Schrumpfen einige der Faktoren, die auch berücksichtigt werden müssen, wenn neue dielektrische Materialien oder Prozesse ausgewählt werden. Es wurden mehrere Techniken versucht, um dieses Problem zu lösen. Bei einer vorgeschlagenen Technik wird ein Material verwendet, das Hohlkugeln enthält, wobei die Luft in den Kugeln dazu dient, die Dielektrizitätskonstante des Materials zu verringern. Eines der Hauptprobleme bei dieser Technik besteht in der Herstellung solcher Kugeln bei einer Größe, die gering genug ist, damit sie leicht zwischen Leitern fließen können, die einen Bruchteil eines Mikrometers beabstandet sind. Bei einer anderen vorgeschlagenen Technik werden verschiedene poröse Materialien einschließlich poröser Oxide verwendet. Das Ätzen solcher Materialien läßt sich wegen ihrer natürlichen Permeabilität sehr schwer steuern. Sie weisen weiterhin gewöhnlich schlechte Struktureigenschaften auf Aus Polymeren oder organischen Stoffen bestehende Dielektrika haben mehrere Nachteile einschließlich niedriger Grenztemperaturen, wodurch die weiteren Verarbeitungsschritte begrenzt werden können, eines Mangels an Struktursteifigkeit, einer geringen Wärmeübertragung und Ätzproblemen. Insbesondere waren mehrere Kandidaten, die als vielversprechend erschienen, durch die Unkontrollierbarkeit des Ätzprozesses beeinträchtigt.
  • In DE-A-3 345 040 ist ein Verfahren zum Herstellen einer planarisierten anorganischen Isolierschicht offenbart, bei dem Polyimid aufgebracht wird. Die Polyimidschicht, die auf eine Schicht strukturierter Leiter aufgebracht wird, bevor die Struktur mit der anorganischen Schicht bedeckt wird, wird nur zu Planarisierungszwecken verwendet.
  • Aus EP-A-0 296 707 ist ein Verfahren zum Bilden zusammengesetzter dielektrischer Schichten in einer integrierten Schaltung zum Erleichtern der Herstellung einer hochdichten Mehrebenenverbindung mit externen Kontakten bekannt. Das Verfahren beinhaltet das Bilden einer Polymerschicht auf einer ersten anorganischen Schicht und auf strukturierten Leitern zur Bildung einer planarisierten Oberfläche, das Aufbringen einer zweiten anorganischen Schicht auf die Polymerschicht, das Strukturieren der zweiten anorganischen Schicht und das Ätzen von Durchgängen in die Polymerschicht, um externe Kontaktflächen der Leiter freizulegen, wobei die erste anorganische Schicht als eine Ätzstoppschicht wirkt.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Vorstehend wurden mehrere Probleme hinsichtlich der fortgesetzten Miniaturisierung integrierter Schaltungen einschließlich einer verringerten Maskenausrichtungstoleranz, einer erhöhten Kapazität zwischen benachbarten Leitern und einer geringen Wärmeübertragung und Struktursteifigkeit von Kandidaten mit einem niedrigen k-Wert beschrieben. Die vorliegende Erfindung ist das erste Halbleiter-Herstellungsverfahren, bei dem Lösungen für viele dieser Probleme gleichzeitig kombiniert sind, wobei anorganische dielektrische Materialien mit einem niedrigen k-Wert als Füllmittel für das Auffüllen von Zwischenräumen zwischen horizontal benachbarten Leitern verwendet werden, wodurch die Kapazität von Leitung zu Leitung verringert wird, eine darüberliegende ein organisches Material enthaltende Teilschicht Ätzstoppeigenschaften aufweist, die verwendet werden können, um Durchgangs-Fehlausrichtungsprobleme zu kompensieren, und der größte Teil des Zwischenschicht-Dielektrikums aus Oxid oder anderen gewöhnlichen Dielektrika besteht die eine gute Wärmeübertragung und gute Struktureigenschaften aufweisen.
  • Die vorliegende Erfindung ist ein Verfahren in der Art des zu Beginn erwähnten, das die Merkmale des kennzeichnenden Teils von Anspruch 1 aufweist.
  • Die ein organisches Material enthaltende Schicht kann eine Dicke aufweisen, die 50% bis 150% der Dicke der strukturierten Leiter beträgt. Bei diesem Prozeß wirkt die ein organisches Material enthaltende dielektrische Schicht als ein Ätzstopp, wodurch das Überätzen infolge einer Fehlausrichtung zwischen den Durchgängen und den strukturierten Leitern oder eine ungleichmäßige Topographie über den Halbleiterbaustein verhindert wird, während die Kapazität von Leitung zu Leitung verglichen mit einem Siliciumdioxid-Dielektrikum verringert wird.
  • Das erfindungsgemäße Verfahren kann auf jede Zwischenverbindungsschicht strukturierter Leiter auf einem Halbleiterbaustein angewendet werden. Es kann auch angewendet werden, wenn die strukturierten Leiter Teil der Polysiliciumschicht sind, die auch die oberen Gate-Platten von in den Halbleiterbaustein integrierten Feldeffekttransistoren bildet. Vorzugsweise besteht die anorganische dielektrische Schicht aus mehr als 95% Siliciumdioxid, Siliciumnitrid oder Kombinationen von diesen. Vorzugsweise besteht die ein organisches Material enthaltende Schicht aus einem Material, das 10 Gew.-% bis 100 Gew.-% organisches Material aufweist, und das organische Material ist ein Polymer in der Art von Polyimid.
    • KURZBESCHREIBUNG DER ZEICHNUNG
  • Diese Erfindung einschließlich ihrer Merkmale und Vorteile kann am besten beim Lesen der folgenden Zeichnung verstanden werden, wobei
  • - die Fig. 1A-1D Schnittansichten sind, in denen die aufeinanderfolgenden Schritte bei der Herstellung einer Verbindungsschicht strukturierter Leiter, ein organisches Material enthaltender und anorganischer dielektrischer Schichten und eines Durchgangs zu einem der Leiter dargestellt sind, wobei die ein organisches Material enthaltende Schicht die strukturierten Leiter vollständig bedeckt,
  • - Fig. 2 eine Schnittansicht eines weiteren Beispiels ist, wobei die ein organisches Material enthaltende Schicht den Raum zwischen den strukturierten Leitern im wesentlichen ausfüllt, sie jedoch nicht bedeckt,
  • - Fig. 3 eine Schnittansicht einer Ausführungsform der Erfindung ist, wobei drei dielektrische Schichten verwendet werden, wobei jede darüberliegende Schicht durch ein Ätzmittel ätzbar ist, für das die darunterliegende Schicht selektiv ist,
  • - Fig. 4 eine Schnittansicht eines weiteren Beispiels ist, worin eine dünne Passivierungsschicht dargestellt ist, die die strukturierten Leiter und die darunterliegende Struktur bedeckt, welche vor der ein organisches Material enthaltenden dielektrischen Schicht aufgebracht wird,
  • - Fig. 5 eine Schnittansicht eines weiteren Beispiels ist, worin eine konforme, ein organisches Material enthaltende Schicht und eine auf Polysilicium und Feldoxid aufgebrachte, planarisierte anorganische dielektrische Schicht dargestellt sind, wobei Durchgänge durch die anorganische dielektrische Schicht zu einem Polysilicium-Gate und einer Source-Drain-Zone in einer geringeren Höhe geätzt sind;
  • - Fig. 6 eine Schnittansicht des Beispiels aus Fig. 5 ist, nachdem die Durchgänge zu den mit Silikat überzogenen Kontakten geöffnet worden sind, mit einem leitenden Material aufgefüllt worden sind und elektrisch mit einer zweiten Schicht strukturierter Leiter verbunden worden sind, und
  • - Fig. 7 eine Schnittansicht eines Beispiels ist, das konforme und planarisierte, ein organisches Material enthaltende Schichten auf demselben Halbleiterbaustein enthält.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bei einem Verfahren zum Herstellen selbstausrichtender Durchgänge zwischen Verbindungsschichten strukturierter Leiter auf einem Halbleiterbaustein wird eine Schicht aus einem organische Verbindungen enthaltenden Material verwendet, das den Raum zwischen den Leitern ausfüllt und die Leiter vollständig bedeckt. Dieses Verfahren ist in Fig. 1 dargestellt. Wie in Fig. 1A dargestellt ist, wird eine leitende Schicht 12 auf eine Isolierschicht 10 aufgebracht. Die leitende Schicht 12 kann über die Isolierschicht 10 mit einer darunterliegenden Struktur (nicht dargestellt) verbunden werden. Eine dünne Schicht aus Photoresist 14 wird auf die leitende Schicht 12 aufgeschleudert, durch ein Maskenmuster belichtet und entwickelt, so daß die Photoresistschicht 14 dort Zwischenräume 16 aufweist, wo die leitende Schicht 12 zu entfernen ist. In Fig. 1B wurde das leitende Material unter Verwendung eines Ätzprozesses, der Material unter den Zwischenräumen in der Photoresistschicht entfernt, beseitigt, um durch Zwischenräume 20 getrennte strukturierte Leiter 18 zu erzeugen. Der Photoresist 14 aus Fig. 1A wurde auch abgehoben und erscheint in Fig. 1B nicht. In Fig. 1C sind weitere zur Struktur hinzugefügte Schichten dargestellt. Eine ein organisches Material enthaltende dielektrische Schicht 22 füllt die Zwischenräume 20 aus Fig. 1B und bedeckt die strukturierten Leiter 18 bis zu einer Dicke, die etwa 10% ihrer Höhe beträgt. Diese ein organisches Material enthaltende dielektrische Schicht kann aus Spin-On-Glas (SOG) bestehen, die ein Polymer (beispielsweise Allied Signal 500 Series) enthält, das 30 Minuten bei einer Temperatur von etwa 400 Grad C ausgeheizt wird. Eine beispielsweise aus Siliciumdioxid hergestellte anorganische dielektrische Schicht 24 wird auf die ein organisches Material enthaltende dielektrische Schicht 22 aufgebracht und dann beispielsweise unter Verwendung eines chemisch-mechanischen Poliermittels planarisiert. Eine neue Photoresistschicht 26 wird dann auf die anorganische dielektrische Schicht 24 aufgebracht. Ein Durchgang 28 ist nach der Maskenstrukturierung und dem Entwickeln der Photoresistschicht 26 und nach dem anisotropen Ätzen der anorganischen dielektrischen Schicht 24 dargestellt. Es ist wichtig, daß dieser Schritt mit einem Ätzprozeß abgeschlossen wird, der die ein organisches Material enthaltende dielektrische Schicht 22 nicht erheblich ätzt, wie es bei dem ein organisches Material enthaltenden Beispiel Allied Signal 500 Series bei Fluorkohlenstoff-Ätzmitteln in einem Plasma hoher Dichte der Fall ist. Schließlich sei mit Bezug auf Fig. 1D bemerkt, daß ein kurzes anisotropes Ätzen der ein organisches Material enthaltenden dielektrischen Schicht 22 den Durchgang 28 bis hinab zum strukturierten Leiter 18 ausdehnt. Der Durchgang 28 ist absichtlich leicht nach links vom Leiter 18 fehlausgerichtet gezeichnet, um einen der Vorteile dieses Verfahrens zu veranschaulichen. Ohne die als ein Ätzstopp wirkende ein organisches Material enthaltende dielektrische Schicht 22 würde das Ätzen durch die verhältnismäßig dicke anorganische dielektrische Schicht 24 im allgemeinen einen großen Leerraum erzeugen, der sich entlang der Seite des Leiters 18 erstreckt. Dieser Leerraum kann nicht nur mechanische Probleme hervorrufen, sondern er kann auch, wenn er nachfolgend mit Metall gefüllt wird, den Abstand zwischen dem Leiter und dem nächsten Nachbarn verringern (und dadurch die Kapazität erhöhen). Das Ätzen durch das dicke anorganische Dielektrikum, das durch das ein organisches Material enthaltende Dielektrikum aufgehalten wird, worauf ein kurzes, steuerbares Ätzen des ein organisches Material enthaltenden Dielektrikums folgt, führt zu einem Durchgang, der selbst dann, wenn er fehlausgerichtet ist, im wesentlichen an der oberen Ebene des Leiters endet. Dieses selbstausrichtende Merkmal führt zusammen mit dem weiteren Vorteil eines Materials mit einem niedrigen k-Wert zwischen benachbarten Leitern zu einer geringeren Kapazität zwischen benachbarten Leitern und einer höheren Zuverlässigkeit für das Gesamt-Metallsystem.
  • Die Dielektrizitätskonstante der anorganischen dielektrischen Schicht ist aus mehreren Gründen nicht so kritisch wie diejenige, die zwischen Leitern auf derselben Ebene auftritt. Erstens kann die anorganische dielektrische Schicht verglichen mit dem Abstand zwischen Leitern auf derselben Ebene verhältnismäßig dick gemacht werden. Zweitens können zwei Leiterschichten im allgemeinen so hergestellt werden, daß Leiter, die übereinander oder untereinander liegen, nicht über große Strecken parallel verlaufen. Diese Beobachtung führt zu einem weiteren Vorteil, der darin besteht, daß die anorganische dielektrische Schicht, die im wesentlichen vollständig aus dem Zwischenschicht-Dielektrikum bestehen kann, aus einem Material zusammengesetzt sein kann, das keinen niedrigen k-Wert aufweist (beispielsweise Siliciumdioxid), so daß eine ausgezeichnete Wärmeübertragung und eine ausgezeichnete Struktursteifigkeit bereitgestellt werden, während zwischen den Leiterschichten eine angemessene elektrische Isolation bestehen bleibt.
  • In Fig. 2 ist ein alternatives Verfahren dargestellt, bei dem die Prozeßschritte geändert wurden, um eine abweichende Struktur herzustellen. Nachdem die ein organisches Material enthaltende Schicht 22 aufgebracht und ausgeheizt wurde, wird sie bei diesem Verfahren zurückgeätzt, so daß die oberen Teile der Leiter 18 freigelegt werden. Die Dicke der ein organisches Material enthaltenden Schicht 22 bleibt vorzugsweise in der Nähe der Dicke der Leiter 18 und beträgt möglicherweise 90% von dieser, um die Kapazität zwischen den Leitern gering zu halten. Die anorganische dielektrische Schicht 24 wird wie beim ersten Verfahren aufgebracht und geätzt, wobei jedoch nun das Ätzen der anorganischen dielektrischen Schicht durch die ein organisches Material enthaltende Schicht 22 und die Leiter 18 aufgehalten wird. Die Vorteile des ersten Verfahrens werden beibehalten, es ist jedoch kein anisotropes Ätzen der ein organisches Material enthaltenden Schicht zum Fertigstellen der Durchgänge erforderlich.
  • In Fig. 3 ist eine Ausführungsform der Erfindung dargestellt, bei der ein anorganisches Dielektrikum 32 mit einem niedrigen k-Wert (beispielsweise poröses Silicid) zwischen den strukturierten Leitern 18 aufgebracht wird. Eine ein organisches Material enthaltende Verkappungsschicht 34, die verhältnismäßig dünn sein kann, wird auf diese Struktur aufgebracht. Eine anorganische dielektrische Schicht 36 wird auf die ein organisches Material enthaltende Verkappungsschicht 34 aufgebracht, um das Zwischenschicht-Dielektrikum fertigzustellen. Bei dieser Anordnung wirkt die ein organisches Material enthaltende Verkappungsschicht 34 als ein Ätzstopp für das Ätzen der anorganischen dielektrischen Schicht 36. Das anorganische Dielektrikum 32 kann auch als ein Ätzstopp für die Verkappungsschicht 34 wirken (wenngleich dies möglicherweise nicht erforderlich ist, wenn die Verkappungsschicht 34 dünn genug ist). Die weiteren Vorteile dieser Ausführungsform können eine sogar noch geringere Zwischenschicht-Dielektrizitätskonstante und eine Verringerung der Anforderung an die Ätzeigenschaften einer anorganischen dielektrischen Schicht 32 mit einem niedrigen k-Wert, während andere zuvor beschriebene Vorteile erhalten bleiben, einschließen.
  • In Fig. 4 ist ein weiteres Verfahren dargestellt, wobei die Leiter 18 und die Isolierschicht 10 mit einer verhältnismäßig dünnen Passivierungsschicht 38 bedeckt sind. Das Aufbringen der restlichen Materialien und das Bilden des Durchgangs 30 werden wie beim Verfahren aus Fig. 2 abgeschlossen. Die ein organisches Material enthaltende Schicht 22 kann jedoch nur einen Teil des horizontalen Zwischenraums zwischen den Leitern 18 umspannen, weil die Passivierungsschicht 38 wie dargestellt die Seiten der Leiter bedeckt. Auch bei diesem Verfahren kann nach dem Ätzen der anorganischen dielektrischen Schicht 24 ein kurzes Ätzen der Passivierungsschicht 38 erforderlich sein, um den Boden der Durchgänge zu säubern und die Leiter 18 freizulegen.
  • In Fig. 5 ist ein weiteres Verfahren dargestellt, das Durchgänge und Kontaktlöcher in Bausteinstrukturen auf der Substrat/Polysilicium-Ebene bildet. Transistoren werden herkömmlich auf einem Substrat 40 hergestellt, das wie dargestellt ein Feldoxid 42, ein Gate-Oxid 47, ein Polysilicium-Gate 44 mit einem Seitenwandoxid 46 und ein selbstausgerichtetes Silicid 48, wie über den Source/Drain- und Gate-Zonen des Bausteins gebildetes Titansilicid, aufweist. Über dieser Struktur werden eine dünne Sperrschicht 50 aus einem Material in der Art von TEOS (Tetraethoxysilan) und eine Getter-Schicht 52 aus einem Material wie BPSG (Borophosphosilikatglas) angeordnet. Schließlich wird eine ein organisches Material enthaltende Schicht 54 konform, vorzugsweise bis zu einer Dicke, bei der der Raum zwischen benachbarten Polysiliciumleitern angemessen aufgefüllt wird, aufgebracht. Eine anorganische dielektrische Schicht 56 wird auf die gesamte Struktur aufgebracht und planarisiert. Ein teilweise hergestelltes Source/Drain- Kontaktloch 60 und ein Polysilicium-Kontaktloch 58 sind dargestellt, um andere Vorteile dieses Beispiels zu veranschaulichen. Der Gate-Kontakt wird normalerweise über dem Feldoxid hergestellt, wenngleich Kontakte zu bipolaren Polysiliciumemittern häufig direkt über der Zone des aktiven Bausteins hergestellt werden. Die Ätzstoppeigenschaft der ein organisches Material enthaltenden Schicht 54 ermöglicht es, daß das Ätzen der anorganischen dielektrischen Schicht 56 Kontaktlöcher mit unterschiedlicher Länge bildet (wie es infolge der inhärenten Bausteintopographie typischerweise der Fall ist). Der Polysiliciumkontakt 58 erreicht beispielsweise während des Ätzens die ein organisches Material enthaltende Schicht 54 deutlich bevor das Source/Drain-Kontaktloch 60 diese erreicht, und das Ätzen des Polysiliciumkontakts 58 wird dennoch beendet, statt daß die Schicht 54 tief überätzt wird (oder sogar in das Polysilicium-Gate geätzt wird). Es kann dann ein folgendes Ätzen durch im wesentlichen gleiche Dicken der ein organisches Material enthaltenden Schicht 54 ausgeführt werden, um die Kontaktlöcher fertigzustellen. Dieses Beispiel erweitert das Verfahren, um einen weiteren Vorteil zu erläutern, nämlich die Verringerung der Kapazität zwischen benachbarten Polysiliciumleitern auf der Gate-Ebene.
  • Fig. 6 zeigt die Struktur aus Fig. 5, wobei der Durchgang 58 und das Kontaktloch 60 durch die ein organisches Material enthaltende Schicht 54, die Getter- Schicht 52 und die Sperrschicht 50 geätzt sind, um das Kontaktschicht-Silicid 48 freizulegen. Ein leitendes Material (beispielsweise eine Ti/TiN/AlCu-Legierung) ist in die Kontaktlöcher eingebracht, um die Silicidkontakte 48 elektrisch mit strukturierten Leitern 18 zu verbinden, die die anorganische dielektrische Schicht 56 überlagernd ausgebildet sind.
  • In Fig. 7 ist ein Beispiel dargestellt, das zeigt, wie die verschiedenen vorstehend beschriebenen Merkmale und Vorteile auf Mehrfachschichten strukturierter Leiter angewendet werden können. Auf der linken Seite von Fig. 7 ist eine derjenigen aus Fig. 6 ähnliche Struktur dargestellt. Auf der rechten Seite sind zwei zusätzliche Polysiliciumleiter 44 auf dem Feldoxid 42 dargestellt, wobei eine konforme ein organisches Material enthaltende Schicht 54 den Raum zwischen den zwei Leitern im wesentlichen füllt. Die anorganische dielektrische Schicht 56 weist wie dargestellt Kontakte mit mehreren verschiedenen Längen auf, die durch sie hindurch verlaufen. Die strukturierten Leiter 18 einer Verbindungsschicht überlagern wie dargestellt die anorganische dielektrische Schicht 56, wobei ausgefüllte Kontakte die strukturierten Leiter 18 nach unten mit silicidierten Kontakten 48 verbinden und gefüllte Durchgänge die Leiter 18 nach oben mit einer dritten Schicht strukturierter Leiter (nicht dargestellt) verbinden. Die Zwischenräume zwischen den strukturierten Leitern 18 sind mit einer ein organisches Material enthaltenden dielektrischen Schicht 22 im wesentlichen gefüllt und mit einem anorganischen Zwischenschicht-Dielektrikum 24 verkappt.
  • Die folgende Tabelle bietet einen Überblick über einige Beispiele und die Zeichnung. Tabelle
  • Die Erfindung soll nicht als auf die hier beschriebenen speziellen Beispiele beschränkt ausgelegt werden, weil diese als erläuternd statt als einschränkend anzusehen sind. Die Erfindung soll auch alle Prozesse abdecken, die nicht vom Schutzumfang der Erfindung abweichen. Es wird einem Fachmann beispielsweise sofort offensichtlich sein, daß die relativen Dicken und Abstände, die in den Beispielen dargestellt sind, geändert werden könnten, um bestimmte Erscheinungsformen der Erfindung zu verbessern, oder daß zusätzliche Schichten durch einen ähnlichen Prozeß hinzugefügt werden könnten. Eigenschaften einiger der speziellen Beispiele können kombiniert werden, ohne von den Grundgedanken der Erfindung abzuweichen.

Claims (13)

1. Verfahren zum Herstellen von Durchgängen für elektrische Verbindungen zwischen Schichten auf Halbleiterbausteinen, welches aufweist:
Bilden einer Schicht strukturierter Leiter (18) auf einem Substrat (10),
Bilden einer ein organisches Material enthaltenden dielektrischen Schicht (32, 34) zwischen mindestens zwei der strukturierten Leiter (18),
Aufbringen einer anorganischen dielektrischen Schicht (36), die die ein organisches Material enthaltende dielektrische Schicht (32, 34) und jeden freiliegenden Abschnitt der Leiter (18) bedeckt,
Ätzen eines Durchgangs (30) durch das anorganische Dielektrikum (36) und
weiteres Ätzen des Durchgangs (30) durch das ein organisches Material enthaltende Dielektrikum (32, 34),
dadurch gekennzeichnet, daß
die ein organisches Material enthaltende Schicht (32, 34) aus mindestens zwei Teilschichten einschließlich einer ein organisches Material enthaltenden Teilschicht (34) über einer anorganischen Teilschicht (32) besteht, wobei die ein organisches Material enthaltende Schicht (32, 34) eine Dielektrizitätskonstante von weniger als 3,0 aufweist,
der Durchgang (30) mit einem Ätzmittel, das für die ein organisches Material enthaltende Teilschicht (34) selektiv ist, durch das anorganische Dielektrikum (36) geätzt wird und
der Schritt des weiteren Ätzens des Durchgangs (30) durch das ein organisches Material enthaltende Dielektrikum (32, 34) das Ätzen des Durchgangs (30) durch die ein organisches Material enthaltende Teilschicht (34) aufweist.
2. Verfahren nach Anspruch 1, wobei der Durchgang (30) mit einem für die ein anorganisches Material enthaltende Teilschicht (32) selektiven Ätzmittel durch die ein organisches Material enthaltende Teilschicht (34) geätzt wird.
3. Verfahren nach Anspruch 1 oder 2, welches weiter das Bereitstellen der ein organisches Material enthaltenden dielektrischen Schicht (32, 34) mit einer Dicke zwischen 50% und 150% der Dicke der strukturierten Leiter (18), gemessen im Zwischenraum zwischen den Leitern (18), aufweist, wobei die ein organisches Material enthaltende Teilschicht (34) als ein Ätzstopp wirkt und das Überätzen infolge einer Maskenfehlausrichtung oder einer ungleichmäßigen Bausteintopographie verhindert und wobei die Kapazität zwischen benachbarten Paaren der Leiter (18) verglichen mit einem Siliciumdioxiddielektrikum verringert wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem weiterhin die Schicht der strukturierten Leiter (18) als eine Verbindungsschicht bereitgestellt wird.
5. Verfahren nach Anspruch 4, wobei die Verbindungsschicht aus Materialien besteht, die aus der aus Aluminium, Kupfer, Titan, Platin, Gold, Wolfram, Polysilicium, Tantal, TiN, TiSi&sub2; und Kombinationen von diesen bestehenden Gruppe ausgewählt werden.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Schritt des Bildens einer ein organisches Material enthaltenden dielektrischen Schicht (32, 34) das Aufbringen einer ersten Schicht auf den Baustein in einer Weise, daß die im Zwischenraum zwischen den Leitern (18) gemessene Enddicke der ersten Schicht zwischen 105% und 150% der Dicke der strukturierten Leiter (18) liegt, aufweist.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Schritt des Aufbringens der ein organisches Material enthaltenden Teilschicht (34) das Aufschleudern eines 10 Gewichtsprozent bis 100 Gewichtsprozent Polymer enthaltenden SOGs und das Ausheizen bei einer Temperatur von mehr als 300 Grad C aufweist.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem weiterhin die ein organisches Material enthaltende Teilschicht (34) bereitgestellt wird, die ein 10 bis 100 Gewichtsprozent Polymer enthaltendes Material aufweist.
9. Verfahren nach Anspruch 8, bei dem weiterhin die anorganische dielektrische Schicht (36) bereitgestellt wird, die mehr als 95 Prozent Siliciumdioxid, Siliciumnitrid oder Kombinationen von diesen aufweist.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem weiterhin eine oder mehrere verhältnismäßig dünne Passivierungsschichten über den strukturierten Leitern (18) vor der Bildung der ein organisches Material enthaltenden dielektrischen Schicht (32, 34) gebildet werden.
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem weiterhin die Schicht der strukturierten Leiter als eine Polysiliciumschicht gebildet wird, die auch die obere Platte von Gate-Elektroden auf in den Halbleiterbaustein integrierten Feldeffekttransistoren bildet.
12. Verfahren nach Anspruch 11, bei dem weiterhin die ein organisches Material enthaltende dielektrische Schicht über den strukturierten Leitern und dem Substrat konform aufgebracht wird.
13. Verfahren nach Anspruch 11 oder 12, bei dem weiterhin Leiter in den Durchgängen gebildet werden, um elektrische Kontakte zur Polysiliciumschicht bereitzustellen.
DE69528409T 1994-04-28 1995-04-28 Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung Expired - Fee Related DE69528409T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/234,100 US5565384A (en) 1994-04-28 1994-04-28 Self-aligned via using low permittivity dielectric

Publications (2)

Publication Number Publication Date
DE69528409D1 DE69528409D1 (de) 2002-11-07
DE69528409T2 true DE69528409T2 (de) 2003-08-21

Family

ID=22879931

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69528409T Expired - Fee Related DE69528409T2 (de) 1994-04-28 1995-04-28 Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US5565384A (de)
EP (1) EP0680084B1 (de)
JP (1) JPH0851154A (de)
KR (1) KR950034532A (de)
DE (1) DE69528409T2 (de)
TW (1) TW299484B (de)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278174B1 (en) * 1994-04-28 2001-08-21 Texas Instruments Incorporated Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide
US5488015A (en) * 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
US7294578B1 (en) 1995-06-02 2007-11-13 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US6716769B1 (en) 1995-06-02 2004-04-06 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
JPH0936226A (ja) * 1995-07-18 1997-02-07 Nec Corp 半導体装置およびその製造方法
TW384412B (en) * 1995-11-17 2000-03-11 Semiconductor Energy Lab Display device
TW391048B (en) * 1996-04-29 2000-05-21 Texas Instruments Inc Intergrated circuit insulator and method
US5854131A (en) * 1996-06-05 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having horizontally and vertically offset interconnect lines
KR100192589B1 (ko) * 1996-08-08 1999-06-15 윤종용 반도체 장치 및 그 제조방법
US6136700A (en) * 1996-12-20 2000-10-24 Texas Instruments Incorporated Method for enhancing the performance of a contact
US6303488B1 (en) * 1997-02-12 2001-10-16 Micron Technology, Inc. Semiconductor processing methods of forming openings to devices and substrates, exposing material from which photoresist cannot be substantially selectively removed
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
US6010957A (en) * 1997-06-25 2000-01-04 Advanced Micro Devices Semiconductor device having tapered conductive lines and fabrication thereof
GB2350931B (en) * 1997-06-27 2001-03-14 Nec Corp Method of manufacturing semiconductor device having multilayer wiring
JP3390329B2 (ja) * 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
US6048803A (en) * 1997-08-19 2000-04-11 Advanced Microdevices, Inc. Method of fabricating a semiconductor device having fluorine bearing oxide between conductive lines
US6875681B1 (en) * 1997-12-31 2005-04-05 Intel Corporation Wafer passivation structure and method of fabrication
US6143649A (en) * 1998-02-05 2000-11-07 Micron Technology, Inc. Method for making semiconductor devices having gradual slope contacts
KR100283028B1 (ko) * 1998-03-19 2001-03-02 윤종용 디램 셀 캐패시터의 제조 방법
KR20010042419A (ko) 1998-04-02 2001-05-25 조셉 제이. 스위니 낮은 ｋ 유전체를 에칭하는 방법
US6287751B2 (en) * 1998-05-12 2001-09-11 United Microelectronics Corp. Method of fabricating contact window
US6175147B1 (en) * 1998-05-14 2001-01-16 Micron Technology Inc. Device isolation for semiconductor devices
JP3208376B2 (ja) * 1998-05-20 2001-09-10 株式会社半導体プロセス研究所 成膜方法及び半導体装置の製造方法
TW389988B (en) * 1998-05-22 2000-05-11 United Microelectronics Corp Method for forming metal interconnect in dielectric layer with low dielectric constant
US6019906A (en) * 1998-05-29 2000-02-01 Taiwan Semiconductor Manufacturing Company Hard masking method for forming patterned oxygen containing plasma etchable layer
US6492276B1 (en) 1998-05-29 2002-12-10 Taiwan Semiconductor Manufacturing Company Hard masking method for forming residue free oxygen containing plasma etched layer
US6007733A (en) * 1998-05-29 1999-12-28 Taiwan Semiconductor Manufacturing Company Hard masking method for forming oxygen containing plasma etchable layer
US6232235B1 (en) * 1998-06-03 2001-05-15 Motorola, Inc. Method of forming a semiconductor device
US6323118B1 (en) 1998-07-13 2001-11-27 Taiwan Semiconductor For Manufacturing Company Borderless dual damascene contact
US6440863B1 (en) * 1998-09-04 2002-08-27 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned oxygen containing plasma etchable layer
US6174800B1 (en) 1998-09-08 2001-01-16 Taiwan Semiconductor Manufacturing Company Via formation in a poly(arylene ether) inter metal dielectric layer
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6245663B1 (en) * 1998-09-30 2001-06-12 Conexant Systems, Inc. IC interconnect structures and methods for making same
US6228758B1 (en) * 1998-10-14 2001-05-08 Advanced Micro Devices, Inc. Method of making dual damascene conductive interconnections and integrated circuit device comprising same
US6165898A (en) * 1998-10-23 2000-12-26 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer
US6265308B1 (en) 1998-11-30 2001-07-24 International Business Machines Corporation Slotted damascene lines for low resistive wiring lines for integrated circuit
US6495468B2 (en) 1998-12-22 2002-12-17 Micron Technology, Inc. Laser ablative removal of photoresist
US6417090B1 (en) * 1999-01-04 2002-07-09 Advanced Micro Devices, Inc. Damascene arrangement for metal interconnection using low k dielectric constant materials for etch stop layer
US6255232B1 (en) 1999-02-11 2001-07-03 Taiwan Semiconductor Manufacturing Company Method for forming low dielectric constant spin-on-polymer (SOP) dielectric layer
US6114253A (en) * 1999-03-15 2000-09-05 Taiwan Semiconductor Manufacturing Company Via patterning for poly(arylene ether) used as an inter-metal dielectric
US6211063B1 (en) 1999-05-25 2001-04-03 Taiwan Semiconductor Manufacturing Company Method to fabricate self-aligned dual damascene structures
US20030205815A1 (en) * 1999-06-09 2003-11-06 Henry Chung Fabrication method of integrated circuits with borderless vias and low dielectric constant inter-metal dielectrics
JP2001007202A (ja) * 1999-06-22 2001-01-12 Sony Corp 半導体装置の製造方法
US6498399B2 (en) * 1999-09-08 2002-12-24 Alliedsignal Inc. Low dielectric-constant dielectric for etchstop in dual damascene backend of integrated circuits
JP3430091B2 (ja) 1999-12-01 2003-07-28 Ｎｅｃエレクトロニクス株式会社 エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
US6432833B1 (en) 1999-12-20 2002-08-13 Micron Technology, Inc. Method of forming a self aligned contact opening
US6531389B1 (en) 1999-12-20 2003-03-11 Taiwan Semiconductor Manufacturing Company Method for forming incompletely landed via with attenuated contact resistance
WO2001050518A1 (en) 2000-01-03 2001-07-12 Micron Technology, Inc. Method of forming a self-aligned contact opening
US6348706B1 (en) * 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
JP4149644B2 (ja) 2000-08-11 2008-09-10 株式会社東芝 不揮発性半導体記憶装置
KR100795714B1 (ko) * 2000-08-21 2008-01-21 다우 글로벌 테크놀로지스 인크. 마이크로일렉트로닉 장치의 제조에 있어서 유기 중합체유전체용 하드마스크로서의 유기 규산염 수지
US6617239B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Subtractive metallization structure and method of making
US7172960B2 (en) * 2000-12-27 2007-02-06 Intel Corporation Multi-layer film stack for extinction of substrate reflections during patterning
US6803314B2 (en) * 2001-04-30 2004-10-12 Chartered Semiconductor Manufacturing Ltd. Double-layered low dielectric constant dielectric dual damascene method
US6989108B2 (en) 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
US20030096090A1 (en) * 2001-10-22 2003-05-22 Boisvert Ronald Paul Etch-stop resins
KR100704469B1 (ko) * 2001-12-14 2007-04-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2004071705A (ja) * 2002-08-02 2004-03-04 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
KR100480636B1 (ko) * 2002-11-22 2005-03-31 삼성전자주식회사 반도체 장치의 제조방법
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7183187B2 (en) * 2004-05-20 2007-02-27 Texas Instruments Incorporated Integration scheme for using silicided dual work function metal gates
US7235489B2 (en) * 2004-05-21 2007-06-26 Agere Systems Inc. Device and method to eliminate shorting induced by via to metal misalignment
JP5134193B2 (ja) * 2005-07-15 2013-01-30 株式会社東芝 半導体装置及びその製造方法
KR100685735B1 (ko) * 2005-08-11 2007-02-26 삼성전자주식회사 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법
EP3217425B1 (de) 2016-03-07 2021-09-15 IMEC vzw Selbstjustierte interconnects und zugehöriges verfahren

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3345C (de) * HÜSMERT & CO. in Wald bei Solingen Bügelverschlufs an Handtaschen etc
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4576900A (en) * 1981-10-09 1986-03-18 Amdahl Corporation Integrated circuit multilevel interconnect system and method
US4432035A (en) * 1982-06-11 1984-02-14 International Business Machines Corp. Method of making high dielectric constant insulators and capacitors using same
DE3234907A1 (de) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
DE3345040A1 (de) * 1983-12-13 1985-06-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid
US4683024A (en) * 1985-02-04 1987-07-28 American Telephone And Telegraph Company, At&T Bell Laboratories Device fabrication method using spin-on glass resins
JPH0715938B2 (ja) * 1985-05-23 1995-02-22 日本電信電話株式会社 半導体装置およびその製造方法
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4723978A (en) * 1985-10-31 1988-02-09 International Business Machines Corporation Method for a plasma-treated polysiloxane coating
JPH0612790B2 (ja) * 1987-02-24 1994-02-16 日本電気株式会社 半導体装置
JPS63276246A (ja) * 1987-05-08 1988-11-14 Nec Corp 半導体装置
US5110712A (en) * 1987-06-12 1992-05-05 Hewlett-Packard Company Incorporation of dielectric layers in a semiconductor
EP0296707A1 (de) * 1987-06-12 1988-12-28 Hewlett-Packard Company Einbau einer dielektrischen Schicht in eine Halbleiterstruktur
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US5141817A (en) * 1989-06-13 1992-08-25 International Business Machines Corporation Dielectric structures having embedded gap filling RIE etch stop polymeric materials of high thermal stability
JP2556146B2 (ja) * 1989-09-19 1996-11-20 日本電気株式会社 多層配線
US5198298A (en) * 1989-10-24 1993-03-30 Advanced Micro Devices, Inc. Etch stop layer using polymers
US5143820A (en) * 1989-10-31 1992-09-01 International Business Machines Corporation Method for fabricating high circuit density, self-aligned metal linens to contact windows
JPH04174541A (ja) * 1990-03-28 1992-06-22 Nec Corp 半導体集積回路及びその製造方法
JPH04127454A (ja) * 1990-09-18 1992-04-28 Nec Corp 半導体装置
JPH04311059A (ja) * 1991-04-09 1992-11-02 Oki Electric Ind Co Ltd 配線容量の低減方法
US5246883A (en) * 1992-02-06 1993-09-21 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US5393712A (en) * 1993-06-28 1995-02-28 Lsi Logic Corporation Process for forming low dielectric constant insulation layer on integrated circuit structure

Also Published As

Publication number Publication date
DE69528409D1 (de) 2002-11-07
US5565384A (en) 1996-10-15
KR950034532A (de) 1995-12-28
TW299484B (de) 1997-03-01
EP0680084B1 (de) 2002-10-02
EP0680084A1 (de) 1995-11-02
JPH0851154A (ja) 1996-02-20

Similar Documents

Publication Publication Date Title
DE69528409T2 (de) Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung
DE102017112820B4 (de) Steckkontakte und Verfahren zu deren Bildung
DE69512125T2 (de) Herstellung von Löchern in polymerischen Materialien
DE69531085T2 (de) Verbesserungen in, an oder in Bezug auf Halbleiteranordnungen
DE102016117486B4 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE102008059871B4 (de) Feuchtigkeitsbarrierenkondensatoren in Halbleiterkomponenten
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE3888937T2 (de) Verfahren zum Herstellen von integrierten Schaltungen mit FET.
DE69527104T2 (de) Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts
DE69327600T2 (de) Herstellungsverfahren von Submikronkontakten
DE10236682A1 (de) Halbleitervorrichtung
DE3834241A1 (de) Halbleitereinrichtung
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE69526486T2 (de) Verfahren zum Herstellen einer Kontaktfläche in einer integrierten Schaltung
DE102020110480B4 (de) Middle-of-Line-Interconnect-Struktur und Herstellungsverfahren
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102016114923B4 (de) Halbleiter-Bauelement und ein Verfahren zu dessen Herstellung
DE3856439T2 (de) Halbleiteranordnung mit einer zusammengesetzten isolierenden Zwischenschicht
DE102020129523A1 (de) Duale dielektrische schicht für schliessende verbindungsstelle in luftspaltstrukturen
DE3877282T2 (de) Verfahren zum herstellen einer halbleiter-vorrichtung.
DE102022100822A1 (de) Verringerung der oxidation durch gesondertes ätzen der opfer- und der schutzschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee