DE3345040A1 - Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid - Google Patents
Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimidInfo
- Publication number
- DE3345040A1 DE3345040A1 DE19833345040 DE3345040A DE3345040A1 DE 3345040 A1 DE3345040 A1 DE 3345040A1 DE 19833345040 DE19833345040 DE 19833345040 DE 3345040 A DE3345040 A DE 3345040A DE 3345040 A1 DE3345040 A1 DE 3345040A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- polyimide
- metallization
- polyimide layer
- inorganic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
- Verfahren zur Herstellung einer eingeebneten, die zwei
- Metallisierungen trennenden anorganischen Isolationsschicht unter Verwendung von Polyimid.
- Die Patentanmeldung betrifft ein Verfahren zur Herstellung einer eingeebneten, zwei Metallisierungen trennenden anorganischen Isolationsschicht vor dem Aufbringen der, insbesondere als Leiterbahnebene bei integrierten Schaltungen vorgesehenen zweiten Metallisierung unter Verwendung einer Polyimidschicht.
- Die zunehmende Packungsdichte bei hochintegrierten Halbleiterbausteinen bringt, aufgrund der dadurch bedingten Verringerung der lateralen Strukturabmessungen ohne entsprechende Abnahme der Schichtdicke und der Zunahme der Verdrahtungsebenen, Probleme bei der Strukturierung und der Kantenbedeckung der Leiterbahnen mit sich. Zur Behebung dieser Schwierigkeiten ist, besonders bei mehr als drei Verdrahtungsebenen, eine möglichst weitgehende Einebnung der vorangehenden Leiterbahnebene (n) durch die diese isolierende Schicht notwendig.
- Aufgabe der Erfindung ist es daher, ein Verfahren bzw.
- einen Schichtaufbau zu schaffen, mit dem eine nahezu ebene Oberfläche nach der Herstellung der anorganischen Isolationsschicht erreicht wird.
- Aus dem J. Vac. Sci. Technol., Vol. 15, No. 3, (1978) ist auf den Seiten 1105 - 1112 aus einem Aufsatz von C. Y.
- Ting et. al. bekannt, die isolierende Schicht durch Sputtern mit hoher Bias-Spannung abzuscheiden, um dadurch eine gewisse Einebnung zu erhalten.
- Ein weiteres Verfahren zur Einebnung ist aus dem J.
- Electrochem. Soc. 128 #1981), Seiten 423 bis 429 aus einem Aufsatz von Adams und Capio zu entnehmen, welches auf dem Ätzen einer mit Fotolack weitgehend eingeebneten Isolationsschicht bei gleicher Ätzrate für den Lack und das Isolationsmaterial beruht.
- In einem Aufsatz von Haszuki in den Proceed. des VLSI-Symposiums, Tokio 1982, Abstr. 2-1, Seiten 18/19 wird vorgeschlagen, die Einebnung ausgehend von einer Si02/SiN-Doppel schicht durch Ausnützung der Polymerbildung an den Flanken der Gräben bei bestimmten Bedingungen beim reaktiven Ionenätzen zu erreichen.
- Aus Thjn Solid Films" 82 (1981) Seite 145 bis 163 ist aus einem Aufsatz von Wilson bekannt, hochtemperaturbeständige Polymere, die durch "spin on'1-Verfahren (Aufschleudern) aufgebracht werden, wie Polyimide, für die Einebnung einzusetzen. Dabei unterscheidet man zwei Varianten: Bei der einen werden die Leiterbahnstrukturen zum Beispiel mit einer Polyimidvorstufe durch Aufschleudern beschichtet, die anschließend durch Tempern in Polyimid umgewandelt wird. Auf diese Weise werden eine gute Kantenbedeckung und abgeflachte Flanken, aber nur eine unvollständige Einebnung der beschichteten Strukturen erreicht.
- Bei der zweiten Variante werden die Leiterbahnen mit Polyimid eingeebnet, welches anschließend soweit zurückgeätzt wird, bis die zu kontaktierenden Flächen freigelegt sind. Danach wird sofort die nächste Metallisierungsebene aufgebracht.
- Dabei ergeben sich folgende Probleme: 1. Mit den für die Nehrlagenmetallisierung gebräuchlichen Dicken der Isolationsschicht (ca. 1 Mm = Dicke über der Leiterbahn) werden zum Beispiel 2 Rm breite und 1 pm hohe Strukturen in 5 #m-Raster nur zu ca. 50 % eingeebnet. (Dabei wird die Einebnung definiert als 1 minus das Verhältnis des verbleibenden Niveauunterschiedes zum anfänglichen Unterschied mal 100). Für mehr als eine Metallisierungsebene ist diese Einebnung unzureichend. Darüber hinaus ist der Einebnungsgrad stark von der Topologie der Leiterbahnebene abhängig.
- Die zweite Variante bietet zwar eine nahezu vollständige Einebnung, setzt aber voraus, daß die zu kontaktierenden Flächen auf einer Höhenlinie liegen. Dies hat andererseits zur Folge, daß alle auf dieser "Höhenlinie't liegenden Flächen vor der nachfolgenden Metallisierung freigelegt werden.
- 2. Die Fein-Strukturierung von Polyimid fordert wegen der geringen Selektivtät zu Fotolack eine anorganische Ätzmaske. Hierfür bietet sich zum Beispiel Siliziumnitrid an, welches durch CVD-Abscheidung aus dem Plasma hergestellt ist. Wegen ihrer Wirkung als Feuchtigkeitsbarriere verbleibt die Maske sinnvollerweise nach dem Ätzen auf der Polyimid-Schicht. Dies erfordert Ätzverfahren bzw.
- Maßnahmen, durch die ein Uberhang der Maske vermieden wird und erschwert die Realisierung abgeflachter und/oder abgerundeter Ätzflanken.
- 3. Die Herstellung überlappender Viaholes (Kontaktlöcher) ist mangels Ätzstops schwierig.
- 4. Polyimid muß möglichst hermetisch abgeschlossen sein, da die Möglichkeit der Feuchteaufnahme zu einer Verschiebung der Kenndaten der Bausteine führen kann.
- 5. Beim Tempern der Polyimid-Vorstufe und weiteren Prozeßschritten ist nicht auszuschließen, daß es zu einer unerwünschten Wechselwirkung zwischen dem Polyimid und der (den) darunterliegenden Schicht(en) kommt. Aus diesem Grund kann es erforderlich sein, vor der Polyimid-Beschichtung eine zusätzliche Schicht aufzubringen. Die Strukturierung dieser Schicht bereitet jedoch Probleme, da in der Regel die Selektivität der Ätzmaske gering und die Dicke vergleichbar oder größer ist.
- 6. Der Einsatz von Polyimid kann zu einer Veränderung der elektrischen Kenndaten der Bausteine führen. Der Anteil von Polyimid an der Isolationsschicht sollte daher möglichst gering sein.
- Die Erfindung umgeht all diese Schwierigkeiten und löst das Problem der Einebnung durch folgende Verfahrensmerkmale: a) die Polyimidschicht wird auf die zu isolierende und einzuebnende Oberfläche der ersten Metallisierung in solch einer Schichtdicke aufgebracht, daß eine vollständig ebene Oberfläche entsteht, b) die Polyimidschicht wird durch ein Trockenätzverfahren soweit ganzflächig wieder abgetragen, bis die Oberfläche der ersten Metallisierung freigelegt ist, c) darauf wird die aus anorganischem Material bestehende Isolationsschicht in einer der gewünschten Isolation entsprechenden Schichtdicke abgeschieden, d) die anorganische Isolationsschicht wird mittels Foto-und Trockenätztechnik strukturiert und e) die zweite Metallisierung wird in bekannter Weise hergestellt.
- Es liegt im Rahmen der Erfindung daß in Abänderung des fahrens nach Anspruch 1 beim Vorliegen einer in unterschiedlichen Höhen verlaufenden ersten Metallisierung gemäß Verfahrensschritt b) die Polyimidschicht soweit abgeätzt wird, bis die obersten Bereiche der Metallisierungsoberfläche freigelegt sind und daß gemäß Verfahrensschritt d) zunächst die anorganische Isolationsschicht mittels Foto- und Trockenätztechnik strukturiert wird und in einem zusätzlichen Ätzprozeß anschließend die Polyimidschicht entsprechend strukturiert und abgeätzt wird.
- Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind aus den Unteransprüchen zu entnehmen.
- Das Verfahren nach der Lehre der Erfindung eignet sich nicht nur für die Herstellung von integrierten Halbleiterschaltungen in VLSI-Technik, sondern ist überall da anwendbar, wo eine ebene Oberfläche erwünscht und die einebnende Polymerschicht mit dem Gesamtprozeß verträglich ist, zum Beispiel bei der Mikromagnetik zur Einebnung der Spule von Dünnschicht-Magnetköpfen.
- Anhand der Figuren 1 bis 10 sollen weitere Einzelheiten der Erfindung an zwei Ausführungsbeispielen noch näher erläutert werden. Dabei zeigen die Figuren 1 bis 5 im Schnittbild die Prozeßfolge beim Vorliegen eines einfachen Ausgangsprofiles und die Figuren 6 bis 10 die Prozeßfolge, wenn das Ausgangsprofil (gemäß Patentanspruch 2) in unterschiedlichen Höhen vorliegt.
- In allen Figuren sind gleiche Teile mit gleichen Bezugszeichen bezeichnet.
- Ausführungsbeispiel 1: Figur 1 zeigt das Ausgangsprofil Dabei ist mit 1 das die Bauelementstruktur enthaltende Substrat und mit 2 die erste Leiterbahnebene (Metallisierungsstruktur) bezeichnet.
- Figur 2: Auf die zu isolierende und einzuebnende Leiterbahnebene 2 wird eine Polyimidschicht 3 in bekannter Weise aufgebracht. Die Dicke der Polyimidschicht 3 wird aber unabhängig von der vorgegebenen Dicke der Isolationsschicht 4 so gewählt, daß die Strukturen 2 vollständig eingeebnet werden (zum Beispiel bei einer 2,0 Mm breiten und 1,0 pm hohen Struktur mit einer ca. 2 Mm dicken Polyimidschicht).
- Figur 3: die Polyimidschicht 3 wird mit einem Ätzverfahren, zum Beispiel durch Plasmaätzen oder reaktives Ionenätzen ganzflächig abgeätzt, bis die Oberfläche der Leiterbahnen 2 freigelegt ist. Dieser Endpunkt wird mittels optischer Emissionspektroskopie bestimmt.
- Figur 4: Die anorganische Isolationsschicht, deren Schichtdicke in der Regel durch die geforderte Isolation zwischen den Leiterbahnebenen 2 und 5 festgelegt ist, besteht vorzuzgsweise aus Schichten bzw. Schichtkombinationen von Siliziumnitrid oder Siliziumoxid oder Siliziumoxid/Siliziumnitrid, das (die) durch Prozesse aufgebracht wird (werden), die zu keiner Beeinträchtigung der Polyimid-Eigenschaften führt (führen), zum Beispiel plasmaunterstütztes CVD (= chemical vapor deposition), Sputtern oder Aufschleudern und anschließendes Tempern von spln on" SiO2-Glas. Mit diesen Maßnahmen bzw. Prozeßschritten wird eine nahezu ebene Oberfläche der Isolationsschicht vor der nachfolgenden Strukturierung und Metallisierung erreicht.
- Figur 5: Die anorganische Isolationsschicht 4 wird dann mittels Foto- und Trockenätztechnik strukturiert und die zweite Leiterbahnebene 5 in bekannter Weise aufgebracht.
- Das erfindungsgemäße Verfahren läßt sich beliebig oft wiederholen und kann vor jeder Metallisierungsebene zur Erzielung einer ebenen Oberfläche der Isolationsschicht 4 eingesetzt werden.
- Ausführunqsbeispiel 2: Figur 6 zeigt das Aüsfgangsprofil vor der Polyimidbeschichtung. Mit 1 ist das Substrat, mit 2 die erste Leiterbahnebene bezeichnet.
- Figur 7: In gleicher Weise wie beim Ausführungsbeispiel 1 wird eine Polyimidschicht 3 aufgebracht.
- Figur 8: Zum Unterschied zum Ausführungsbeispiel 1 wird die Polyimidschicht 3 soweit zurückgeätzt, bis die Oberfläche 2a der am weitesten oben liegenden Leiterbahnen 2 freigelegt ist.
- Figur 9: Die anorganische Isolationsschicht 4 wird analog wie beim Ausführungsbeispiel 1 aufgebracht.
- Figur 10: Nach der Fototechnik erfolgt nun das Ätzen in zwei Teil schritten. Zunächst wird die anorganische Schicht 4 und anschließend die im Vergleich zum bekannten Polyimid-Prozeß weniger dicke Polyimidschicht 3 geätzt. Es ergibt sich der in Figur 10 dargestellte Schichtaufbau.
- Das erfindungsgemäße Verfahren hat gegenüber den bekannten Einebnungsverfahren folgende Vorteile: 1. Es wird eine nahezu vollständige Einebnung der anorganischen Isolationsschicht erreicht, und zwar weitgehend unabhängig von der Topologie der Leiterbahnebene.
- 2. Die Polyimidschicht wird entweder nicht strukturiert (Ausführungsbeispiel 1) oder ist, wenn sie strukturiert wird, dünner (Ausführungsbeispiel 2). Das isotrope/anisotrope Ätzen der Viaholes zur Verbesserung der Kantenbedeckung durch Aluminium ist möglich.
- 3. Beim anisotropen Ätzen der infrage kommenden anorganischen Dielektrika ist der Abtrag der Polyimidschicht relativ gering.
- 4. Es entstehen keine Kontaktlöcher im Polyimid (Ausfiihrungsbeispiel 1) oder die Grenzflächen des Polyimids in den Kontaktlöchern ist kleiner (Ausführungsbeispiel 2).
- 5. Eine zusätzliche anorganische Schicht zwischen den Leiterbahnen und Polyimid zur Vermeidung unerwünschter Wechselwirkungen beim Tempern der Polyimid-Vorstufe und weiteren Prozeßschritten ist bei Abstimmung mit dem Ätzverhalten und der Dicke der Isolationsschicht möglich. Gemäß Ausführungsbeispiel 2 erfolgt eventuell ein relativ geringer Abtrag der Isolationsschicht, der aber nicht ins Gewicht fällt, da die Isolationsschicht wesentlich dicker ist.
- 6. Es verbleibt nur die zur Einebnung notwendige Polyimidschicht auf dem Baustein. Die Isolation zur nachfolgenden Leiterbahnebene erfolgt durch ein anorganisches Dielektrikum. Gemäß Ausführungsbeispiel 2 hängt der Anteil der Polyimidschicht an der Isolationsschicht von der Topologie der Leiterbahnen ab.
- 9 Patentansprüche 10 Figuren
Claims (9)
- Patentansprüche Verfahren zur Herstellung einer eingeebneten, die zwei Metallisierungen (2, 5) trennenden anorganischen Isolationdschicht (4) vor dem Aufbringen der insbesondere als Leiterbahnebenen bei integrierten Schaltungen vorgesehenen zweiten Metallisierung (5) unter Verwendung einer Polyimidschicht (3), d a d u r c h g e k e n n z e i c h -n e t , daß a) die Polyimidschicht (3) auf die zu isolierende und einzuebnende Oberfläche (1, 2) der ersten Metallisierung (2) in solch einer Schichtdicke aufgebracht wird, daß eine vollständig ebene Oberfläche entsteht, b) die Polyimidschicht (3) durch ein Trockenätzverfahren soweit ganzflächig wieder abgetragen wird, bis die Oberfläche der ersten Metallisierung (2) freigelegt ist, c) darauf die aus anorganischem Material bestehende Isolationsschicht (4) in einer der gewünschten Isolation entsprechenden Schichtdicke abgeschieden wird, d) die anorganische Isolationsschicht (4) mittels Foto-und Trockenätztechnik strukturiert wird und e) die zweite Metallisierung (5) in bekannter Weise hergestellt wird.
- 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß in Abänderung des Verfahrens bei Vorliegen einer in unterschiedlichen Höhen verlaufenden ersten Metallisierung (2) gemäß Verfahrensschritt b) die Polyimidschicht (3) soweit abgeätzt wird, bis die obersten Bereiche (2a) der Metallisierungsoberfläche (2) freigelegt sind, und daß gemäß Verfahrensschritt d) zunächst die anorganische Isolationsschicht (4) mittels Foto- und Trockenätztechnik strukturiert wird und in einem zusätzlichen Ätzprozeß anschließend die Polyimidschicht (3) entsprechend strukturiert und abgeätzt wird.
- 3. Verfahren nach Anspruch 1 und 2, d a d u r c h g e k e n n z e i c h n e t , daß als Trockenätzverfahren Plasmaätzverfahren und/oder reaktive Ionenätzverfahren verwendet werden.
- 4. Verfahren nach Anspruch 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß als anorganische Isolationsschichten (4) Schichten oder Schichtkombinationen verwendet werden, die aus Siliziumnitrid und/oder Siliziumoxid, das durch Abscheidung aus dem Plasma erzeugt ist, oder aus im Schleuderverfahren aufgebrachten SiO2 bestehen.
- 5. Verfahren nach Anspruch 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß vor dem Aufbringen der Polyimidschicht (3) eine im Vergleich zur anorganischen Isolationsschicht (4) wesentlich dünnere Zwischenschicht aufgebracht wird.
- 6. Verfahren nach Anspruch 5, d a d u r c h g e -k e n n z e i c h n e t , daß für die Zwischenschicht Siliziumnitrid und/oder Siliziumoxid verwendet wird.
- 7. Verfahren nach Anspruch 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß der Endpunkt des Ätzabtrages nach Verfahrensschritt b) mittels optischer Emissionsspektroskopie bestimmt wird.
- 8. Verfahren nach Anspruch 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß die Prozeßfolge für mehrere Metallisierungsebenen beliebig oft wiederholbar ist.
- 9. Verwendung des Verfahrens nach Anspruch 1 bis 8 zur Einebnung der Spule von Dünnschicht-Magnetköpfen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833345040 DE3345040A1 (de) | 1983-12-13 | 1983-12-13 | Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833345040 DE3345040A1 (de) | 1983-12-13 | 1983-12-13 | Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3345040A1 true DE3345040A1 (de) | 1985-06-13 |
Family
ID=6216815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833345040 Withdrawn DE3345040A1 (de) | 1983-12-13 | 1983-12-13 | Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3345040A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3627417A1 (de) * | 1986-08-13 | 1988-02-18 | Siemens Ag | Verfahren zum herstellen von niederohmigen verbindungen in der isolationsschicht zwischen zwei metallisierungsebenen |
DE3742669A1 (de) * | 1987-12-16 | 1989-06-29 | Siemens Ag | Integrierte schaltung und verfahren zur herstellung |
DE4311509A1 (de) * | 1992-05-16 | 1993-11-18 | Gold Star Electronics | Verfahren zum Herstellen eines Halbleiterbauelements |
EP0680084A1 (de) * | 1994-04-28 | 1995-11-02 | Texas Instruments Incorporated | Selbstjustierende Loch unter Verwendung von Dielektricum mit niedriger Dielektrizitätskonstante |
US5747880A (en) * | 1994-05-20 | 1998-05-05 | Texas Instruments Incorporated | Interconnect structure with an integrated low density dielectric |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2634095C2 (de) * | 1976-07-29 | 1982-11-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Abflachung und Einebnung von Stufen auf der Oberfläche einer integrierte Schaltungen aufweisenden Halbleiterscheibe |
GB2119166A (en) * | 1982-04-19 | 1983-11-09 | Mitel Corp | Integrated circuit planarizing process |
-
1983
- 1983-12-13 DE DE19833345040 patent/DE3345040A1/de not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2634095C2 (de) * | 1976-07-29 | 1982-11-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Abflachung und Einebnung von Stufen auf der Oberfläche einer integrierte Schaltungen aufweisenden Halbleiterscheibe |
GB2119166A (en) * | 1982-04-19 | 1983-11-09 | Mitel Corp | Integrated circuit planarizing process |
Non-Patent Citations (3)
Title |
---|
Z.: Electronics (Febr. 1978) S. 48 u. 50 * |
Z.: J. Electrochem. Soc., Bd. 128(Febr. 1981) S. 423-429 * |
Z.: J. Electrochem. Soc., Bd. 129 (Okt. 1982) S. 2278-2282 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3627417A1 (de) * | 1986-08-13 | 1988-02-18 | Siemens Ag | Verfahren zum herstellen von niederohmigen verbindungen in der isolationsschicht zwischen zwei metallisierungsebenen |
DE3742669A1 (de) * | 1987-12-16 | 1989-06-29 | Siemens Ag | Integrierte schaltung und verfahren zur herstellung |
DE4311509A1 (de) * | 1992-05-16 | 1993-11-18 | Gold Star Electronics | Verfahren zum Herstellen eines Halbleiterbauelements |
EP0680084A1 (de) * | 1994-04-28 | 1995-11-02 | Texas Instruments Incorporated | Selbstjustierende Loch unter Verwendung von Dielektricum mit niedriger Dielektrizitätskonstante |
US5747880A (en) * | 1994-05-20 | 1998-05-05 | Texas Instruments Incorporated | Interconnect structure with an integrated low density dielectric |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69222586T2 (de) | Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung | |
DE69425636T2 (de) | Planarisierungstechnik für eine integrierte Schaltung | |
DE4490400C2 (de) | Verfahren zum Bilden von tiefen, leitenden Durchkontaktierungen und eine Verbindungsschicht, die nach diesem Verfahren gebildete Durchkontaktierungen enthält | |
DE10256346B4 (de) | Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür | |
DE3780795T2 (de) | Verfahren zur herstellung einer halbleiteranordnung vom typ "halbleiter auf isolator". | |
EP1454344B1 (de) | Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator | |
DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
DE69228099T2 (de) | Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur | |
WO2007068590A1 (de) | Mikromechanisches bauelement und herstellungsverfahren | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE19626039A1 (de) | Verfahren zum Herstellen einer Metalleitung | |
DE3789680T2 (de) | Verfahren zur Herstellung von Halbleiterbauelementen. | |
DE4222584C2 (de) | Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen | |
DE69416808T2 (de) | Verfahren zur Herstellung einer mehrschichtigen Halbleitervorrichtung | |
DE69324524T2 (de) | Verfahren zur Herstellung eines Halbleiter-Speicherbauteils | |
EP0166893B1 (de) | Trockenätzverfahren | |
DE19808333A1 (de) | Bipolartransistor auf einem Substrat mit Halbleiter auf Isolator | |
EP0103879A1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung | |
WO1999016125A1 (de) | Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat | |
EP0105189B1 (de) | Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren | |
DE3345040A1 (de) | Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid | |
EP0103690B1 (de) | Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen | |
DE4408564C2 (de) | Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung | |
EP0013728A1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
DE19719909A1 (de) | Zweifaches Damaszierverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 21/31 |
|
8139 | Disposal/non-payment of the annual fee |