DE3780795T2 - Verfahren zur herstellung einer halbleiteranordnung vom typ "halbleiter auf isolator". - Google Patents

Verfahren zur herstellung einer halbleiteranordnung vom typ "halbleiter auf isolator".

Info

Publication number
DE3780795T2
DE3780795T2 DE8787202644T DE3780795T DE3780795T2 DE 3780795 T2 DE3780795 T2 DE 3780795T2 DE 8787202644 T DE8787202644 T DE 8787202644T DE 3780795 T DE3780795 T DE 3780795T DE 3780795 T2 DE3780795 T2 DE 3780795T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor body
polish
chemomechanically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787202644T
Other languages
English (en)
Other versions
DE3780795D1 (de
Inventor
Elizabeth Maria Leon Alexander
Jan Haisma
Theodorus Martinus Michielsen
Der Velden Johannes Wilhel Van
Johannes Franciscus Verhoeven
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3780795D1 publication Critical patent/DE3780795D1/de
Application granted granted Critical
Publication of DE3780795T2 publication Critical patent/DE3780795T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung vom "Semiconductor On Insulator"-Typ ("Halbleiter auf Isolator"), mit mindestens einem Trägerkörper und einem einkristallinen Halbleiterkörper, wobei beide Körper mit mindestens einer ebenen, optisch glatten Oberfläche versehen sind, und beide Körper mit ihren ebenen Oberflächen miteinander verbunden werden, während mindestens eine der miteinander verbundenen Oberflächen eine elektrisch isolierende Schicht hat, woraufhin der Halbleiterkörper durch Entfernen von Material auf einen gewünschten Wert dünner gemacht wird.
  • Ein solches Verfahren ist aus "Applied Physics letters", Band 43, Nr. 3, August 1983, S. 263-265 bekannt. In diesem bekannten Verfahren wird der Halbleiterkörper mit Hilfe elektrochemischen dickenreduzierenden Ätzens dünn gemacht. Die hierfür im allgemeinen verwendeten Ätzmittel enthalten als einen ihrer Bestandteile Flußsäure. Diese HF-haltigen Ätzmittel greifen nicht nur das häufig als Halbleitermaterial verwendete Silicium an, sondern auch das häufig als Isolator verwendete Siliciumdioxid. Außerdem können mechanischer Spannung ausgesetzte Teile des Halbleiterkörpers von solchen Ätzmitteln bevorzugt angegriffen werden. Darüberhinaus müssen chemische Ätzmittel mit großer Sorgfalt behandelt werden, um eine Verschmutzung der Umwelt zu vermeiden. Falls weitere Isolationsbereiche in der dünngeätzten Halbleiterschicht erhalten werden sollen, muß eine Anzahl weiterer Verarbeitungsschritte nach dem bekannten Verfahren ausgeführt werden.
  • Aufgabe der Erfindung ist es, ein Verfahren der eingangs erwähnten Art zu verschaffen, in dem Nachteile des elektrochemischen Ätzens vermieden werden, in dem die Schichtdicke des dünngeätzten Halbleiterkörpers genau überwacht wird und in dem gleichzeitig gegeneinander isolierte Bereiche erhalten werden können, ohne daß weitere komplizierte Prozeßschritte notwendig sind.
  • Zur Lösung dieser Aufgabe werden bei dem erfindungsgemäßen Verfahren Rillen mit einer Tiefe, die gleich der gewünschten Dicke der dünn zu machenden Schicht ist, an einer Oberfläche des monokristallinen Halbleiterkörpers angebracht, die mit Killen versehene Oberfläche mit einer polierfesten Schicht bedeckt, diese Schicht mit einer Schicht aus chemomechanisch polierbarem Material mit einer die Rillendicke übersteigenden Dicke bedeckt, letztere Schicht eben und glatt poliert, woraufhin die polierte Oberfläche des Halbleiterkörpers mit der glatten, ebenen Fläche des Trägerkörpers verbunden wird und der Halbleiterkörper dann dünn gemacht wird, wobei mindestens der letzte Teil dieser Behandlung aus einem auf der polierfesten Schicht endenden Polierschritt besteht. So wird ein "Halbleiter auf Isolator" erhalten, wobei sehr reproduzierbar eine dünne Halbleiterschicht erhalten wird, die in eine Vielzahl isolierter Gebiete unterteilt ist.
  • In einer bevorzugten Ausführungsform eines erfindungsgemäßen Verfahrens wird der auf der mit Killen versehenen Oberfläche des Halbleiterkörpers ausgeführte Polierschritt bis zur Ebenheit des chemomechanisch polierbaren Materials bis zur polierfesten Schicht herab fortgesetzt. Die Dicke der Halbleiterschicht auf dem Isolator ist dann exakt festgelegt, da sowohl vor als auch nach dem Verbinden des Halbleiterkörpers mit dem Trägerkörper ein Polierschritt ausgeführt wird, der auf der polierfesten Schicht endet, die in der mit Rillen versehenen Oberfläche gebildet ist.
  • Die polierfeste Schicht kann vorzugsweise aus Siliciumnitrid (Si&sub3;N&sub4;) oder einem verdichteten Siliciumdioxid (SiO&sub2;) bestehen.
  • Das chemomechanisch polierbare Material kann erfindungsgemäß aus unverdichtetem Siliciumoxid bestehen. Andere Materialien, wie polykristallines Silicium, sind auch geeignet. Im letztgenannten Fall kann zwischen der Schicht aus polykristallinem Silicium und der polierfesten Schicht aus Siliciumnitrid eine polierfeste Schicht aus verdichtetem Siliciumoxid vorgesehen sein. Hiermit wird eine isolierende Schicht von sehr guter Qualität erhalten. Die mit Hilfe des erfindungsgemäßen Verfahrens erhaltene Halbleiteranordnung ist besonders zur Bildung einer dreidimensionalen IC-Struktur geeignet. Hierzu werden IC-Strukturen erfindungsgemäß in einer dünnen Halbleiterschicht angebracht, mit der Folge, daß die Oberfläche Ausprägungen aufweist, während chemomechanisch polierbares isolierendes Material auf der Oberfläche deponiert wird, wobei dieses Material beispielsweise mittels Polieren planarisiert wird, bis eine dünne isolierende Schicht über den Halbleiterstrukturen übrigbleibt, das Ganze ein erstes Register darstellt, das den Trägerkörper bildet, auf dem ein zweiter Halbleiterkörper in der in Anspruch 1 angegebenen Weise angebracht wird, wobei die dünne Halbleiterschicht von IC-Strukturen ein zweites Register bildet, und einige weitere analoge Schritte ausgeführt werden, um einen dreidimensionalen Stapel von ICs zu bilden.
  • Es sei bemerkt, daß aus "IBM TDB, Band 16, Nr. 9, Febr. 1974, S. 2869-2870) an sich bekannt ist, durch Rückpolieren eines Siliciumkörpers bis auf eine polierfeste Schicht hinab Inseln aus Silicium zu bilden.
  • Die Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
  • Fig. 1 einen Halbleiterkörper mit mindestens einer ebenen und glatten Hauptoberfläche,
  • Fig. 2 den Halbleiterkörper mit Rillen,
  • Fig. 3 den mit einer polierfesten Schicht bedeckten Halbleiterkörper,
  • Fig. 4 den Halbleiterkörper aus Fig. 3, auf dem eine Schicht aus polierbarem Material angebracht ist,
  • Fig. 5 den Halbleiterkörper aus Fig. 4, wobei die Schicht aus polierbarem Material eben und glatt poliert ist,
  • Fig. 6 den Halbleiterkörper aus Fig. 4, wobei das glatt und eben Polieren bis auf die polierfeste Schicht herab fortgesetzt worden ist,
  • Fig. 7 den mit einem Trägerkörper verbundenen Halbleiterkörper aus Fig. 6,
  • Fig. 8 die Kombination aus Fig. 7, in der der Halbleiterkörper dünner gemacht worden ist,
  • Fig. 9 die Kombination aus Fig. 8, in der das Dünnmachen durch ein stoppendes Herabpolieren bis auf die polierfeste Schicht beendet worden ist, und
  • Fig. 10 einen dreidimensionalen Stapel-IC.
  • Das Verfahren, mit dem ein "Halbleiter auf Isolator" erhalten wird, ist in den Fig. 1 bis 9 schrittweise dargestellt. Fig. 1 zeigt einen Halbleiterkörper 1, von dem mindestens die Hauptoberfläche 2 eben und glatt gemacht worden ist. In dem beispielsweise aus Silicium bestehenden Halbleiterkörper werden im Bereich der Hauptoberfläche 2 Rillen 3 angebracht. Die Tiefe dieser Rillen hängt von der gewünschten Schichtdicke der endgültigen Halbleiterschicht auf dem zu bildenden "Halbleiter auf Isolator" ab. Die Rillen 3 sind mit einer polierfesten Schicht 4 aus isolierendem Material bedeckt (siehe Fig. 3). Das Material der Schicht 4 kann Siliciumnitrid (Si&sub3;N&sub4;) sein; andere geeignete Materialien, wie durch Abscheidung aus Tretraethylorthosilicat (TEOS) und anschließender Wärmebehandlung erhaltenes verdichtetes Siliciumdioxid, können auch verwendet werden. Die Dicke der Schicht 4 beträgt vorzugsweise einige hundert Nanometer.
  • Die auf diese Weise vorbereitete Halbleiterscheibe wird an der mit Rillen versehenen Oberfläche mit einem chemomechanisch polierbaren Material 5 bedeckt, dessen Schichtdicke größer als die Tiefe der Rillen 3 ist. Die in Fig. 4 abgebildete Schicht 5 kann aus polykristallinem Silicium bestehen, das beispielsweise mit LPCVD (Low Pressure Chemical Vapour Deposition, chemische Abscheidung aus der Gasphase bei niedrigem Druck) aufgebracht ist. Ein anderes geeignetes Material ist ein durch Abscheidung aus Tetraethylorthosilicat (TEOS) erhaltenes unverdichtetes Siliciumdioxid. Diese Schicht 5 wird chemomechanisch poliert, bis sie eben ist. Dieser Vorgang kann fortgesetzt werden, bis noch eine Schicht polierbaren Materials auf der gesamten Hauptoberfläche 2 vorhanden ist (siehe Fig. 5), oder die Polierbehandlung wird bis zur polierfesten Schicht 4 herab fortgesetzt, was durch stoppendes Polieren angedeutet wird (siehe Fig. 6). Dieses chemomechanische Polieren ist ein Poliervorgang, bei dem beispielsweise kolloidales Siliciumdioxid in alkalischer Lösung mit einem oxidierenden Mittel, beispielsweise mit dem unter dem Markennamen Syton W 30 von Monsanto vertriebenen Poliermittel, verwendet wird.
  • Um einen "Halbleiter auf Isolator" zu bilden, wird der Halbleiterkörper jetzt an einem Trägerkörper befestigt. Fig. 7 zeigt den mit einem Trägerkörper 6 verbundenen Halbleiterkörper von Fig. 6. Der abgebildete Trägerkörper ist aus einkristallinem Silicium gebildet, von dem eine Oberfläche mit einer isolierenden Schicht 7 aus thermisch aufgewachsenem Siliciumdioxid versehen ist, die eine Dicke von beispielsweise 1 ,um hat. Für den Trägerkörper kann auch ein anderes Material, wie z. B. Quarzglas, gewählt werden.
  • Zur Verbindung des Trägerkörpers 6 mit dem Halbleiterkörper 1 können verschiedene Techniken eingesetzt werden. Sehr vorteilhaft ist eine durch Ansprengen, d. h. eine optimierte Van-der-Waals-Verbindung (siehe z. B. EP 137537), erzeugte Verbindung. Eine Fließglasverbindung der in "Applied Physics Letters" 43, August 1983, S. 263-265, beschriebenen Art ist auch möglich. Eine weitere Möglichkeit ist Stoßdiffusion, wie in EP 1219 beschrieben. Etwas komplizierter ist der Schritt der anodischen Verbindung (siehe Journal of Applied Physics, 58 (3), August 19875, S. 1240-1247).
  • Der Halbleiterkörper 1 wird jetzt dünn gemacht. Das kann in mehreren Schritten geschehen. Vorzugsweise enthalten all diese Schritte, aber in jedem Fall der letzte Schritt, einen chemomechanischen Poliervorgang, und dabei wird eine stoppende Polierbehandelung bis herab zur polierfesten Schicht 4 ausgeführt. Hierzu kann wieder das erwähnte Poliermittel verwendet werden. Die Fig. 8 und 9 zeigen einige Schritte.
  • Bild 9 zeigt den "Halbleiter auf Isolator". Dadurch, daß die Rillen angebracht sind und bis herab zur Schicht 4 das stoppende Polieren ausgeführt wird werden zueinander isolierte Halbleiterbereiche erhalten, deren Dicke sehr genau bestimmt ist. Beispielsweise können in diesen Bereichen integrierte Schaltungen angebracht werden.
  • Die Dicke der Halbleiterbereiche kann für viele Anwendungen zwischen 0,1 um und 3 um liegen. Für Leistungs-ICs wird vorzugsweise eine größere Dicke, z. B. 5 um, gewählt. Diese Werte werden durch die Wahl der Rillentiefe in dem erfindungsgemäßen Verfahren automatisch erhalten.
  • In einer günstigen Ausführungsform, in der die Schicht 4 aus Siliciumnitrid (Si&sub3;N&sub4;) und das chemomechanisch polierbare Material aus polykristallinem Silicium besteht, wird zwischen diesen Schichten eine Schicht aus verdichtetem Siliciumdioxid angebracht, um eine außerordentlich gute elektrische und chemische Isolation zu erhalten, wobei das Siliciumnitrid als sehr guter chemischer Isolator und das Siliciumdioxid als sehr guter elektrischer Isolator wirken.
  • Der in Fig. 9 abgebildete "Halbleiter auf Isolator" ist besonders für das Bilden eines dreidimensionalen Stapel-ICs geeignet. Bild 10 zeigt hierfür ein Beispiel.
  • In der in einzelne Bereiche unterteilten Halbleiterschicht 1 des gebildeten "Halbleiters auf Isolator" werden integrierte Schaltungen angebracht. Als Ergebnis werden in dieser Schicht Ausprägungen gebildet. Die gesamte Hauptoberfläche wird jetzt mit einer elektrisch isolierenden Schicht, beispielsweise Siliciumdioxid, versehen, und diese Schicht wird planarisiert. Dieser Körper dient jetzt als Trägerkörper, auf dem ein zweiter Halbleiterkörper angebracht wird.
  • Der zweite Halbleiterkörper kann in der in Fig. 6 angedeuteten Weise gebildet werden. Nachdem dieser zweite Halbleiterkörper mit dem mit einer planarisierten Schicht versehenen "Halbleiter auf Isolator" verbunden worden ist, wird die Halbleiterschicht des zweiten Halbleiterkörpers dünn gemacht. In jedem Fall enthält der letzte Verarbeitungsschritt stoppendes Polieren.
  • In dieser zweiten Halbleiterschicht können auch Halbleiterstrukturen angebracht werden. Falls gewünscht, können weitere Halbleiterkörper vorgesehen werden, um einen dreidimensionalen Stapel-IC mit einer gewünschten Anzahl Register zu erhalten.

Claims (8)

1. Verfahren zur Herstellung einer Halbleiteranordnung vom "Semiconductor On Insulator"-Typ ("Halbleiter auf Isolator"), in dem ein einkristalliner Halbleiterkörper (1) und ein Trägerkörper (6) mit mindestens einer ebenen, optisch glatten Oberfläche versehen sind, wobei mindestens einer der Körper eine elektrisch isolierende Schicht auf seiner ebenen Oberfläche trägt, und beide Körper mit ihren ebenen Oberflächen miteinander verbunden werden, und der Halbleiterkörper (1) durch Entfernen von Material bis zu einem vorher festgelegten Ausmaß auf eine gewünschte Dicke dünner gemacht wird, dadurch gekennzeichnet, daß Rillen (3) mit einer Tiefe, die gleich der gewünschten Dicke des Halbleiterkörpers (1) ist, an einer Hauptfläche (2) des Halbleiterkörpers (1) angebracht werden, die mit den Rillen versehene Fläche (2) mit einer polierfesten Schicht (4) bedeckt wird, die polierfeste Schicht (4) mit einer Schicht (5) aus chemomechanisch polierbarem Material mit einer die Rillendicke übersteigenden Dicke bedeckt wird, die Schicht (5) aus chemomechanisch polierbarem Material eben und glatt poliert wird, der Halbleiterkörper (1) mit seiner Hauptfläche (2) mit dem Tragerkörper (3) verbunden wird, und der Halbleiterkörper anschließend mittels eines Arbeitsganges, von dem mindestens die letzte Stufe aus einem auf der polierfesten Schicht (4) endenden Polierschritt besteht, dünn gemacht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht (5) aus chemomechanisch polierbarem Material bis zu der polierfesten Schicht (4) herabpoliert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die polierfeste Schicht (4) aus Siliciumnitrid besteht.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die polierfeste Schicht (4) aus verdichtetem Siliciumoxid besteht.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das chemomechanisch polierbare Material aus unverdichtetem Siliciumoxid besteht.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das chemomechanisch polierbare Material aus polykristallinem Silicium besteht.
7. Verfahren nach Anspruch 1 zusammen mit Anspruch 3, dadurch gekennzeichnet, daß eine Schicht aus verdichtetem Siliciumdioxid zwischen der chemomechanisch polierbaren Schicht (5) aus polykristallinem Silicium und der polierfesten Schicht (4) angebracht wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß IC-Strukturen in dem Halbleiterkörper (1) auf einer seiner Oberflächen angebracht werden, mit der Folge, daß die Oberfläche Ausprägungen aufweist, chemomechanisch polierbares isolierendes Material auf dieser Oberfläche deponiert und anschließend planarisiert wird, bis nur eine dünne isolierende Schicht über den IC- Strukturen übrigbleibt, das Ganze ein erstes Register darstellt und als Trägerkörper verwendet wird, auf dem ein anderer Halbleiterkörper in der in Anspruch 1 angedeuteten Weise angebracht wird, der genannte andere Halbleiterkörper mit IC-Strukturen versehen wird, um ein zweites Register zu bilden, und einige weitere analoge Schritte ausgeführt werden, um einen dreidimensionalen Stapel von ICs zu bilden.
DE8787202644T 1987-01-09 1987-12-29 Verfahren zur herstellung einer halbleiteranordnung vom typ "halbleiter auf isolator". Expired - Fee Related DE3780795T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8700033A NL8700033A (nl) 1987-01-09 1987-01-09 Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator.

Publications (2)

Publication Number Publication Date
DE3780795D1 DE3780795D1 (de) 1992-09-03
DE3780795T2 true DE3780795T2 (de) 1993-03-04

Family

ID=19849387

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787202644T Expired - Fee Related DE3780795T2 (de) 1987-01-09 1987-12-29 Verfahren zur herstellung einer halbleiteranordnung vom typ "halbleiter auf isolator".

Country Status (6)

Country Link
US (1) US4971925A (de)
EP (1) EP0274801B1 (de)
JP (1) JP2847671B2 (de)
KR (1) KR970000648B1 (de)
DE (1) DE3780795T2 (de)
NL (1) NL8700033A (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.
JPH02146732A (ja) * 1988-07-28 1990-06-05 Fujitsu Ltd 研摩液及び研摩方法
EP0363100A3 (de) * 1988-10-02 1990-05-23 Canon Kabushiki Kaisha Selektives Polierverfahren
JP2577090B2 (ja) * 1989-08-07 1997-01-29 キヤノン株式会社 結晶半導体膜の形成方法
JP2541884B2 (ja) * 1991-08-31 1996-10-09 信越半導体株式会社 誘電体分離基板の製造方法
JP2833305B2 (ja) * 1991-12-05 1998-12-09 富士通株式会社 半導体基板の製造方法
US5334281A (en) * 1992-04-30 1994-08-02 International Business Machines Corporation Method of forming thin silicon mesas having uniform thickness
US5234846A (en) * 1992-04-30 1993-08-10 International Business Machines Corporation Method of making bipolar transistor with reduced topography
US5258318A (en) * 1992-05-15 1993-11-02 International Business Machines Corporation Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon
US5302842A (en) * 1992-07-20 1994-04-12 Bell Communications Research, Inc. Field-effect transistor formed over gate electrode
US5262346A (en) * 1992-12-16 1993-11-16 International Business Machines Corporation Nitride polish stop for forming SOI wafers
US5318663A (en) * 1992-12-23 1994-06-07 International Business Machines Corporation Method for thinning SOI films having improved thickness uniformity
WO2004077537A1 (ja) * 1993-01-18 2004-09-10 Shinsuke Sakai 半導体基板の製造方法
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
JP3301170B2 (ja) * 1993-08-09 2002-07-15 ソニー株式会社 半導体装置の製法
JP3033655B2 (ja) * 1993-09-28 2000-04-17 日本電気株式会社 半導体装置及び半導体装置の製造方法
US5358887A (en) * 1993-11-26 1994-10-25 United Microelectronics Corporation Ulsi mask ROM structure and method of manufacture
US5449638A (en) * 1994-06-06 1995-09-12 United Microelectronics Corporation Process on thickness control for silicon-on-insulator technology
US5496764A (en) * 1994-07-05 1996-03-05 Motorola, Inc. Process for forming a semiconductor region adjacent to an insulating layer
US6484585B1 (en) 1995-02-28 2002-11-26 Rosemount Inc. Pressure sensor for a pressure transmitter
US5637802A (en) * 1995-02-28 1997-06-10 Rosemount Inc. Capacitive pressure sensor for a pressure transmitted where electric field emanates substantially from back sides of plates
US5583072A (en) * 1995-06-30 1996-12-10 Siemens Components, Inc. Method of manufacturing a monolithic linear optocoupler
US5708264A (en) * 1995-11-07 1998-01-13 Eastman Kodak Company Planar color filter array for CCDs from dyed and mordant layers
US5677202A (en) * 1995-11-20 1997-10-14 Eastman Kodak Company Method for making planar color filter array for image sensors with embedded color filter arrays
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6508129B1 (en) 2000-01-06 2003-01-21 Rosemount Inc. Pressure sensor capsule with improved isolation
US6520020B1 (en) 2000-01-06 2003-02-18 Rosemount Inc. Method and apparatus for a direct bonded isolated pressure sensor
US6505516B1 (en) 2000-01-06 2003-01-14 Rosemount Inc. Capacitive pressure sensing with moving dielectric
JP3620795B2 (ja) 2000-01-06 2005-02-16 ローズマウント インコーポレイテッド 超小型電気機械システム用電気的相互接続部の結晶粒成長
US6561038B2 (en) 2000-01-06 2003-05-13 Rosemount Inc. Sensor with fluid isolation barrier
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508980A (en) * 1967-07-26 1970-04-28 Motorola Inc Method of fabricating an integrated circuit structure with dielectric isolation
US3689357A (en) * 1970-12-10 1972-09-05 Gen Motors Corp Glass-polysilicon dielectric isolation
US3938176A (en) * 1973-09-24 1976-02-10 Texas Instruments Incorporated Process for fabricating dielectrically isolated semiconductor components of an integrated circuit
JPS5099684A (de) * 1973-12-29 1975-08-07
JPS5539902B2 (de) * 1973-12-29 1980-10-14
US3911562A (en) * 1974-01-14 1975-10-14 Signetics Corp Method of chemical polishing of planar silicon structures having filled grooves therein
JPS57128942A (en) * 1981-02-02 1982-08-10 Jido Keisoku Gijutsu Kenkiyuukumiai Manufacture of insulation isolating substrate
US4501060A (en) * 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
JPS59188138A (ja) * 1983-04-08 1984-10-25 Nec Corp 半導体装置の製造方法
JPS6039835A (ja) * 1983-08-12 1985-03-01 Hitachi Ltd 基板表面の平坦化方法
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPH0783050B2 (ja) * 1985-06-21 1995-09-06 株式会社東芝 半導体素子の製造方法
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
JPS6356936A (ja) * 1986-08-27 1988-03-11 Nec Corp 半導体装置の製造方法
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
US4851078A (en) * 1987-06-29 1989-07-25 Harris Corporation Dielectric isolation process using double wafer bonding
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process

Also Published As

Publication number Publication date
EP0274801A2 (de) 1988-07-20
EP0274801A3 (en) 1988-08-17
KR970000648B1 (ko) 1997-01-16
DE3780795D1 (de) 1992-09-03
JP2847671B2 (ja) 1999-01-20
KR880009430A (ko) 1988-09-15
NL8700033A (nl) 1988-08-01
JPS647548A (en) 1989-01-11
US4971925A (en) 1990-11-20
EP0274801B1 (de) 1992-07-29

Similar Documents

Publication Publication Date Title
DE3780795T2 (de) Verfahren zur herstellung einer halbleiteranordnung vom typ "halbleiter auf isolator".
DE69226687T2 (de) Verfahren zur Herstellung einer SOI-Struktur mit einem DRAM
DE3587238T2 (de) Planarisierungsverfahren fuer halbleiter und nach diesem verfahren hergestellte strukturen.
DE69722832T2 (de) Verfahren zum Transportieren einer dünnen Schicht von einem Anfangssubstrat auf ein Endsubstrat
DE69332407T2 (de) Herstellung von Halbleiteranordnungen auf SOI substraten
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE68910368T2 (de) Verfahren zum Herstellen eines Halbleiterkörpers.
DE3885637T2 (de) Verfahren zur Herstellung von gleichmässigen Materialschichten.
DE69906491T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiCOI-STRUKTUR
DE68923894T2 (de) Halbleitersubstrat mit dielektrischer Isolierung.
DE68907079T2 (de) Herstellungsmethode eines zwei Nuten enthaltenden Elements und ein durch diese Methode hergestelltes Bauelement.
DE69619602T2 (de) Verfahren zum Herstellen eines Halbleiter-Substrats
DE69317800T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE69010485T2 (de) Verfahren zur Erzeugung der Stegstruktur eines selbstausrichtenden Halbleiterlasers.
DE69024977T2 (de) Verfahren zur eliminierung von ätzsperrehinterschneidungen
DE19842419A1 (de) Verfahren zum Bilden von Halbleiterelementen mit einem Schritt, Filmstruktur vom Substrat zu trennen
DE19643898A1 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE68920094T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
WO1999049509A1 (de) Verdrahtungsverfahren zur herstellung einer vertikalen integrierten schaltungsstruktur und vertikale integrierte schaltungsstruktur
DE3327301A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE69513469T2 (de) Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren
DE69330870T2 (de) Planarisierungsverfahren von einer Halbleitervorrichtung
DE4118593A1 (de) Verfahren zur herstellung integrierter halbleitervorrichtungen aus silizium und anderen stoffen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee