DE69317800T2 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE69317800T2
DE69317800T2 DE69317800T DE69317800T DE69317800T2 DE 69317800 T2 DE69317800 T2 DE 69317800T2 DE 69317800 T DE69317800 T DE 69317800T DE 69317800 T DE69317800 T DE 69317800T DE 69317800 T2 DE69317800 T2 DE 69317800T2
Authority
DE
Germany
Prior art keywords
substrate
layer
porous
crystal
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69317800T
Other languages
English (en)
Other versions
DE69317800D1 (de
Inventor
Shunsuke Inoue
Tetsunobu Kohchi
Mamoru Miyawaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04035729A external-priority patent/JP3114894B2/ja
Priority claimed from JP4049492A external-priority patent/JPH05218326A/ja
Application filed by Canon Inc filed Critical Canon Inc
Application granted granted Critical
Publication of DE69317800D1 publication Critical patent/DE69317800D1/de
Publication of DE69317800T2 publication Critical patent/DE69317800T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

    HINTERGRUND DER ERFINDUNG Erfindungsgebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiteranordnung mit einem Transistor mit isoliertem Gate.
    • Verwandter Stand der Technik
  • In letzer Zeit sind Halbleiteranordnungen Schlüsselelemente zum Erhöhen der Leistungsfähigkeit von Abbildungsanordnungen wie beispielsweise Bildsensoren und Bildanzeigen geworden.
  • Ein Beispiel einer Halbleiteranordnung zum wirksamen Verbessern der Leistungsfähigkeit ist ein Transistor eines Typs, bei dem ein auf einer Isolierschicht angeordneter Halbleiterdünnfilm als ein aktiver Bereich verwendet wird.
  • Das Bilden von einkristallinem Si als Halbleiterdünnfilm auf einer Isolierschicht ist als Silicon-On-Insulator-Verfahren (SOI) bekannt. Eine Vielzahl von Studien haben sich mit dem SOI-Verfahren befaßt, da dieses Verfahren verwendende Anordnungen viele Vorteile aufweisen, die sich durch zum Herstellen gewöhnlicher integrierter Si-Schaltungen verwendete Masse-Si-Substrate nicht erzielen lassen. Das SOI-Verfahren erfolgt in der Praxis beispielsweise durch ein Verfahren zum Verdichten und Abstrahlen eines Energiestrahls, wie beispielsweise ein Elektronenstrahl oder ein Laserstrahl, auf eine amorphe oder polykristalline Si-Schicht und zum Aufwach sen einer einkristallinen Schicht auf SiO&sub2; durch Rekristallisierung über eine Schmelze, oder ein Verfahren zum Erzeugen einer SiO&sub2;-Schicht in einem einkristallinen Si-Substrat durch lonenimplantation von Sauerstoff (als SIMOX-Prozeß (Separation by Ion Implanted oxygen) be zeichnet).
  • Ein solcher Aufbau mit einem unter Verwendung des SOI- Verfahrens auf einer Isolierschicht gebildeten Halbleiterdünnfilm zum Unterdrücken eines Kurzkanaleffekts (short chan nel effect) wird beispielsweise in "Manufacture of very thinfilm MOSFET/SIMOX with gate length of 0.15 um and its characteristics", 1991 Autumn congress of Japanese Electron Information Communication Society, SC-9-3 vorgeschlagen. In diesem Artikel wird beschrieben, daß ein Verdünnern der Si- Schicht zur Unterdrückung eines Kurzkanalbereichseffekts (short channel region effect) wirksam ist, und ein Verdünnern eines unterhalb des Kanalbereichs befindlichen vergrabenen Oxidfilms zum Unterdrücken eines Kurzkanaleffekts bei der Schwellspannung wirksam ist. Ebenso wird beschrieben, daß ein Verdünnern des vergrabenen Oxidfilms zu dem Problem vergrößerter mit Source- und Drain-Bereichen verbundener Parasitärkapazitäten führt.
  • Weiterhin wurde in jüngster Zeit ein Doppel-Gate-MOS entwikkelt, der ein zweites Gate auf der gegenüber einer Halbleiterschicht liegenden Seite, auf der Source- und Drainbereiche gebildet sind, und ein übliches Gate mit dazwischen befindlicher Isolierschicht aufweist. Fig. 1 zeigt ein Beispiel eines solchen Doppel-Gate-MOS. Das Bezugszeichen 61 kennzeichnet ein Substrat, 62 bis 62" Isolierschichten, 63 ein zweites Gate, 64 einen Sourcebereich, und 65 einen Drainbereich. Eine Sourceelektrode 67 und eine Drainelektrode 68 sind mit dem Sourcebereich 64 bzw. dem Drainbereich 65 verbunden. Ein zwischen dem Sourcebereich 64 und dem Drainbereich 65 befindlicher Teil 66 stellt einen Kanalabschnitt dar, und das Bezugszeichen 69 kennzeichnet ein erstes Gate zum Steuern des Kanalabschnitts. Es ist bekannt, daß der Doppel-Gate-MOS die Vorteile eines verbesserten Kurzkanaleffekts und einer erhöhten Stromansteuerkraft aufweist.
  • Die JP-A-57 177 559 offenbart eine MIS-Anordnung mit dicken Oxidfilmen.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ein Verfahren zum Herstellen einer erfindungsgemäßen Halbleiteranordnung ist im Patentanspruch 1 definiert.
  • Weitere Ausführungsbeispiele sind in den abhängigen Ansprüchen 2 und 3 definiert.
  • Mit der vorliegenden Erfindung werden die unmittelbar unter den Source- und Drainbereichen angeordneten Isolierschichten dicker ausgestaltet als die unmittelbar unterhalb dem Kanalbereich angeordnete Isolierschicht, wodurch ein Kurzkanaleffekt unterdrückt wird. Dementsprechend kann eine Halbleiteranordnung mit höherer Integrationsdichte und verringerten Parasitärkapazitäten und höherer Betriebsgeschwindigkeit bereitgestellt werden.
  • Ebenso kann durch selektives Bilden der Isolierschicht in dem Bereich um die Gateelektrode auf dem Kanalbereich ein Verdrahtungsmuster oder dergleichen nach dem Abflachen der Isolierschichtoberfläche auf der Gateelektrode gebildet werden. Weiterhin kann durch Bilden einer einkristallinen Halbleiterschicht auf der so gebildeten und abgeflachten Isolierschicht eine geschichtete Halbleiteranordnung erhalten werden, die einen Feld-effekttransistor mit isoliertem Gate in der Unterlagenschicht aufweist.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 zeigt eine schematische Schnittansicht eines Beispiels einer bekannten Halbleiteranordnung.
  • Fig. 2 zeigt eine Schnittansicht zum Erläutern des Aufbaus eines N-Typ-MOS-Transistors gemäß einem ersten unter Verwendung eines erfindungsgemäßen Verfahrens gebildeten Ausführungsbeispiel.
  • Fig. 3 zeigt eine Ansicht eines der aufeinanderfolgenden Schritte zum Herstellen des N-Typ-MOS-Transistors gemäß dem ersten Ausführungsbeispiel.
  • Fig. 4 zeigt eine Ansicht eines der aufeinanderfolgenden Schritte zum Herstellen des N-Typ-MOS-Transistors gemäß dem ersten Ausführungsbeispiel.
  • Fig. 5 zeigt eine Ansicht eines der aufeinanderfolgenden Schritte zum Herstellen des N-Typ-MOS-Transistors gemäß dem ersten Ausführungsbeispiel.
  • Fig. 6 zeigt eine Ansicht eines der aufeinanderfolgenden Schritte zum Herstellen des N-Typ-MOS-Transistors gemäß dem ersten Ausführungsbeispiel.
  • Fig. 7 zeigt eine Ansicht eines der aufeinanderfolgenden Schritte zum Herstellen des N-Typ-MOS-Transistors gemäß dem ersten Ausführungsbeispiel
  • Fig. 8 zeigt eine Ansicht eines der aufeinanderfolgenden Schritte zum Herstellen des N-Typ-MOS-Transistors gemäß dem ersten Ausführungsbeispiel
  • Fig. 9 zeigt eine Ansicht eines der aufeinanderfolgenden Schritte zum Herstellen des N-Typ-MOS-Transistors gemäß dem ersten Ausführungsbeispiel.
  • Fig. 10 zeigt eine Schnittansicht zum Erläutern des Aufbaus eines N-Typ-MOS-Transistors gemäß einem von der vorliegenden Erfindung nicht umfaßten zweiten Ausführungsbeispiel.
  • Fig. 11 zeigt eine Ansicht eines der aufeinanderfolgenden Schritte zum Herstellen eines N-Typ-MOS-Transistors gemäß einem unter Verwendung eines erfindungsgemäßen Verfahrens hergestellten dritten Ausführungsbeispiels.
  • Fig. 12 zeigt eine Ansicht eines der aufeinanderfolgenden Schritte zum Herstellen des N-Typ-MOS-Transistors gemäß dem dritten Ausführungsbeispiel.
  • Fig. 13 zeigt eine Ansicht eines der aufeinanderfolgenden Schritte zum Herstellen des N-Typ-MOS-Transistors gemäß dem dritten Ausführungsbeispiel.
  • Fig. 14 zeigt eine Schnittansicht zum Erläutern des Aufbaus einer Halbleiteranordnung gemäß einem vierten unter Verwendung eines erfindungsgemäßen Verfahrens hergestellten Ausführungsbeispiel.
  • Figuren 15A bis 15F zeigen eine Reihe von Ansichten aufeinanderfolgender Schritte zum Herstellen eines von der vorliegenden Erfindung nicht umfaßten Doppel-Gate-MOS-FET.
  • Fig. 16 zeigt eine Draufsicht eines Ausführungsbeispiels einer weiteren von der vorliegenden Erfindung nicht umfaßten Halbleiteranordnung
  • Figuren 17A und 17B zeigen Schnittansichten der in Fig. 16 gezeigten Halbleiteranordnung.
  • Fig. 18 zeigt eine Schnittansicht der in Fig. 16 gezeigten Halbleiteranordnung.
  • Figuren 19A und 19B zeigen äquivalente Schaltungen von durch die vorliegende Erfindung nicht abgedeckten Ausführungsbeispielen.
  • Fig. 20 zeigt eine Schnittansicht von Grundbestandteilen eines Ausführungsbeispiels einer von der vorliegenden Erfindung nicht umfaßten Flüssigkristallanzeige.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Vor der Beschreibung der Halbleiteranordnungen nach bevorzugten erfindungsgemäßen Ausführungsbeispielen erfolgt zuerst eine Beschreibung eines Herstellungsverfahrens eines einkristallinen Halbleiterdünnfilms, der zum Erzielen dieser Halbleiteranordnungen geeignet ist, wobei Si als Beispiel verwendet wird.
  • Eine einkristalline Si-Schicht wird durch Verwenden eines porösen Si-Substrats gebildet, daß durch Umwandeln eines einkristallinen Si-Substrats in poröses Si erhalten wird. Eine elektronenmikroskopische Transmissionsuntersuchung zeigt, daß das poröse Si-Substrat Mikroporen mit einem mittleren Durchmesser von ungefähr 60 nm (600 Å) aufweist. Während das porose Si-Substrat eine gegenüber dem einkristallinen Si-Substrat um die Hälfte verringerte Dichte aufweist, kann auch der einkristalline Zustand weiterhin beibehalten werden, und eine einkristalline Si-Schicht kann durch epitaxiales Aufwachsen auf der porösen Schicht gebildet werden. Ab einer Temperatur von 100ºC werden jedoch interne Mikroporen umgeordnet, wodurch eine verbesserte Ätzcharakteristik beeinträchtigt wird. Aus diesem Grund ist ein Niedertemperaturverfahren wie beispielsweise ein Molekularstrahlepitaxialwachstumsprozeß, ein Plasma-CVD-Prozeß, ein thermischer CVD-Prozeß, ein optischer CVD-Prozeß, ein Schrägsputter-Prozeß (bias-sputtering), ein Kristallwachstum sprozeß, u.s.w. für das epitaxiale Aufwachsen der Si-Schicht geeignet.
  • Es folgt eine Beschreibung eines Verfahrens zum Bewirken eines epitaxialen Aufwachsens einer einkristallinen Schicht nach dem Umwandeln von P-Typ-Si in poröses Si.
  • Ein einkristallines Si-Substrat wird vorbereitet und durch einen Anodisierprozeß unter Verwendung einer HF-Lösung in poröses Si umgewandelt. Während einkristallines Si eine Dichte von 2,33 g/cm³ aufweist, kann die Dichte des porösen Si in einem Bereich von 0,6 bis 1,1 g/cm³ verändert werden, wenn der Inhalt der HF-Lösung zwischen 20 und 50 Gewichts-% verändert wird. Die poröse Si-Schicht kann aus nachfolgenden Gründen auf einfache Weise auf einem P-Typ-Si-Substrat gebildet werden.
  • Poröses Si wurde im Zuge von Studien über das elektrolytische Zerkleinern oder Schleifen von Halbleitern entdeckt. Bei einer auflösenden Reaktion des Si während dem Anodisieren sind Löcher für eine anodische Reaktion des Si in einer HF-Lösung erforderlich, wobei die anodische Reaktion wie folgt ausge drückt wird;
  • Si + 2HF + (2 - n)e&spplus; T SiF&sub2; + 2H&spplus; + ne&supmin;
  • SiF&sub2; + 2HF T SiF&sub4; + H&sub2;
  • SiF&sub4; + 2HF T H&sub2;SiF&sub6;
  • oder
  • Si + 4HF + (4 - λ)e&spplus; T SiF&sub4; + 4H&spplus; + λe&supmin;
  • SiF&sub4; + 2HF T H&sub2;SiF&sub6;
  • wobei e&spplus; und e&supmin; ein Loch bzw. ein Elektron darstellen, und sowohl n als auch λ die Anzahl vom zum Lösen eines Si-Atoms erforderlichen Löchern. Es wird berichtet, daß bei einer Bedingung von n > 2 oder λ > 4 poröses Si gebildet wird.
  • Dies bedeutet, daß Löcher aufweisendes P-Typ-Si einfacher in poröses Si umwandelbar ist.
  • Andererseits wird berichtet, daß auch N-Typ-Si mit hoher Dichte in poröses Si umgewandelt werden kann. Dementsprechend kann einkristallines Si in poröses Si umgewandelt werden, unabhängig davon, ob es vom P-Typ oder N-Typ ist.
  • Weiterhin weist eine poröse Schicht eine große Zahl von darin gebildeten Störstellen auf und ihre Dichte ist um die Hälfte oder mehr geringer als die der nichtporösen Struktur. Als Resultat weist die poröse Struktur eine stark vergrößerte Oberfläche pro Volumeneinheit auf, und daher zeigt eine poröse Schicht eine wesentlich höhere chemische Ätzrate äls eine gewöhnliche einkristalline Schicht.
  • Poröses Si wird durch Anodisieren eines einkristallinen Si unter den nachfolgenden Bedingungen gebildet. Allerdings ist zu beachten, daß das Ausgangsmaterial für das durch Anodisieren gebildete poröse Si nicht auf einkristallines Si beschränkt ist. Es ist nämlich auch möglich, Si mit anderen Kristallstrukturarten zu verwenden.
  • Angelegte Spannung: 2,6 (V)
  • Stromdichte: 30 (mA cm&supmin;²)
  • Anodisierlösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Zeitdauer: 2,4 (Stunden)
  • Dicke des porösen Si: 300 (um)
  • Porosität: 56 (%)
  • Ein einkristalliner Si-Dünnfilm wird durch epitaxiales Aufwachsen auf dem durch das vorgenannte Anodisieren erzeugten porösen Si-Substrat gebildet. Die Dicke des einkristallinen Si-Dünnfilms beträgt vorzugsweise nicht mehr als 50 um, noch vorzugsweiser nicht mehr als 20 um.
  • Nach dem Oxidieren der Oberfläche des einkristallinen Si- Dünnfilms wird ein Substrat, daß als Substrat der abschließenden Anordnung verwendet wird, vorbereitet und der Oxidfilm auf der einkristallinen Si-Oberfläche wird mit dem Substrat verbunden. Alternativ dazu, wird die Oberfläche eines neu vorbereiteten einkristallinen Si-Substrats oxidiert und dann mit der auf dem porösen Si-Substrat befindlichen einkristallinen Si-Schicht verbunden. Grund für das Vorsehen des Oxidfilms zwischen dem Substrat und der einkristallinen Si- Schicht ist folgender:
  • Für den Fall, daß beispielsweise Glas als Substrat verwendet wird, liegt das durch die Unterlagengrenzfläche einer Si- Aktivschicht gebildete Grenzflächenniveau bei der Glasgrenzfläche tiefer als bei der Oxidfilmgrenzfläche und daher können die Eigenschaften einer elektronischen Anordnung beachtlich verbessert werden. Als weitere Alternative ist es auch möglich, das poröse Si-Substrat durch später beschriebenes selektives Ätzen wegzuätzen, und lediglich den verbleibenden einkristallinen Si-Dünnfilm an einem neuen Substrat zu befestigen. Lediglich durch Kontaktieren des einkristallinen Si- Dünnfilms und des Substrats bei Zimmertemperatur nach Reinigen ihrer Oberflächen haften die Bestandteile durch van-der Waalssche Kräfte so fest aneinander, daß sie nicht leicht getrennt werden können. Darüber hinaus werden die beiden Bestandteile danach durch eine Wärmebehandlung in einer Stickstoffatmosphäre bei einer Temperatur im Bereich von 200 bis 900ºC, vorzugsweise 600 bis 900ºC, vollständig miteinander verbunden.
  • Danach wird eine Si&sub3;N&sub4;-Schicht als Ätzschutzschicht überall auf den beiden miteinander verbundenen Substraten abgeschieden, worauf lediglich die auf der Oberfläche des porösen Si- Substrats befindliche Si&sub3;N&sub4;-Schicht entfernt wird. Anstelle der Si&sub3;N&sub4;-Schicht kann Apiezon-Wachs verwendet werden. Danach wird das poröse Si-Substrat durch Ätzen oder ein anderes geeignetes Verfahren vollständig entfernt, wodurch ein Halbleitersubstrat mit der Dünnfilm-Einkristall-Si-Schicht bereitgestellt wird.
  • Es folgt eine Beschreibung eines selektiven Ätzvorgangs zum Entfernen lediglich des porösen Si-Substrats durch nichtelektrolytisches Naßätzen.
  • Bevorzugte Beispiele für ein Ätzmittel, daß keine Ätzwirkung auf kristallines Si aufweist, jedoch ausschließlich ein selektives Ätzen von porösem Si ermöglicht, sind Fluorwasserstoffsäure, abgepufferte Fluorwasserstoffsäure wie beispielsweise Ammoniumfluorid (NH&sub4;F) oder Fluorwasserstoff (HF), eine Mischung aus Fluorwasserstoffsäure oder abgepufferter Fluorwasserstoffsäure mit einer wässrigen Lösung aus Wasserstoffperoxid, eine Mischung aus Fluorwasserstoffsäure oder abgepufferter Fluorwasserstoffsäure mit Alkohol, und eine Mischung aus Fluorwasserstoffsäure oder abgepufferter Fluorwasserstoffsäure mit einer wässrigen Lösung aus Wasserstoffperoxid und Alkohol. Das Ätzen erfolgt durch Eintauchen der verbundenen Substrate in eine dieser Ätzlösungen. Die Ätzrate ist vom Inhalt und der Temperatur der Fluorwasserstoffsäure, der abgepufferten Fluorwasserstoffsäure und der wässrigen Lösung aus Wasserstoffperoxid abhängig. Durch Hinzufügen der wässrigen Lösung aus Wasserstoffperoxid kann die Oxidation des Si beschleunigt werden, so daß eine größere Reaktionsgeschwindigkeit gegenüber dem Fall, bei dem kein Wasserstoffperoxid hinzugefügt wird, erzielt werden kann. Zusätzlich ist die Reaktionsgeschwindigkeit durch Verändern des Inhalts der wässrigen Lösung aus Wasserstoffperoxid steuerbar. Auch können durch Hinzufügen von Alkohol Fehler aufgrund von bei der Ätzreaktion erzeugten Gasen sofort von der geätzten Oberfläche entfernt werden, ohne das Erfordernis eines bewegten Ätzmittels, so daß poröses Si gleichmäßig und wirksam geätzt werden kann.
  • Der HF-Inhalt in der abgepufferten Fluorwasserstoffsäure wird für das Ätzmittel vorzugsweise im Bereich von 1 bis 95 Gewichts-% festgelegt, noch vorzugsweiser 1 bis 85 Gewichts-%, am meisten bevorzugt 1 bis 70 Gewichts-%. Der NH&sub4;F-Inhalt der abgepufferten Fluorwasserstoffsäure wird vorzugsweise im Bereich von 1 bis 95 Gewichts-% für das Ätzmittel festgelegt, noch bevorzugter von 5 bis 90 Gewichts-%, am meisten bevorzugt von 5 bis 80 Gewichts-%.
  • Der HF-Inhalt wird für das Ätzmittel vorzugsweise im Bereich von 1 bis 95 Gewichts-% für das Ätzmittel festgelegt, noch bevorzugter 5 bis 90 Gewichts-%, am meisten bevorzugt 5 bis 80 Gewichts-%.
  • Der H&sub2;O&sub2;-Inhalt wird vorzugsweise im Bereich von 1 bis 95 Gewichts-% für das Ätzmittel festgelegt, noch bevorzugter von 5 bis 90 Gewichts-%, am meisten bevorzugt von 10 bis 80 Gewichts-%, und darüber hinaus in dem Bereich, in dem die Wirkung des Zusatzes von Wasserstoffperoxid beibehalten wird.
  • Der Alkoholinhalt wird vorzugsweise auf nicht mehr als 80 Gewichts-% für das Ätzmittel festgelegt, noch vorzugsweiser nicht mehr als 60 Gewichts-%, am meisten bevorzugt nicht mehr als 40 Gewichts-%, und darüber hinaus in dem Bereich, in dem die Wirkung des Zusatzes von Alkohol beibehalten wird.
  • Die Temperatur wird vorzugsweise im Bereich von 0 bis 100ºC festgelegt, noch vorzugsweiser von 5 bis 80ºC, am meisten bevorzugt von 5 bis 60ºC.
  • Der in dem vorliegenden Prozeß verwendete Alkohol kann jeder geeignete Alkohol sein, wie beispielsweise Ethylalkohol und Isopropylalkohol, sofern er keine Probleme hinsichtlich des praktischen Herstellungsprozesses bereitet und die Wirkung des Hinzufügens von Alkohol erwarten läßt.
  • Durch Herstellen des anhand des vorgenannten Prozesses erhaltenen einkristallinen Si-Dünnfilms, der der Ionenimplantation von O&sub2; unterzogen und mit einem weiteren Si-Wafer mit darauf befindlichem Isolierfilm verbunden wird, kann ein Isolierfilm mit auf beiden Seiten befindlichen einkristallinen Si-Dünnfilmen erhalten werden.
  • Im Falle des Ionenimplantationsprozesses liegt die Si- Filmdicke vor der Implantation zweckabhängig vorzugsweise im Bereich von 1 bis 5 um. O&sub2;-Ionen werden mit einer Dichte von 5 x 10¹&sup7; bis 5 x 10¹&sup8; cm bei einer Beschleunigungsenergie von 200 KeV implantiert, gefolgt von einer Wärmebehandlung für einige Stunden bei einer Temperatur im Bereich von 1100 bis 1200ºC. Als Resultat kann ein einkristallines Si mit 200 bis 400 nm (2000 bis 4000 Å) auf der äußersten Oberfläche und eine darunter befindliche SiO&sub2; Schicht von 100 bis 500 nm (1000 bis 5000 Å gebildet werden.
  • Im Falle des Befestigungsvorgangs wird der Isolierfilm mit einer Dicke von 50 bis 1000 nm (500 bis 10000 Å) gebildet, und nach dem Befestigen kann das auf der äußersten Oberfläche befindliche Si durch Schleifen auf eine Dicke von 200 nm (2000 Å) bis zu einigen um verdünnert werden. In der vorliegenden Erfindung wird der erstere Ionenimplantationsprozeß bevorzugt verwendet.
  • Ein erfindungsgemäßes Herstellungsverfahren stellt sich wie folgt dar. Dicke selektive Oxidfilme werden unmittelbar unter den Bereichen eines ersten einkristallinen Substrats gebildet, die als Source- und Drainbereiche dienen, das erste einkristalline Substrat wird abgeflacht, und danach wird ein Oxidfilm auf der abgeflachten Substratoberfläche gebildet, wodurch ein erstes Substrat hergestellt wird, bei dem dicke Oxidfilme in den Bereichen gebildet werden, die sich unmittelbar unterhalb den Source- und Drainbereichen befinden, und ein dicker Oxidfilm in dem Bereich, der sich unmittelbar un terhaib einem Kanalbereich befindet. Andererseits wird eine nichtporöse einkristalline Si-Schicht mit guten Kristalleigenschaften auf einem zweiten einkristallinen Si-Substrat gebildet, das in poröses Si umgewandelt wurde und eine hohe Ätzrate aufweist, oder es wird eine Isolierschicht auf der nichtporösen einkristallinen Si-Schicht gebildet, wodurch ein zweites Substrat hergestellt wird. Nachdem das erste und das zweite Substrat miteinander verbunden wurden, wird das in poröses Si umgewandelte zweite einkristalline Si-Substrat durch eine zumindest chemisches Naßätzen umfassende Behandlung entfernt. Somit wird eine dünne einkristalline Si-Schicht mit guten Kristalleigenschaften und gleichmäßiger Filmdicke anhand eines einfachen Prozesses auf der verbundenen Isolierschicht gebildet. Die Source- und Drainbereiche werden auf den dicken selektiven Oxidfilmen gebildet.
  • Ebenso kann durch Bilden einer Gateelektrode auf der vorge nannten einkristallinen Halbleiterschicht, Bilden eines selektiven Oxidfilms in dem Bereich um die Gateelektrode, und Abflachen des gebildeten selektiven Oxidfilms und eines Oxidfilms auf der Gateelektrode ein Verdrahtungsmuster oder dergleichen auf der abgeflachten Oxidfilmoberfläche gebildet werden.
  • Weiterhin kann eine geschichtete Halbleiteranordnung mit einem in der Unterlagenschicht befindlichen Feldeffekttransistor mit isoliertem Gate erhalten werden durch Verbinden des abgeflachten selektiven Oxidfilms und des Oxidfilms auf der Gateelektrode mit der Oberfläche einer nichtporösen einkristallinen Schicht auf einem dritten einkristallinen Si- Substrat, das in poröses Si umgewandelt wurde, oder mit einem auf der nichtporösen einkristallinen Schicht gebildeten Oxidfilm.
  • Im Falle des Herstellens eines Doppel-Gate-MOS-Transistors wird ein erstes Gate vorzugsweise mit einer Filmdicke von nicht weniger als 50 nm (500 Å) gebildet, noch bevorzugter nicht weniger als 200 nm (2000 Å). Beträgt die Filmdicke weniger als 50 nm (500 Å), so besteht die Gefahr einer unerwünschten Erhöhung des Gatewiderstandswerts. In einer Flüssigkristallanzeige liegt die Filmdicke des ersten Gates vorzugsweise im Bereich von 50 bis 1000 nm (500 bis 10000 Å), noch bevorzugter im Bereich von 200 bis 600 nm (2000 bis 6000 Å). Ist die Filmdicke nicht größer als 50 nm (500 Å), so besteht die Gefahr einer unerwünschten Erhöhung des Gatewiderstandswerts. Andererseits entstehen Probleme hinsichtlich der Herstellung vollständig lichtdurchlässiger Bildpunktabschnitte, falls sie zu dick ist.
  • Darüberhinaus ist das Flächenverhältnis zwischen dem ersten und zweiten Gate nicht in bestimmter Weise eingeschränkt. Unter Berücksichtigung der Eigenschaften einer Doppel-Gate- Anordnung wird jedoch bei einer Verwendung des ersten und zweiten Gates in einer 1-zu-1-Beziehung das Flächenverhältnis des zweiten zum ersten Gate vorzugsweise im Bereich von 1/1 bis 10/1 festgelegt. Ist das erste Gate zu klein oder das zweite Gate zu groß, so würden ungewünschte Probleme hinsichtlich der Verbindung und Ausrichtung zwischen dem ersten und zweiten Gate, u.s.w. entstehen was den Herstellungsprozeß erschweren und zu erhöhten Herstellungskosten führen würde. Gemäß dem später beschriebenen Ausführungsbeispiel 6 ist es möglich, ein von allen NMOS-Transistoren gemeinsam verwendetes zweites Gate herzustellen, wobei das andere zweite Gate von allen PMOS-Transistoren gemeinsam verwendet wird, zum gleichzeitigen gruppenweisen Steuern zweier Gruppen von NMOS- und PMOS-Transistoren. In diesem Falle sind das erste und zweite Gate nicht miteinander verbunden und unabhängig voneinander gesteuert, wobei keine bestimmten Einschränkungen hinsichtlich dem Flächenverhältnis zwischen der zweiten und ersten Elektrode vorgesehen sind.
    • (Ausführungsbeispiel 1)
  • Fig. 2 zeigt eine Schnittansicht zum Erläutern des Aufbaus eines unter Verwendung des erfindungsgemäßen Verfahrens hergestellten N-Typ-MOS-Transistors.
  • Gemäß Fig. 2 kennzeichnet das Bezugszeichen 1 ein einkristallines Si-Substrat, 2, 3, 4 einen Sourcebereich, einen Kanalbereich bzw. einen Drainbereich, 5, 6, 7 unmittelbar unterhalb des Sourcebereichs 2, des Kanalbereichs 3 bzw. des Drainbereichs 4 befindliche Oxidfilme, und 8 eine Gateelektrode. Die Oxidfilme 5, 6 sind selektive Oxidfilme, die abgeflacht und mit größerer Dicke als der Oxidfilm 6 hergestellt sind. Bei dem MOS-Transistor mit solchem Aufbau können von den Source- und Drainbereichen herrührende Parasitärkapazitäten (d.h. eine parasitäre Kapazität zwischen dem Substrat und dem Sourcebereich und zwischen dem Substrat und dem Drainbereich) unterdrückt werden, da die Oxidfilme 5, 7 dick ausgebildet sind. Weiterhin kann auch ein Kurzkanaleffekt unterdrückt werden, da der Oxidfilm 6 dünn ausgebildet ist.
  • Es ist zu beachten, daß die vorliegende Erfindung trotz des Verwendens des LOCOS-Prozesses (Local Oxidation of Silicon) zur Herstellung der unmittelbar unterhalb den Source- und Drainbereichen befindlichen dicken Isolierschichten bei die sem Ausführungsbeispiel nicht auf die Verwendung des LOCOS- Prozesses beschränkt ist. Alternativ ist es auch möglich, an dessen Stelle Masse-Si zu ätzen und danach Isolierschichten aus SiON oder dergleichen zu vergraben.
  • Es folgt eine Beschreibung des Herstellungsprozesses des N- Typ-MOS-Transistors mit dem vorgenannten Aufbau.
  • Das Herstellungsverfahren des N-Typ-MOS-Transistors mit dem vorgenannten Aufbau umfaßt die Schritte des Erzeugens einer einkristallinen Si-Schicht auf den abgeflachten Oxidfilmen, die ausschließlich unmittelbar unterhalb den Source- und Drainbereichen dick ausgebildet sind, und Bilden eines MOS- Transistors auf der einkristallinen Si-Schicht. Somit wird das Verfahren auf Grundlage einer zum Bilden der einkristallinen Si-Schicht auf der abgeflachten Isolatoroberfläche angepaßten SOI-Technik praktiziert. Obwohl der N-Typ-MOS Transistor mit dem vorgenannten Aufbau unter Verwendung jeder existierenden SOI-Technik, wie beispielsweise einem Verfahren zum Bündeln und Abstrahlen eines Energiestrahls, wie beispielsweise ein Laserstrahl, und Aufwachsen einer einkristallinen Schicht auf SiO&sub2; durch Rekristallisation über eine Schmelze, hergestellt werden kann, ist eine Erzeugung der einkristallinen Si-Schicht mit gleichmäßiger Schichtdicke und guten Kristalleigenschaften auf der Isolatoroberfläche unter Verwendung des vorstehend erläuterten Herstellungsverfahrens mit einem Verbindungsvorgang möglich.
  • Figuren 3 bis 9 zeigen eine Reihe von Ansichten der aufeinanderfolgenden Schritte zum Herstellen des N-Typ-MOS- Transistors gemäß diesem Ausführungsbeispiel
  • Gemäß Fig. 3 wird zuerst ein einkristallines Si-Substrat unter den nachfolgenden Bedingungen anodisiert, zum Erzeugen eines porösen Si-Substrats 10:
  • Angelegte Spannung: 2,6 (V)
  • Stromdichte: 30 (mA cm&supmin;²)
  • Anodisierlösung: HF : H&sub2;O : C&sub2;H&sub5;OH = 1 : 1 : 1
  • Porosität: 56 (%)
  • Danach wird eine nichtporöse einkristalline Si-Schicht 9 durch epitaxiales Aufwachsen auf der Oberfläche des porösen Si-Substrats gebildet. Die Dicke der einkristallinen Si-Schicht wird bei einem experimentellen Beispiel auf 0,1 um festgelegt. Das epitaxiale Aufwachsen erfolgt durch jedes bekannte Verfahren wie beispielsweise ein thermischer CVD Prozeß, ein CVD-Prozeß mit verringertem Druck, ein Plasma-CVD- Prozeß, ein Molekularstrahlepitaxieprozeß und ein Sputterpro-
  • Andererseits werden gemäß Fig. 4 die selektiven Oxidfilme 5, 7 mit einer Dicke von ungefähr 1 um auf der Oberfläche des einkristallinen Si-Substrats in Bereichen gebildet, die sich unmittelbar unterhalb der Source- und Drainbereiche befinden. Die selektiven Oxidfilme 5, 7 können durch Musterbildung anhand eines Si&sub3;N&sub4;-Films auf der Oberfläche des einkristallinen Si-Substrat in dem unmittelbar unterhalb dem Kanalbereich befindlichen Bereich gebildet werden, wobei ein Oxidfilm dazwischen angeordnet ist, und durch Unterziehen dieses Films einer Naßoxidation bei 1000ºC. Danach wird der Si&sub3;N&sub4;-Film gemäß den Figuren 5 und 6 entfernt und SOG (Spin on Glass, Aufschleuderglas) wird auf die Oberfläche geschichtet, gefolgt von einem Abflachen durch Aufschmelzen. Nach dem Abflachen wird SiO&sub2; zur Bildung der abgeflachten selektiven Oxidfilme 5, 7 geätzt. Danach wird die Oberfläche zur Bildung des Oxidfilms 6 mit einer Dicke von 20 nm (200 Å oxidiert.
  • Gemäß Fig. 7 werden als nächstes das einkristalline Si- Substrat 1 mit den selektiven Oxidfilmen 5, 7 und dem Oxidfilm 6 und das poröse Si-Substrat 10 mit der nichtporösen einkristallinen Si-Schicht 9 nach einer Reinigung in engen Kontakt gebracht und danach durch Erhitzen unter einer Atmosphäre aus Sauerstoff, Stickstoff, Wasserstoff, Edelgas oder dergleichen fest verbunden.
  • Bei der vorgenannten Vorgehensweise kann ein Oxidfilm auf der einkristallinen Si-Schicht 9 gebildet werden. Bei der Herstellung einer Dünnfilmanordnung durch die Grenzfläche hindurch wird möglicherweise ein bestimmtes Grenzflächenniveau erzeugt, das aber durch Bilden des Oxidfilms auf der einkri stallinen Si-Schicht 9 verringert werden kann. Im allgemeinen ist die Verbindungskraft an der Grenzfläche um so stärker, je höher die Temperatur der Wärmebehandlung ist. Dies ist der Tatsache zuzuschreiben, daß bei Temperaturen nicht unter ungefähr 200ºC die Wasserstoff- und Sauerstoffatome, die miteinander durch die Wasserstoffbindung verbunden sind, durch Wasserentziehung in Form von H&sub2;O entfernt werden und die verdichtete Silanolbindung (Si-O-Si) zurückbleibt. Während das dehydratisierte H&sub2;O weiterhin in der Nähe der Grenzfläche in Form von Störstillen oder dergleichen verbleibt, erreicht die Bindungskraft noch nicht das maximale Niveau, und sie wird maximiert, wenn diese Störstellen sorgfältig dispergiert und entfernt werden. Die Bindungskraft ist in diesem Zustand gesättigt und wird selbst durch weitere Erhöhung der Temperatur der Wärmebehandlung nicht erhöht. Die Temperatur, bei der die Bindungskraft gesättigt ist, beträgt ungefähr 1000ºC. Daher wurde die Temperatur der Wärmebehandlung in einem experimentellen Beispiel auf ungefähr 1000ºC festgelegt.
  • Danach wird gemäß Fig. 8 das poröse Si-Substrat 10 unter Verwendung eines nachfolgenden Ätzmittels weggeätzt. Ein Ätzmittel, das ausschließlich das poröse Si-Substrat 10 ohne Ätzen des einkristallinen Si ätzen kann, ist ein Ätzmittel auf Fluorwasserstoffsäurebasis wie beispielsweise Fluorwasser stoffsäure und abgepufferte Fluorwasserstoffsäure. Durch Hinzufügen von Alkohol wie beispielsweise Methanol, Ethanol, Propanol und Isopropanol zu dem vorgenannten Ätzmittel können Störungen durch Ätzreaktionsproduktgase sofort von der Ätzoberfläche entfernt werden, ohne das Erfordernis des Bewegens des Geätzten, so daß poröses Si gleichmäßig und wirksam geätzt werden kann. Durch Hinzufügen einer wässrigen Lösung aus Wasserstoffperoxid kann die Oxidation des Si auch beschleunigt werden, so daß eine größere Reaktionsgeschwindigkeit als die ohne Hinzufügen von Wasserstoffperoxid erzielt werden kann. Darüberhinaus ist die Reaktionsgeschwindigkeit durch Verändern des Inhalts der wässrigen Lösung aus Wasserstoffperoxid steuerbar.
  • Bei einem experimentellen Beispiel wurde das poröse Si- Substrat 10 einem selektiven Ätzvorgang unter Verwendung einer Mischlösung aus 49% Fluorwasserstoffsäure, Alkohol und einer 30%igen wässrigen Lösung aus Wasserstoffperoxid (10 : 6 : 50) ohne Bewegen der Ätzflüssigkeit unterzogen. Das poröse Si-Substrat 10 wurde selektiv geätzt und vollständig entfernt. Die auf diese Weise auf dem Oxidfilm gebildete einkristalline Si-Schicht wies eine gleichmäßige Schichtdicke auf.
  • Danach wird die Gateelektrode 8 gemäß Fig. 9 durch einen Gateisolierfilm gebildet. Dann werden Verunreinigungsionen unter Verwendung der Gateelektrode 8 als Maske implantiert und zur Bildung der Source- und Drainbereiche 2, 4 ausgeglüht Bei dem vorgenannten Vorgang kann die Gateelektrode 8 durch Erfassen der Kanten der selektiven Oxidfilme 5, 6 mittels eines He-Ne-Lasers von oben und Bilden der Gateelektrode 8 unter Zuhilfenahme der erfaßten Kanten als Bezugsgröße mit hoher Genauigkeit auf dem Oxidfilm 6 gebildet werden. Als Alternative können andere selektive Oxidbereiche anstelle der selektiven Oxidfilme 5, 7 als Ausrichtungsmarkierungen gebildet werden.
  • Somit ist der N-Typ-MOS-Transistor gemäß Fig. 2 fertiggestellt. Gemäß diesem Ausführungsbeispiel kann ein Kurzkanaleffekt durch Verringern der Dicke der einkristallinen Si- Schicht und der Dicke des unterhalb des Kanalbereichs befindlichen Oxidfilms unterdrückt werden. Als Resultat ist es möglich, einen MOS-Transistor mit einem Maß von weniger als 1 um herzustellen.
    • (Ausführungsbeispiel 2)
  • Es folgt eine Beschreibung eines von der vorliegenden Erfindung nicht umfaßten zweiten Ausführungsbeispiels unter Bezugnahme auf Fig. 10. Das zweite Ausführungsbeispiel unterscheidet sich von dem ersten Ausführungsbeispiel darin, daß der einkristalline Si-Film über den unmittelbar unterhalb den Source- und Drainbereichen befindlichen dicken Oxidfilmen und dem unmittelbar unterhalb dem Kanalbereich befindlichen dünnen Oxidfilm mit dazwischen befindlichem BPSG (Bor-Phosphor- Silikat-Glas) 31 gebildet ist. Durch Verwenden dieses Aufbaus wird die Grenzfläche zwischen der einkristallinen Si-Schicht 9 und den Oxidfilmen durch das gute Aufschmelzeigenschaften aufweisende BPSG sicher abgeflacht, selbst wenn ein Pegelunterschied zwischen den LOCOS-Oxidfilmen 5, 7 und dem Nicht- LOCOS-Oxidfilm 6 auftritt, mit dem Ergebnis guter Verbindungseigenschaften. Es ist zu beachten, das die Zwischenschicht aus jedem anderen Material als BPSG gebildet werden kann, solange es verbesserte Aufschmelzeigenschaften aufweist, wobei SOG oder dergleichen auch anwendbar ist.
    • (Ausführungsbeispiel 3)
  • Das dritte Ausführungsbeispiel unterscheidet sich von dem ersten Ausführungsbeispiel darin, daß die Oberseite der Gateelektrode des N-Typ-MOS-Tansistors abgeflacht ist.
  • Figuren 11 bis 13 zeigen eine Reihe von Ansichten der aufeinanderfolgenden Schritte der Herstellung eines N-Typ-MOS- Transistors gemäß diesem Ausführungsbeispiel. Es ist zu beachten, daß die Komponenten, die mit denen gemäß Fig. 2 übereinstimmen, durch dieselben Bezugszeichen gekennzeichnet sind.
  • Nach der Herstellung des N-Typ-MOS-Transistors anhand der in den Figuren 3 bis 9 gezeigten Herstellungsschritte, ähnlich dem ersten Ausführungsbeispiel, wie er in Fig. 11 dargestellt ist, wird ein SiN-Film 11 durch selektives Ätzabdecken der Gateelektrode 8 und ihrer Seitenwände mit einem dazwischen befindlichen Oxidfilm 12. Ein solches Herstellen des SiN- Films 11 kann durch Verwenden eines anisotropen Trockenätzens erfolgen.
  • Danach werden gemäß Fig. 12 selektive Oxidfilme 13, 14 durch Naßoxidation gebildet. Danach wird der SiN-Film 11 gemäß Fig. 13 entfernt und die Oberfläche mit SOG beschichtet, gefolgt von einem Abflachen durch Rückätzen.
  • Ein derart vollständiges Abflachen der Oberfläche ist wirksam zur Bildung von Verdrahtungsmustern mit hohem Grad sowohl an Dichte als auch Integration.
    • (Ausführungsbeispiel 4)
  • Dieses vierte Ausführungsbeispiel unterscheidet sich von dem ersten Ausführungsbeispiel darin, daß zusätzlich ein P-Typ- MOS-Transistor auf der abgeflachten Oxidfilmoberfläche gebildet wird, um einen geschichteten CMOS-Transistor bereitzustellen.
  • Fig. 14 zeigt eine Schnittansicht eines solchen geschichteten CMOS-Transistors gemäß diesem Ausführungsbeispiel. Es ist zu beachten, daß die Komponenten, die mit denen gemäß den Figuren 11 bis 13 übereinstimmen, durch dieselben Bezugszeichen gekennzeichnet sind.
  • Bei diesem Ausführungsbeispiel werden gemäß Fig. 14 selektive Oxidfilme 13, 14 in Bereichen um die Gateelektrode 8 gebildet und abgeflacht. Danach wird eine einkristalline Si-Schicht auf der abgeflachten Oxidfilmoberfläche gebildet, und ein Sourcebereich 15, ein Kanalbereich 16 und ein Drainbereich 17 eines F-Typ-MOS-Transistors werden in der einkristallinen Si- Schicht gebildet. Dabei wird die Gateelektrode 8 von dem N- Typ-MOS-Transistor und dem P-Typ-MOS-Transistor gemeinsam verwendet.
  • Es folgt eine Beschreibung der Herstellungsschritte des geschichteten CMOS-Transistors mit dem vorgenannten Aufbau. Die nachfolgende Erläuterung erfolgt unter Bezugnahme auf die Figuren 13 und 3 bis 8, da die Herstellungsschritte dieses Ausführungsbeispiels durch Verbinden eines eine nichtporöse einkristalline Si-Schicht aufweisenden porösen Si-Substrats mit der abgeflachten Oxidfilmoberfläche des dritten Ausführungsbeispiels,erfolgen, um dadurch die einkristalline Si-Schicht auf der Oxidfilmoberfläche ähnlich dem ersten Ausführungsbeispiel zu bilden.
  • Zuerst wird das in Fig. 3 gezeigte, die nichtporöse einkristalline Si-Schicht auf dessen Oberfläche aufweisende poröse Si-Substrat 10 mit dem die abgeflachte Oxidfilmoberfläche gemäß Fig. 13 aufweisenden N-Typ-MOS-Transistor verbunden, wodurch sich der Aufbau gemäß Fig. 7 ergibt. Dann wird gemäß Fig. 8 das poröse Si-Substrat 10 selektiv weggeätzt, um die einkristalline Si-Schicht auf der abgeflachten Oxidfilmoberfläche zu bilden. Die Source- und Drainbereiche 15, 17 werden durch Implantieren von Verunreinigungsionen in die einkristalline Si-Schicht hergestellt, um den P-Typ-MOS-Transistor herzustellen. Um die Source- und Drainbereiche 15, 17 mit hoher Genauigkeit bezüglich der Gateelektrode 8 herzustellen, kann ein Verfahren eingesetzt werden, mit den Schritten des Bildens selektiver Oxidbereiche als Ausrichtungsmarkierungen vor dem Verbinden, Erfassen der Kanten der selektiven Oxidfilme mittels eines He-Ne-Lasers von oben und Implantieren von Verunreinigungsionen unter Verwendung der erfaßten Kanten als Bezugsgrößen. Es ist zu beachten, daß die Bedingungen zum Umwandeln in poröses Si, die Bedingungen zum Verbinden, die Bedingungen zum Ätzen des porösen Si, u.s.w. mit den in dem Ausführungsbeispiel 1 beschriebenen übereinstimmen.
  • Gemäß dem ersten bis vierten Ausführungsbeispiel kann gemäß der vorstehenden vollständigen Beschreibung die Dicke der unmittelbar unterhalb des Kanalbereichs befindlichen Isolierschicht ohne Erhöhung der durch die Source- und Drainbereiche gebildeten Parasitärkapazität verdünnert werden, wodurch ein Kurzkanaleffekt verhindert werden kann.
  • Ebenso ist es durch selektives Bilden einer Isolierschicht in dem über dem Kanalbereich um die Gateelektrode herum befindlichen Bereich möglich, die Oberfläche des Isolierfilms auf der Gateelektrode abzuflachen und ein Verdrahtungsmuster oder dergleichen auf der abgeflachten Oberfläche mit höherem Grad sowohl an Dichte als auch Integration herzustellen.
  • Weiterhin kann durch Abflachen der Isolierfilmoberfläche auf der Gateelektrode und Bilden einer einkristallinen Halbleiterschicht auf der abgeflachten Isolierfilmoberfläche eine geschichtete Halbleiteranordnung erzielt werden, die einen Feldeffekttransistor mit isoliertem Gate in der Unterlagenschicht aufweist.
  • Ein Beispiel der Herstellungsschritte für einen von der vorliegenden Erfindung nicht umfaßten Doppel-Gate-MOS ist in Fig. 15 dargestellt. Zuerst wird ein Feld-SiO&sub2;-Film 72 und ein CVD-SiO&sub2;-Film 73 auf einem einkristallinen Si 71 als Substrat gebildet, und danach wird der Teil, der ein zweites Gate wird, weggeätzt (a). In dem geätzten Abschnitt wird eine zwischen dem ersten und dem zweiten Gate befindliche Isolierschicht 74 durch thermische Oxidation gebildet. Danach wird als das zweite Gate dienendes polykristallines Si abgeschieden, wie durch 63 angedeutet ist, und zur Bildung einer vergrabenen Schicht durch Schleifen abgeflacht (b). Durch CVD wird ein SiO&sub2;-Film darauf gebildet, um eine Isolierschicht 75 bereitzustellen, deren Oberfläche durch Schleifen abgeflacht wird (c). Ein Trägersubstrat 76 mit darauf abgeschiedenem BPSG-Film 77 wird durch einen Heizverbindungsprozeß basierend auf einer elektrostatischen Vakuumadsorption mit der abgeflachten Oberfläche verbunden (d). Das einkristalline Si 71 wird in (d) ausgehend von der unteren Oberfläche geschliffen, wobei der Feld-SiO&sub2;-Film als Ätzstopper verwendet wird, um dadurch einen als eine aktive Schicht dienenden einkristallinen Si-Dünnfilm 78 zu bilden. Danach wird polykristallines Si über dem einkristallinen Si-Dünnfilm abgeschieden, wobei eine Isolierschicht 79 dazwischen angeordnet ist, wodurch das erste Gate gebildet wird. Die nachfolgenden Schritte stimmen mit den Herstellungsschritten eines gewöhnlichen MOS-FET überein.
  • Die Herstellungsschritte eines Doppel-Gate-MOS-Transistors sind daher komplex. Ebenso kann anhand der Herstellungsschritte festgestellt werden, daß das erste und zweite Gate an einer zumindest einige um von dem Transistor beabstandeten Stelle miteinander verbunden sind. Um eine Wirkung des Doppel-Gate-MOS-Transistors voll ausnützen zu können, müssen das erste und zweite Gate gleichzeitig gesteuert werden. Von diesem Standpunkt aus stellt der größere Abstand zu dem Verbindungspunkt zwischen dem ersten und zweiten Gate einen Nachteil dar. Darüberhinaus führt eine Vergrößerung der Verdrahtungsmuster nicht nur zu einer Verringerung des Integrationsgrads sondern auch sowohl zu einer Verschlechterung der Transistoreigenschaften wie beispielsweise Übersprechen zwischen Drahtanschlüssen und eine vergrößerte mit den Drahtanschlüssen verbundene Parasitärkapazität als auch zu einer Verschlechterung der Betriebsgeschwindigkeit der Schaltung.
  • Als Ergebnis intensiver Studien zur Lösung des vorgenannten Problems haben die Erfinder die in den nachfolgenden Ausführungsbeispiel beschriebenen Halbleiteranordnungen entwickelt, auf Grundlage der Feststellung, daß ein Doppel-Gate-MOS auf einfache Weise hergestellt werden kann, durch Bilden einer Isolierschicht in einem einkristallinen Halbleiterdünnfilm, der durch epitaxiales Aufwachsen eines einkristallinen Halbleiters auf einem porösen Substrat erhalten wird, mittels einer Ionenimplantation.
    • (Ausführungsbeispiel 5)
  • Fig. 16 zeigt eine Halbleiteranordnung gemäß diesem fünften Ausführungsbeispiel als schematische Draufsicht. Es ist zu beachten, daß die Isolierschichten in dieser Figur weggelassen wurden. Schnitte entlang den Linien A - A', B - B' und C - C' in Fig. 16 sind in den Figuren 17A, 17B bzw. 18 dargestellt.
  • Dieses Ausführungsbeispiel ist auf einen Doppel-Gate-CMOS- Inverter gerichtet, bei dem entsprechende zweite Gates elektrisch getrennt unterhalb eines PMOS-Transistors und eines NMOS-Transistors in entsprechender Weise gebildet und an ihren Enden mit zugehörigen ersten Gates verbunden sind.
  • In den Figuren 16 bis 18 entsprechen die Bezugszeichen 41 bis 48 und 84 bis 86 der PMOS-Transistorseite. Im einzelnen wird durch das Bezugszeichen 41 ein zweites Gate gekennzeichnet, 42 eine aktive Schicht, 43 ein Drainbereichskontakt für einen Ausgabedrahtanschluß, 44 ein Sourcebereichkontakt für einen Versorgungsspannungsdrahtanschluß auf der höheren Spannungs seite, 45 ein erstes Gate, 46 ein Anschlußabschnitt zwischen dem ersten und dem zweiten Gate, und 47 eine Spannungsversorgung (VDD) auf der höheren Spannungsseite. In der aktiven Schicht 42 sind ein N-Kanalbereich 84, ein P&spplus;-Drainbereich 85 und ein P&spplus;-Sourcebereich 86 gebildet. Andererseits entsprechen die Bezugszeichen 51 bis 57 und 87 bis 89 der NMOS- Transistorseite. Im einzelnen kennzeichnet das Bezugszeichen 51 ein zweites Gate, 52 eine aktive Schicht, 53 einen Drainbereichskontakt für einen Ausgangsverdrahtungsanschluß, 54 einen Sourcebereichskontakt für einen Spannungsversorgungsverdrahtungsanschluß auf der niedrigeren Spannungsseite, 55 ein erstes Gate, 56 einen Verbindungsabschnitt zwischen dem ersten und dem zweiten Gate, 57 eine Spannungsversorgung (VSS) auf der niedrigeren Spannungsseite. In der aktiven Schicht 52 sind ein P-Kanalbereich 87, ein N&spplus;-Drainbereich 88 und ein N&spplus;-Sourcebereich 89 gebildet. Das zweite Gate auf dem PMOS-Transistor und das zweite Gate auf dem NMOS-Transistor sind N- bzw. P-dotiert. Weiterhin kennzeichnet das Bezugszelchen 48 einen Verbindungsabschnitt zwischen dem ersten Gate 45 und dem ersten Gate 55, 49 einen Ausgangsabschnitt (VOUT), 50 einen Eingangsabschnitt (VIN), 81 ein Si-Substrat und 82 bis 83 Isolierschichten.
  • In einem experimentellen Beispiel wurden die zweiten Gates 41, 51 und die aktiven Schichten 42, 52 jeweils durch einen einkristallinen Si-Dünnfilm gemäß vorstehender Erläuterung gebildet, und ein einkristalliner Si-Dünnfilm zwischen den beiden Transistoren wurde unter Verwendung des LOCOS- Prozesses zur Bedeckung dieses mit SiO&sub2; oder durch Wegätzen eines nicht erforderlichen einkristallinen Si-Dünnfilms und anschließendes Neubilden einer Isolierschicht in dem geätzten Bereich in eine Isolierschicht umgewandelt. Darüberhinaus wurde Si zeitgleich mit dem Implantieren von Ionen in die zweiten Gates ebenso in anderen Abschnitten verwendet.
  • Eine äquivalente Schaltung des CMOS-Invertierers gemäß diesem Ausführungsbeispiel ist in Fig. 19A dargestellt.
  • Durch dieses Ausführungsbeispiel werden die nachfolgenden überragenden Vorteile erzielt. Die Herstellungsschritte sind sehr einfach und der CMOS-Invertierer kann im Vergleich zu den üblichen unter wesentlich geringeren Kosten hergestellt werden. Ebenso ist aus Fig. 18 ersichtlich, daß kaum Verdrahtungsanschlüsse vorhanden sind und das erste und zweite Gate gleichzeitig in zufriedenstellender Weise gesteuert werden können, da die Anschlußabschnitte 46, 56 zwischen dem ersten und zweiten Gate nahe bei den Transistoren angeordnet sind. Obwohl das erste und zweite Gate in der bei diesem Ausführungsbeispiel dargestellten Weise miteinander verbunden sein können, ist es wünschenswert, diese für die Verbindung erforderlichen Verdrahtungsanschlüsse im wesentlichen zu vermeiden, wie bei diesem Ausführungsbeispiel.
    • (Ausführungsbeispiel 6)
  • Fig. 20 zeigt wesentliche Bestandteile einer Flüssigkristallanzeige gemäß diesem nicht von der vorliegenden Erfindung umfaßten sechsten Ausführungsbeispiel schematisch im Schnitt. Mit denen des Ausführungsbeispiels 5 übereinstimmen de Komponenten werden nicht nochmals beschrieben und durch dieselben Bezugszeichen gekennzeichnet. Bei diesem Ausführungsbeispiel sind eine NMOS-Transistorgruppe und eine PMOS- Transistorgruppe mit den zweiten Gates 41 bzw. 51 ausgestattet und werden unter Verwendung von getrennten Potentialen Vbackn, Vbackp gesteuert. Die Rolle von Vbackn, Vbackp stellt sich bei diesem Ausführungsbeispiel wie folgt dar.
  • Im einzelnen werden Vbackn, Vbackp so gesteuert, daß der Betrieb eines parasitären NMOS-Transistors, bei dem Vbackn als eine Gateelektrode und ein darunter befindlicher Isolierfilm 82 als ein Gateisolierfilm dienen, und der Betrieb eines parasitären PMOS-Transistors, bei dem Vbackp als eine Gateelektrode und ein darunter befindlicher Isolierfilm 82 als ein Gateisolierfilm dienen, verhindert wird. Wird der darunter befindliche Isolierfilm durch Ionenimplantation gebildet, so beträgt seine Dicke maximal ungefähr 500 nm (5000 Å). Andererseits ist zum Erhalten eines qualitativ hochwertigen Bilds in einer Flüssigkristallanzeige mit mehr als einigen 10000 Bildpunkten eine Versorgungsspannung des in Fig. 19A gezeigten Invertierers von VDD - VSS > 10 V oder mehr erforderlich. In bekannten Invertierern war es aufgrund der Tatsache, daß der Vbackp-Bereich 11 und der Vbackn-Bereich 41 dasselbe Potential aufweisen, schwierig, solche Bedingungen aufzufinden, die ein Verhindern des Betriebs sowohl des parasitären NMOS-Transistors als auch des parasitären PMOS-Transistors ermöglichen. Durch den Aufbau gemäß diesem Ausführungsbeispiel sind beispielsweise durch Einstellen Vbackn = VSS und Vbackp = VDD Bedingungen möglich, unter denen der Betrieb beider parasitärer MOS- Transistoren vollständig verhindert wird.
  • Jede Schaltanordnung in einem Anzeigeteil umfaßt einen PMOS Transistor, wobei ein mit einem Drainbereich des PMOS- Transistors verbundenes ITO (Indium-Zinn-Oxid) eine als Bildpunktelektrode dienende erste ITO-Schicht 91 bereitstellt, und weiterhin wird eine zweite ITO-Schicht 92 als ein Speicherkondensator bereitgestellt, wobei eine Isolierschicht 93 zwischen der ersten und zweiten ITO-Schicht befindlich ist.
  • Das unter dem Anzeigeteil befindliche Si-Substrat wird zum Herstellen einer Transparenz für die Betrachtung weggeätzt. Der durch das Ätzen fehlende Abschnitt kann zur Strukturverstärkung mit einem lichtdurchlässigen Füllmaterial aufgefüllt werden.
  • Die Flüssigkristallanzeige gemäß diesem Ausführungsbeispiel wird in der Praxis hergestellt durch weiteres Bilden einer Isolierschicht und eines Orientierungssteuerfilms über den im Fig. 20 gezeigten Substrat, Anordnen eines auf diese Weise fertiggestellten Substrats gegenüber dem anderen Substrat, auf dem eine transparante Elektrode, ein Isolierfilm und ein Orientierungssteuerfilm gebildet sind, wobei ein Abstandselement dazwischen angeordnet ist, und Einbringen eines Flüssigkristalls in versiegelter Weise.
  • Fig. 19B zeigt eine äquivalente Schaltung einer peripheren Ansteuerschaltung gemäß diesem Ausführungsbeispiel.
  • Bei diesem Ausführungsbeispiel weisen die in der peripheren Ansteuerschaltung verwendeten MOS-FETS verbesserte Ansteuereigenschaften auf und werden einfach hergestellt. Dementsprechend ist es möglich, die Ansteuereigenschaften der vorliegenden Flüssigkristallanzeige zu verbessern und deren Herstellungskosten zu verringern.
  • Wie vorstehend vollständig beschrieben wurde, weist die Halbleiteranordnung eine verbesserte Leistungsfähigkeit und eine hohe Zuverlässsigkeit auf, da sie einfacher als bekannte Anordnungen herstellbar ist und die Gefahr einer durch Verbindungsverdrahtungsanschlüsse verschlechterten Charakteristik vermieden wird. Bei der Flüssigkristallanzeige, in der die vorliegende Halbleiteranordnung als periphere Ansteuerschaltung verwendet wird, ist nicht nur eine Verringerung der Herstellungskosten möglich, sondern auch ein Ansteuern der Anzeige mit höherer Versorgungsspannung als üblich und eine Vergrößerung der Freiheitsgrade bei der Spannungseinstellung, wodurch Studien über eine höhere Bildqualität hinsichtlich der Schaltungsanordnung vereinfacht werden. Beispielsweise wird ein zum Erhalten einer Anzeige mit feinerer Abstufung erforderlicher Spannungsspielraum vergrößert und daher auch der zulässige Maximalwert der Parasitärkapazität in dem Bildpunktteil. Ebenso können die für die höhere Bildqualität erforderlichen Zeitsteuerungen in den Ansteuerschaltungen u.s.w. in vielfältiger Weise kombiniert werden. Dies bedeutet, daß die vorliegende Halbleiteranordnung wesentliche Voraussetzungen zum künftigen Erzielen einer feineren, qualitativ hochwertigen Anzeige erfüllt. Weiterhin ermöglicht die Flüssigkristallanzeige, bei der die vorliegende Halbleiteranordnung in einer peripheren Ansteuerschaltung verwendet wird, zusätzlich zum Verringern der Herstellungskosten eine Erhöhung der Geschwindigkeit der Ansteuerschaltung und eine Verbesserung ihrer Ansteuereigenschaften durch Verwenden der peripheren Ansteuerschaltung mit verbesserten Eigenschaften.
  • Eine Halbleiteranordnung weist einen Transistor mit isolier tem Gate auf, bei dem Source- und Drainbereiche in einer auf einer Isolierschicht gebildeten einkristallinen Halbleiterschicht vorgesehen sind, wobei ein Kanalbereich zwischen dem Source- und Drainbereich befindlich ist. Unmittelbar unterhalb dem Source- und Drainbereich befindliche Isolierschichten sind dicker ausgebildet als eine unmittelbar unterhalb dem Kanalbereich gebildete Isolierschicht.

Claims (3)

1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem Feldeffekttransistor mit isoliertem Gate, wobei das Verfahren die Schritte umfaßt:
a) Bilden dicker selektiver Oxidfilme (5, 7) unmittelbar unterhalb solcher Bereiche eines ersten Substrats (1), die Source- und Drainbereiche (2, 4) werden, Abflachen des ersten Substrats, und darauffolgend Bilden eines Oxidfilms (6) auf der abgeflachten Substratoberfläche,
b) Bilden einer nichtporösen einkristallinen Halbleiterschicht (9) auf einer porösen Schicht (10) eines zweiten Substrats,
c) Verbinden der Oberfläche der nichtporösen einkristallinen Schicht des zweiten Substrats oder der Oberfläche eines auf der nichtporösen einkristallinen Schicht des zweiten Substrats gebildeten Oxidfilms mit der Oxidfilmoberfläche des ersten Substrats,
d) Entfernen der porösen Schicht durch eine zumindest chemisches Naßätzen enthaltende Behandlung, und
e) Bilden der Source- und Drainbereiche (2, 4) in der einkristallinen Halbleiterschicht auf den dicken selektiven Oxidfilmen.
2. Verfahren nach Anspruch 1, weiterhin umfassend die Schritte des Bildens einer Gateelektrode (8) auf der einkristallinen Halbleiterschicht, des Bildens eines selektiven Oxidfilms (13, 14) in dem Bereich um die Gateelektrode herum, und des Abflachens des gebildeten selektiven Oxidfilms und eines Oxidfilms (12) auf der Gateelektrode.
3. Verfahren nach Anspruch 2, weiterhin umfassend die Schritte des Verbindens des selektiven Oxidfilms (13, 14) und des Oxidfilms (12) auf der Gateelektrode, die in dem Herstellungsverfahren des Feldeffekttransistors mit isoliertem Gate abgeflacht wurden, mit der Oberfläche einer nichtporösen einkristallinen Schicht auf einem in die poröse Struktur umgewandelten dritten Substrat, oder mit einem auf der nichtporösen einkristallinen Schicht gebildeten Oxidfilm, und des Entfernens des in die poröse Struktur umgewandelten dritten Substrats durch eine zumindest chemisches Naßätzen enthaltende Behandlung, und des Bildens einer einkristallinen Halbleiterschicht auf dem verbundenen Oxidfilm.
DE69317800T 1992-01-28 1993-01-27 Verfahren zur Herstellung einer Halbleiteranordnung Expired - Fee Related DE69317800T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04035729A JP3114894B2 (ja) 1992-01-28 1992-01-28 絶縁ゲート型電界効果トランジスタの製造方法、半導体装置の製造方法及び絶縁ゲート型電界効果トランジスタ
JP4049492A JPH05218326A (ja) 1992-01-31 1992-01-31 半導体装置及び液晶表示装置

Publications (2)

Publication Number Publication Date
DE69317800D1 DE69317800D1 (de) 1998-05-14
DE69317800T2 true DE69317800T2 (de) 1998-09-03

Family

ID=26374720

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69317800T Expired - Fee Related DE69317800T2 (de) 1992-01-28 1993-01-27 Verfahren zur Herstellung einer Halbleiteranordnung
DE69332960T Expired - Fee Related DE69332960T2 (de) 1992-01-28 1993-01-27 Halbleiteranordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69332960T Expired - Fee Related DE69332960T2 (de) 1992-01-28 1993-01-27 Halbleiteranordnung

Country Status (4)

Country Link
US (1) US6096582A (de)
EP (2) EP0553775B1 (de)
DE (2) DE69317800T2 (de)
HK (1) HK1004843A1 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314790A (ja) * 1993-04-23 1994-11-08 Internatl Business Mach Corp <Ibm> 半導体デバイス及び半導体デバイス製造方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5726720A (en) * 1995-03-06 1998-03-10 Canon Kabushiki Kaisha Liquid crystal display apparatus in which an insulating layer between the source and substrate is thicker than the insulating layer between the drain and substrate
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
EP0844661A1 (de) * 1996-11-20 1998-05-27 STMicroelectronics S.r.l. Silicium Gate CMOS-Transistore und Verfahren zu ihrer Herstellung
KR100238234B1 (ko) * 1997-03-20 2000-01-15 윤종용 반도체소자용 인-시튜 세정장치 및 그를 이용한 반도체 소자의 세정방법
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2000016153A1 (fr) * 1998-09-10 2000-03-23 Seiko Epson Corporation Substrat pour panneau a cristaux liquides, panneau a cristaux liquides, appareil electronique comprenant ce panneau, et procede de fabrication d'un substrat pour panneau a cristaux liquides
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6876145B1 (en) * 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
US6261876B1 (en) * 1999-11-04 2001-07-17 International Business Machines Corporation Planar mixed SOI-bulk substrate for microelectronic applications
US6613643B1 (en) 2000-01-28 2003-09-02 Advanced Micro Devices, Inc. Structure, and a method of realizing, for efficient heat removal on SOI
JP3425603B2 (ja) * 2000-01-28 2003-07-14 独立行政法人産業技術総合研究所 電界効果トランジスタの製造方法
US6399427B1 (en) * 2000-02-24 2002-06-04 Advanced Micro Devices, Inc. Formation of ultra-thin active device area on semiconductor on insulator (SOI) substrate
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6737332B1 (en) * 2002-03-28 2004-05-18 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same
DE50312772D1 (de) * 2002-04-16 2010-07-15 Infineon Technologies Ag Substrat und verfahren zum herstellen eines substrats
US7611928B2 (en) 2002-04-16 2009-11-03 Infineon Technologies Ag Method for producing a substrate
US7078773B2 (en) * 2002-12-23 2006-07-18 International Business Machines Corporation Nitride-encapsulated FET (NNCFET)
FR2860919B1 (fr) * 2003-10-09 2009-09-11 St Microelectronics Sa Structures et procedes de fabrication de regions semiconductrices sur isolant
JP4420196B2 (ja) * 2003-12-12 2010-02-24 三菱電機株式会社 誘電体分離型半導体装置およびその製造方法
US7935958B2 (en) * 2004-10-22 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102005027369A1 (de) * 2005-06-14 2006-12-28 Atmel Germany Gmbh Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101259727B1 (ko) 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8859337B2 (en) * 2009-12-15 2014-10-14 Soitec Thermal matching in semiconductor devices using heat distribution structures
EP2757580A1 (de) * 2013-01-22 2014-07-23 Nxp B.V. Bipolar-CMOS-DMOS-Prozesse
US9570437B2 (en) 2014-01-09 2017-02-14 Nxp B.V. Semiconductor die, integrated circuits and driver circuits, and methods of maufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620370A (en) * 1979-07-28 1981-02-25 Oki Electric Ind Co Ltd Answer system distributing-charging system
JPS5629369A (en) * 1979-08-17 1981-03-24 Nippon Telegr & Teleph Corp <Ntt> Insulated gate type field effect transistor
JPS57177559A (en) * 1981-04-24 1982-11-01 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS61125163A (ja) * 1984-11-22 1986-06-12 Agency Of Ind Science & Technol ３次元半導体装置
US4829018A (en) * 1986-06-27 1989-05-09 Wahlstrom Sven E Multilevel integrated circuits employing fused oxide layers
JPH0824162B2 (ja) * 1989-07-10 1996-03-06 日本電装株式会社 半導体装置およびその製造方法
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
WO1993026041A1 (en) * 1992-06-17 1993-12-23 Harris Corporation Bonded wafer processing

Also Published As

Publication number Publication date
EP0553775B1 (de) 1998-04-08
EP0810652A3 (de) 1998-05-20
HK1004843A1 (en) 1998-12-11
US6096582A (en) 2000-08-01
DE69332960T2 (de) 2004-05-13
EP0810652A2 (de) 1997-12-03
DE69332960D1 (de) 2003-06-12
EP0553775A1 (de) 1993-08-04
EP0810652B1 (de) 2003-05-07
DE69317800D1 (de) 1998-05-14

Similar Documents

Publication Publication Date Title
DE69317800T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69223009T2 (de) Flüssigkristall-Anzeigeeinheit
DE69209126T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren und daraus hergestellten Dünnfilmtransistor
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE69232749T2 (de) Verfahren zur Herstellung von defektfreiem Silizium auf einem isolierenden Substrat
DE4229628C2 (de) Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen
DE69328911T2 (de) Verfahren zur Herstellung eines CMOS-Inverters auf einem SOI-Substrat mit Hilfe einer SIMOX Technik
DE69225650T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE69325951T2 (de) Halbleitervorrichtung
DE69309583T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69510080T2 (de) Zellendesign für hochauflösendes aktiv-matrix-lcd
DE69111963T2 (de) Dünnfilm-Transistor und Verfahren zur Herstellung.
DE3688231T2 (de) Dynamische speichervorrichtung mit wahlfreiem zugriff mit einem monokristallinen transistor auf einer rillenartigen kondensatorstruktur und herstellungsverfahren dafuer.
DE69521579T2 (de) Herstellungsverfahren für MOS-Halbleiterbauelement
DE69522370T2 (de) SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE69332231T2 (de) Halbleitersubstrat und Verfahren zu seiner Herstellung
DE69936487T2 (de) SOI-Halbleiteranordnung und Verfahren zur Herstellung
DE69127837T2 (de) Hochgeschwindigkeits-SOI-Bauelement und Herstellungsverfahren dafür
DE112012005166T5 (de) Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
DE10349185A1 (de) Halbleiterbaugruppe
DE69321499T2 (de) Elektrische Verbindung zwischen einer Siliziumfläche und einer Oxidschicht mit einem Indium-Gehalt
DE112007000964T5 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einem Kondensator mit hoher Kapazität pro Flächeneinheit

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee