JP4420196B2 - 誘電体分離型半導体装置およびその製造方法 - Google Patents
誘電体分離型半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4420196B2 JP4420196B2 JP2003415253A JP2003415253A JP4420196B2 JP 4420196 B2 JP4420196 B2 JP 4420196B2 JP 2003415253 A JP2003415253 A JP 2003415253A JP 2003415253 A JP2003415253 A JP 2003415253A JP 4420196 B2 JP4420196 B2 JP 4420196B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- region
- main
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 404
- 238000002955 isolation Methods 0.000 title claims description 113
- 238000004519 manufacturing process Methods 0.000 title claims description 69
- 239000000758 substrate Substances 0.000 claims description 226
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 155
- 229910052710 silicon Inorganic materials 0.000 claims description 155
- 239000010703 silicon Substances 0.000 claims description 155
- 238000000034 method Methods 0.000 claims description 93
- 238000009792 diffusion process Methods 0.000 claims description 88
- 238000007254 oxidation reaction Methods 0.000 claims description 43
- 230000003647 oxidation Effects 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 23
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 15
- 230000001590 oxidative effect Effects 0.000 claims description 14
- 239000011295 pitch Substances 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 229910021426 porous silicon Inorganic materials 0.000 description 81
- 230000015556 catabolic process Effects 0.000 description 37
- 230000005684 electric field Effects 0.000 description 31
- 230000015572 biosynthetic process Effects 0.000 description 22
- 230000000694 effects Effects 0.000 description 14
- 238000007743 anodising Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 10
- 238000002048 anodisation reaction Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 238000009833 condensation Methods 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/0425—Making electrodes
- H01L21/044—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
特許文献1中の図52および図53に参照されるように、誘電体分離型半導体装置の半導体基板には、上面および下面にそれぞれ誘電体層および裏面電極が設けられ、誘電体層の上面にはn−型半導体層が設けられている。
また、誘電体層は、半導体基板とn−型半導体層とを誘電体分離しており、第1絶縁膜はn−型半導体層を所定範囲で区画している。
第1絶縁膜により区画された所定範囲において、n−型半導体層の上面には比較的低い抵抗値のn+型半導体領域が形成され、さらに、n+型半導体領域を取り囲むようにp+型半導体領域が形成されている。また、n+型半導体領域およびp+型半導体領域には、それぞれカソード電極およびアノード電極が接続されており、カソード電極およびアノード電極は、第2絶縁膜によって互いに絶縁されている。
このように、第2空乏層が伸びることにより、第1空乏層がカソード電極に向かって伸び易くなり、n−型半導体層とp+型半導体領域との間のpn接合での電界は緩和される。この効果は、一般にRESURF(Reduced SURface Field)効果として知られている。
V=q・N/(ε2・ε0)×(x2/2+ε2・t0・x/ε3)・・・(3)
ただし、式(3)において、Nはn型半導体層の不純物濃度[cm−3]、ε0は真空の誘電率[C・V−1・cm−1]、ε2はn−型半導体層の比誘電率、ε3は誘電体層の比誘電率である。
式(3)より、全電圧降下量Vを等しく保ちながら誘電体層の厚さt0を厚くすると、第2空乏層の鉛直方向幅xが短くなることが分かる。これはRESURF効果が弱くなることを意味する。
このような条件が満足されるように半導体装置を構成するには、p+型半導体領域とn+型半導体領域との距離を十分長く設定し、n−型半導体層の厚さdとその不純物濃度を最適化すればよい。
このような条件下での耐圧Vは、以下の式(4)で表される。
V=Ecr・(d/2+ε2・t0/ε3)・・・(4)
ただし、式(4)において、Ecrはアバランシェ破壊を起こす臨界電界強度であり、n+型半導体領域の厚さは無視されているものとする。
n−型半導体層をシリコンで形成し、誘電体層をシリコン酸化膜で形成して、半導体装置の耐圧Vを計算する場合、一般的な値として、d=4×10−4、t0=2×10−4を採用する。
Ecr=4×105
で表される。この臨界電界強度Ecrと、ε2(=11.7)、ε3(=3.9)を上記式(4)に代入すると、耐圧Vは、以下の式(5)で表される。
V=320V・・・(5)
よって、n−型半導体層の厚さdが1μm増加すると、以下の式(6)で表される電圧上昇ΔVが得られる。
ΔV=Ecr×0.5×10−4=20[V]・・・(6)
また、誘電体層の厚さt0が1μm増加すると、以下の式(7)で表される電圧上昇ΔVが得られる。
ΔV=Ecr×11.7×10−4/3.9=120[V]・・・(7)
しかも、n−型半導体層を厚く設定すると、第1絶縁膜を形成するためには、より深いトレンチエッチング技術が必要となり、新たな技術開発を必要とするので好ましくない。
しかし、誘電体層の厚さt0を増大させると、上述のように、第2空乏層の伸びxが小さくなり、RESURF効果が低減する。すなわち、p+型半導体領域とn−型半導体層との間のpn接合での電界集中が増大し、このpn接合でのアバランシェ破壊によって耐圧が制限されることになる。
図1はこの発明の実施の形態1に係る誘電体分離型半導体装置を示す断面斜視図、図2はこの発明の実施の形態1に係る誘電体分離型半導体装置を示す要部断面図である。
この絶縁層9により区画された所定の範囲において、n−型半導体層2より低抵抗のn+型半導体領域4(高不純物濃度の第1導電型の第2半導体層)がn−型半導体層2の上面に形成され、p+型半導体領域5(高不純物濃度の第2導電型の第3半導体層)がn+型半導体領域4を取り囲むようにn−型半導体層2内に選択的に形成されている。n+型半導体領域4およびp+型半導体領域5には、それぞれ第1主電極6および第2主電極7が接続されている。そして、第1主電極6および第2主電極7が絶縁膜11により互いに電気的に絶縁されている。
第1多孔質酸化膜領域10(第1補助誘電体層)は、第1主電極6の真下位置で、埋め込み酸化膜層3の下面に接するように半導体基板1内に形成されている。また、n+型半導体領域12がp+型半導体領域5の上面に選択的に形成され、p+型半導体領域5とともに第2主電極7と接続されている。さらに、第2主電極7の近傍で、かつ、第1主電極6に近い方において、ゲート電極14が絶縁膜11に内包されて形成されている。絶縁膜11は、例えば酸化膜で構成され、ゲート電極14の真下にある絶縁膜11の領域がゲート酸化膜13として機能する。
図3においては、埋め込み酸化膜層3の厚さt0と、第1多孔質酸化膜領域10のエッジ16と、n−型半導体層2に関連した空乏層15a、15bと、空乏層15bの厚さxと、第1主電極6と第2主電極7との距離Lとが示されている。
このとき、半導体基板1は、誘電体層(埋め込み酸化膜層3および第1多孔質酸化膜領域10)を介して、接地電位に固定されたフィールドプレートとして働くので、空乏層15aに加えて、n−型半導体層2と誘電体層との境界面から、n−型半導体層2の上面に向かう方向に空乏層15bが伸びる。
従って、RESURF効果により、n−型半導体層2とp+型半導体領域5との間のpn接合での電界は緩和される。
図4において、横軸は裏面電極8側の位置、縦軸は電界強度を示しており、空乏層15bの厚さ(伸び)x、埋め込み酸化膜層3の厚さt0として、n−型半導体層2の上面を横軸の原点に対応させている。
つまり、全電圧降下が等しくても、埋め込み酸化膜層3の厚さt0を厚く設定すると、空乏層15bの伸びxが短くなり、RESURF効果が低減する。
一方、n−型半導体層2とp+型半導体領域5との間のpn接合での電界集中、および、n−型半導体層2とn+型半導体領域4との界面での電界集中によるアバランシェ破壊が発生しない条件下においては、半導体装置100の耐圧は、最終的には、n+型半導体領域4の直下におけるn−型半導体層2と埋め込み酸化膜層3との界面での電界集中によるアバランシェ破壊で決定される。
上記条件は、「n−型半導体層2と埋め込み酸化膜層3との界面からn−型半導体層2の表面にまで空乏化したときに、n−型半導体層2と埋め込み酸化膜層3との界面での電界集中が丁度アバランシェ条件を満たす状態」を意味することが一般的に知られている。
このような条件での耐圧Vは、n+型半導体領域4の直下(すなわち、図5内のB−B'線での断面)における全電圧降下で示され、以下の式(8)のように表される。
V=Ecr・(d/2+ε2・t1/ε3)・・・(8)
ただし、式(8)において、t1は誘電体層の総厚(埋め込み酸化膜層3に第1多孔質酸化膜領域10を加えた厚さ)〔cm〕であり、n+型半導体領域4の厚さは無視されているものとする。
なお、式(8)は、前述の式(4)中の厚さt0を、厚さt1で置き換えたものに等しい。
図6において、n−型半導体層2と誘電体層との境界(原点から電極8側へ距離dの位置)における電界強度は、臨界電界強度Ecrに達している。
すなわち、前述の式(3)と上記式(8)とから分かるように、埋め込み酸化膜層3において厚さt0を比較的薄く設定して、RESURF効果を損なうことがないようにする一方で、第1多孔質酸化膜領域10の形成された範囲において誘電体層の総厚t1を比較的厚く設定することにより、電圧降下を稼いで耐圧を従来の場合よりも向上させることができる。
図7から、第1多孔質酸化膜領域10の幅Wが第1および第2主電極6、7間の距離Lの40%未満の領域では、第1多孔質酸化膜領域10の幅Wが大きくなると耐圧が急激に大きくなることが分かる。そして、第1多孔質酸化膜領域10の幅Wが第1および第2主電極6、7間の距離Lの40%を超えると、ほぼ所定値の耐圧が得られることが分かる。
このことから、第1多孔質酸化膜領域10のエッジ16は、耐圧を考慮すれば、第1および第2主電極6、7間の距離Lに対して、第1主電極6側から第2主電極7に向かって40%以上の位置に設定することが望ましい。
P=Δm/(σ×A×t) ・・・(9)
ただし、式(9)において、Δmは多孔質化に伴い溶出したシリコンの重量(g)、σはシリコンの比重(2.33g/cm3)、Aは多孔質シリコンが形成された表面積(cm2)、tは多孔質シリコンの膜厚(cm)である。
このポロジティは0から1の間で変化する物理量であり、「0」は単結晶シリコンそのものを表し、「1」は完全にエッチングされた空間の状態を表す。つまり、ポロジティが1に近いほどガサガサの膜となる。
まず、半導体基板としてp型シリコン基板20を用意する。そして、図8の(a)に示されるように、p型シリコン基板20の主面上にn+拡散領域21およびp+拡散領域22を形成する。この時、n+拡散領域21は、p+拡散領域22を取り囲むように形成される。そして、p型シリコン基板20をHF溶液中で陽極化成を行う。これにより、p型シリコン基板20の裏面側からp+拡散領域22に向けて陽極化成電流23が流れ、図8の(b)に示されるように、p+拡散領域22が多孔質シリコン領域22aとなる。
ついで、p型シリコン基板20に酸化処理を施し、図8の(c)に示されるように、酸化膜領域24および第1多孔質酸化膜領域10が形成される。ここでは、300℃以下の低温で一旦多孔質シリコン領域22a内を酸化雰囲気に暴露した後、1100℃以上の高温で酸化している。これにより、多孔質シリコンの凝縮が抑制され、剥離を伴わない第1多孔質酸化膜領域10を得ることができる。なお、上記の酸化は、高圧酸化を用いて行っても、同様の効果が得られる。
ついで、酸化膜層25が主面に形成されたn型シリコン基板を用意する。そして、第1多孔質酸化膜領域10と酸化膜25とを密接させてp型シリコン基板20とn型シリコン基板とを貼り合わせ、例えば1200℃、3時間、パイロ酸化等の温度処理によって貼り合わせ強度を向上させる。そして、n型シリコン基板を所定の厚みに研磨し、n−型半導体層2を形成する。これにより、図8の(d)に示されるSOI(silicon On Insulator)構造が得られる。ここで、酸化膜領域24および酸化膜層25が埋め込み酸化膜層3に相当する。
ついで、SOIプロセスにより、図8の(e)に示されるnチャンネルHV−MOSを形成した誘電体分離型半導体装置100を作製する。
まず、n−型半導体層2上に酸化膜を形成し、絶縁膜9に対応する酸化膜の部位を除去し、当該酸化膜をマスクにしてn−型半導体層2をエッチングして酸化膜層25に到る溝を作製する。そして、一旦酸化膜を除去した後、熱酸化によって再度酸化膜を形成し、この酸化膜のエッチバックを行って溝を絶縁膜9で埋め込む。
ついで、n−型半導体層2上に酸化膜を形成し、酸化膜のパターニングを行う。そして、このパターニングした酸化膜をマスクとしてボロン注入、アニールを行い、p+型半導体領域5を形成する。また、同様に、イオン注入、アニールにより、n+型半導体領域4を形成する。また、同様に、イオン注入、アニールにより、n+型半導体領域12を形成する。さらに、絶縁膜11、ゲート電極14、第1および第2主電極6、7を形成する。最後に、半導体基板1の裏面全面をポリッシュ処理し、半導体基板1の裏面上に形成された酸化膜領域24を除去して、金属蒸着層(たとえば、Ti/Ni/Auの3層蒸着など)からなる裏面電極8を形成し、誘電体分離型半導体装置100が作製される。
また、300℃以下の低温で一旦多孔質シリコン領域22a内を酸化雰囲気に暴露した後、1100℃以上の高温で酸化するようにしているので、多孔質シリコンの凝縮が抑制され、剥離を伴わない第1多孔質酸化膜領域10を作製することができる。
図9はこの発明の実施の形態2に係る誘電体分離型半導体装置を示す断面図である。
図9において、第2多孔質酸化膜領域30が、絶縁層9の真下位置で、埋め込み酸化膜層3の下面に接するように半導体基板1内に形成されている。
なお、他の構成は上記実施の形態1と同様に構成されている。
図10はこの発明の実施の形態3に係る誘電体分離型半導体装置を示す断面図、図11はこの発明の実施の形態3に係る誘電体分離型半導体装置の製造方法を説明する工程断面図である。
図10において、第1空洞領域31(埋め込み空洞)が、絶縁層9の真下位置で、埋め込み酸化膜層3の下面に接するように半導体基板1内に形成されている。
なお、他の構成は上記実施の形態1と同様に構成されている。
まず、半導体基板としてのp型シリコン基板20を用意する。そして、p型シリコン基板20の主面上にn+拡散領域21および第1および第2p+拡散領域32、33を形成する。この時、n+拡散領域21は、第1p+拡散領域32を取り囲むように形成され、第2p+拡散領域33は、絶縁層9の真下位置に位置するようにリング状に形成されている。ついで、図11の(a)に示されるように、p型シリコン基板20の主面上に酸化膜34を形成し、第1p+型拡散領域32が露出するように酸化膜34をパターニングする。そして、p型シリコン基板20の裏面側から第1p+拡散領域32に向けて陽極化成電流23が通電される。これにより、第1p+拡散領域32が多孔質シリコン領域32aとなる。
ついで、酸化膜34を除去した後、上述実施の形態1と同様の酸化処理をp型シリコン基板20に施す。これにより、多孔質シリコン領域32aが酸化された第1多孔質酸化膜領域10となり、酸化膜領域24がp型シリコン基板20の主面側の第1多孔質酸化膜領域10を除く領域に形成される。そして、第2p+拡散領域33が露出するように酸化膜領域24をパターニングする。その後、図11の(b)に示されるように、比較的高い電圧の陽極化成電流35を通電し、第2p+拡散領域33を電解研磨36する。これにより、図11の(c)に示されるように、第2p+拡散領域33が除去されて、第1空洞領域31がp型シリコン基板20に形成される。
ついで、上記実施の形態1と同様に、SOIプロセスにより、図11の(e)に示されるnチャンネルHV−MOSを形成した誘電体分離型半導体装置102を作製する。
図12はこの発明の実施の形態4に係る誘電体分離型半導体装置の製造方法における多孔質酸化膜領域の形成工程を説明する工程断面図である。
まず、上記実施の形態1における図8の(a)、(b)の工程を実施し、p型シリコン基板20の主面上に多孔質シリコン領域22aを形成する。
ついで、図12の(a)に示されるように、p型シリコン基板20を300℃以下の温度範囲で真空加熱37する。これにより、多孔質シリコン領域22a内が乾燥・脱気される。
ついで、図12の(b)に示されるように、p型シリコン基板20を10気圧以上の酸素雰囲気内に配置し、電子線38を照射する。これにより、p型シリコン基板20の主面近傍にオゾン39が発生し、多孔質シリコン領域22aおよびp型シリコン基板20の主面側が酸化され、p型シリコン基板20の主面側に酸化膜領域24および第1多孔質酸化膜領域10が形成される。
ついで、酸化膜層25が主面に形成されたn型シリコン基板を用意する。そして、第1多孔質酸化膜領域10と酸化膜25とを密接させてp型シリコン基板20とn型シリコン基板とを貼り合わせ、例えば1200℃、3時間、パイロ酸化等の温度処理によって貼り合わせ強度を向上させる。そして、n型シリコン基板を所定の厚みに研磨し、n−型半導体層2を形成する。これにより、図12の(c)に示されるSOI構造が得られる。ここで、酸化膜領域24および酸化膜層25が埋め込み酸化膜層3に相当する。
ついで、上記実施の形態1と同様に、SOIプロセスにより、nチャンネルHV−MOSを形成した誘電体分離型半導体装置を作製する。
図13はこの発明の実施の形態5に係る誘電体分離型半導体装置における耐圧印加状態を説明する断面図、図14はこの発明の実施の形態5に係る誘電体分離型半導体装置の製造方法における多孔質シリコン領域形成工程を説明する工程断面図である。
図13において、第1多孔質酸化膜領域40(第1補助誘電体層)は、第1主電極6の真下位置で、埋め込み酸化膜層3の下面に接するように半導体基板1内に形成されている。そして、第1多孔質酸化膜領域40の外周部の埋め込み酸化膜層3に接する部位が径方向に張り出して張り出し部40aを構成している。
なお、他の構成は上記実施の形態1と同様に構成されている。
まず、図14に示されるように、n+拡散領域21およびp+拡散領域22をp型シリコン基板20の主面にそれぞれ選択的に形成し、さらにn+埋め込み拡散領域41をn+拡散領域21およびp+拡散領域22の外縁部の真下に跨る範囲で、かつ、n+拡散領域21と隣接する深さをもって形成し、その後陽極化成電流23を通電して多孔質シリコン領域42を形成する。この陽極化成電流23の電流経路がp−基板領域とp+拡散領域とに限定されることから、多孔質シリコン領域42は逆凸形状となる。
ついで、p型シリコン基板20を酸化して、張り出し部40aを外周部に有する逆凸形状の第1多孔質酸化膜領域40および酸化膜領域24を形成する。以降、n型シリコン基板とp型シリコン基板20とを貼り合わせ、n型シリコン基板を研磨して形成されたn−型半導体層2にパワーデバイスを形成し、誘電体分離型半導体装置103を得る。
一方、この誘電体分離型半導体装置103において、第2主電極7および裏面電極8をアース電位に接地させ、第1主電極6に+の極性の高電圧を印加すると、図13に示されるように、電位ポテンシャル43がn−型半導体層2、酸化膜層25、酸化膜領域24、第1多孔質酸化膜領域40に渡って形成される。そして、電位ポテンシャル43は、第1多孔質酸化膜領域40の張り出し部40aの張り出し形状に沿って伸張し、上述の第1多孔質酸化膜領域10の端部における電界集中45が緩和される。そこで、電界集中45に起因する動作不安定や絶縁破壊の発生が抑制され、デバイス特性の劣化を回避することができる。
図16はこの発明に係る誘電体分離型半導体装置の製造方法に適用される陽極化成を説明する模式図、図17はこの発明の実施の形態6に係る誘電体分離型半導体装置の製造方法における多孔質シリコン領域形成工程を説明する工程断面図である。
n+拡散領域51およびp+拡散領域52a、52bがp型シリコンウエハ50の主面にそれぞれ選択的に形成され、酸化膜領域53がp+拡散領域52a、52bを露出するようにp型シリコンウエハ50の主面に形成されている。このように構成されたp型シリコンウエハ50をHF溶液中に浸漬し、一対のPt電極54間に電圧を印加し、陽極化成を行う。この時、陽極化成電流55a、55bがp型シリコンウエハ50の裏面側からp+拡散領域52a、52bに向けて流れ、p+拡散領域52a、52bがそれぞれ多孔質シリコン領域56a、56bとなる。
ここで、陽極化成電流55aの電流経路の抵抗成分をR1、R2、R3、形成される多孔質シリコン領域56aの深さをtpとし、陽極化成電流55bの電流経路の抵抗成分をR1’、R2’、R3’、形成される多孔質シリコン領域56bの深さをtp’とする。
各位置における電流経路の全抵抗(R1+R2+R3)と(R1’+R2’+R3’)との間に不均衡が発生した場合、その大小関係に反比例する形でtpとtp’との間にも不均衡が発生する。結果として、p型シリコンウエハ50内での多孔質シリコン領域の深さのバラツキが拡大することになる。これは、パワーデバイス製造後にその実力耐圧値のバラツキをもたらすことになる。
そこで、陽極化成電流23は、p型シリコン基板20の裏面側からn+埋め込み拡散領域46を迂回してp+拡散領域22に到達する電流経路を流れる。そして、多孔質シリコンは、陽極化成電流23の電流経路を遡上する形で成長し、n+埋め込み拡散領域46に到達した段階で深さ方向への成長がストップされ、深さtp”の多孔質シリコン領域47が得られる。
ついで、例えば図8の(c)〜(e)の工程に準拠して、p型シリコン基板20を酸化し、n型シリコン基板とp型シリコン基板20とを貼り合わせ、n型シリコン基板を研磨して形成されたn−型半導体層2にパワーデバイスを形成し、誘電体分離型半導体装置を得る。
従って、この多孔質シリコン領域の形成方法を用いれば、所望の特性を備えたパワーデバイスを安定して高歩留まりで製造することができる。
図18はこの発明の実施の形態1に係る誘電体分離型半導体装置の製造方法における酸化工程および貼り合わせ工程を説明する工程断面図、図19はこの発明の実施の形態7に係る誘電体分離型半導体装置の製造方法における多孔質酸化膜領域形成工程を説明する工程断面図である。
p型シリコン基板20の主面上にn+拡散領域およびp+拡散領域を形成し、p型シリコン基板20をHF溶液中で陽極化成を行う。これにより、図18の(a)に示されるように、多孔質シリコン領域22aが形成されたp型シリコン基板20を得る。
ついで、300℃以下の低温で一旦多孔質シリコン領域22a内を酸化雰囲気に暴露した後、1100℃以上の高温で酸化して、酸化膜領域24および第1多孔質酸化膜領域10を形成する。
この酸化工程では、多孔質シリコン領域22aのポロジティが不均一な場合、酸化膜の成長レートとストレス分布に不均衡が生じ、結果として、図18の(b)に示されるように、第1多孔質酸化膜領域10の表面に凸凹形状を発生させる恐れがある。
そして、第1多孔質酸化膜領域10の表面に凸凹形状が発生した場合、図18の(c)に示されるように、p型シリコン基板20とn型シリコン基板(n−型半導体層2)との貼り合わせ不良(未接着領域)48を誘発する恐れがある。
また、多孔質シリコン領域形成から酸化完了までに拡前処理や酸化処理などの一連の作業が必要となり、異物49が付着する恐れがある。異物49の付着は、p型シリコン基板20とn型シリコン基板との貼り合わせ不良(未接着領域)48の誘発につながる。
なお、他の構成は上記実施の形態1と同様に構成されている。
まず、上述の第1多孔質酸化膜領域58と同形状の多孔質シリコン領域57が形成されたp型シリコン基板20を得る。ついで、酸化膜層25が主面に形成されたn型シリコン基板を用意する。そして、多孔質シリコン領域57が形成されているp型シリコン基板20の主面と酸化膜層25が形成されているn型シリコン基板の主面とを密接させてp型シリコン基板20とn型シリコン基板とを貼り合わせ、例えば1200℃、3時間、パイロ酸化等の温度処理によって貼り合わせ強度を向上させる。そして、n型シリコン基板を所定の厚みに研磨し、n−型半導体層2を形成する。さらに、SOIプロセスにより、n−型半導体層2にnチャンネルHV−MOSを形成する。その後、ドライエッチング、KOHによるエッチングなどにより、p型シリコン基板20の裏面側から絶縁層9の真下の酸化膜層25に到るように裏面開口部59を形成する。ここで、多孔質シリコン領域57の一部が裏面開口部59に露出している。
ついで、この状態で高濃度オゾン雰囲気中に曝す。これにより、オゾン60による多孔質シリコン領域57の酸化が裏面開口部59から第1主電極6側に進行し、第1多孔質酸化膜領域58が形成される。
従って、貼り合わせ不良の低減と高耐圧とを両立させた誘電体分離型半導体装置およびその製造方法が得られる。
また、高濃度オゾン雰囲気において多孔質シリコン領域57を酸化するものとしているが、酸素雰囲気において多孔質シリコン領域57を酸化するようにしてもよい。
この実施の形態8は、上記実施の形態7において、多孔質シリコン領域57のポロジティを0.6以上とするものである。
この実施の形態8では、多孔質シリコン領域57のポロジティを0.6以上としているので、一定以上の酸化レートを確保できるとともに、酸化後のストレスを抑制することができる。その結果、貼り合わせ不良の低減に加えて、誘電体分離型半導体装置のパワーデバイスの動作信頼性を向上させることができる。
図20および図21はそれぞれこの発明の実施の形態9に係る誘電体分離型半導体装置の製造方法における多孔質酸化膜領域形成工程を説明する工程断面図および背面図である。
図20および図21において、第1多孔質酸化膜領域62が、酸化膜層25の下面に接するようにp型シリコン基板20内に形成されており、第1主電極6の真下位置を含んで、第1および第2主電極6、7間の距離Lに対して、第1主電極6側から第2主電極7に向かって40%を超える範囲まで広がった円盤状の主部62a(第1補助誘電体層)と、主部62aから第2主電極7の真下側まで所定幅で延出する延出部62b(第3補助誘電体層)とから構成されている。そして、延出部62bは、主部62aから周方向に等角ピッチで4つ形成されている。また、4つの裏面開口部59が、絶縁膜9の真下位置で、p型シリコン基板20の裏面側から酸化膜層25に到るように形成されている。そして、第1多孔質酸化膜領域62の延出部62bが各裏面開口部59に露出している。図21中、Aは絶縁層9による分離領域を示し、Bはパワーデバイス領域を示している。
なお、他の構成は上記実施の形態7と同様に構成されている。
まず、多孔質シリコン領域61が形成されたp型シリコン基板20を得る。この多孔質シリコン領域61は上述の第1多孔質酸化膜領域62と同一形状に形成されている。
ついで、酸化膜層25が主面に形成されたn型シリコン基板を用意する。そして、多孔質シリコン領域61が形成されているp型シリコン基板20の主面と酸化膜25が形成されているn型シリコン基板の主面とを密接させてp型シリコン基板20とn型シリコン基板とを貼り合わせ、例えば1200℃、3時間、パイロ酸化等の温度処理によって貼り合わせ強度を向上させる。そして、n型シリコン基板を所定の厚みに研磨し、n−型半導体層2を形成する。さらに、SOIプロセスにより、n−型半導体層2にnチャンネルHV−MOSを形成する。その後、ドライエッチング、KOHによるエッチングなどにより、p型シリコン基板20の裏面側から絶縁層9の真下の酸化膜層25に到るように裏面開口部59を形成する。ここで、多孔質シリコン領域61の一部が各裏面開口部59に露出している。
ついで、この状態で高濃度オゾン雰囲気中に曝す。これにより、図20に示されるように、オゾン60による多孔質シリコン領域61の酸化が裏面開口部59から第1主電極6側に進行し、第1多孔質酸化膜領域62が形成される。
また、この実施の形態9によれば、4つの延出部62bが周方向に等角ピッチで形成されているので、多孔質シリコン領域61の酸化が図21中上下左右方向から進行し、得られる酸化膜のストレス分布や酸化膜形状がデバイスの片側で局所的に均衡を失う恐れがない。
図22はこの発明の実施の形態10に係る誘電体分離型半導体装置の製造方法における多孔質酸化膜領域形成工程を説明する工程断面図である。
まず、上記実施の形態7と同様に、多孔質シリコン領域57が形成されたp型シリコン基板20を得る。ついで、酸化膜層25が主面に形成されたn型シリコン基板を用意する。そして、酸化膜層25の一部を除去し、酸化膜除去領域64を形成する。なお、この酸化膜除去領域64は、後述する絶縁層9の真下位置に位置するように形成されている。
ついで、多孔質シリコン領域57が形成されているp型シリコン基板20の主面と酸化膜層25が形成されているn型シリコン基板の主面とを密接させてp型シリコン基板20とn型シリコン基板とを貼り合わせ、例えば1200℃、3時間、パイロ酸化等の温度処理によって貼り合わせ強度を向上させる。そして、図22の(a)に示されるように、n型シリコン基板を所定の厚みに研磨し、n−型半導体層2を形成する。
ついで、SOIプロセスにより、n−型半導体層2にnチャンネルHV−MOSを形成する。そして、図22の(b)に示されるように、ドライエッチング、KOHによるエッチングなどにより、酸化膜除去領域64の形成位置で、n−型半導体層2の表面側から多孔質シリコン領域57の底面に到るように表面開口部63を形成する。ここで、多孔質シリコン領域57の一部が表面開口部63に露出している。
ついで、この状態で高濃度オゾン雰囲気中に曝す。これにより、オゾン60による多孔質シリコン領域57の酸化が表面開口部63から第1主電極6側に進行し、第1多孔質酸化膜領域58が形成される。
また、この実施の形態10においても、多孔質シリコン領域57のポロジティを0.6以上とすれば、一定以上の酸化レートを確保できるとともに、酸化後のストレスを抑制することができる。その結果、貼り合わせ不良の低減に加えて、誘電体分離型半導体装置のパワーデバイスの動作信頼性を向上させることができる。
図23および図24はそれぞれこの発明の実施の形態11に係る誘電体分離型半導体装置の製造方法における多孔質酸化膜領域形成工程を説明する工程断面図および上面図である。
まず、上記実施の形態9と同様に、多孔質シリコン領域61が形成されたp型シリコン基板20を得る。ついで、酸化膜層25が主面に形成されたn型シリコン基板を用意する。そして、酸化膜層25の一部を除去し、酸化膜除去領域64を形成する。なお、この酸化膜除去領域64は、後述する絶縁層9の真下位置に位置するように形成されている。
ついで、多孔質シリコン領域61が形成されているp型シリコン基板20の主面と酸化膜層25が形成されているn型シリコン基板の主面とを密接させてp型シリコン基板20とn型シリコン基板とを貼り合わせ、例えば1200℃、3時間、パイロ酸化等の温度処理によって貼り合わせ強度を向上させる。そして、n型シリコン基板を所定の厚みに研磨し、n−型半導体層2を形成する。
ついで、SOIプロセスにより、n−型半導体層2にnチャンネルHV−MOSを形成する。そして、図23に示されるように、ドライエッチング、KOHによるエッチングなどにより、酸化膜除去領域64の形成位置で、n−型半導体層2の表面側から多孔質シリコン領域61の底面に到るように表面開口部63を形成する。ここで、多孔質シリコン領域61の一部が表面開口部63に露出している。
ついで、この状態で高濃度オゾン雰囲気中に曝す。これにより、オゾン60による多孔質シリコン領域61の酸化が表面開口部63から第1主電極6側に進行し、第1多孔質酸化膜領域62が形成される。
また、この実施の形態11によれば、4つの延出部62bが周方向に等角ピッチで形成されているので、多孔質シリコン領域61の酸化が図24中上下左右方向から進行し、得られる酸化膜のストレス分布や酸化膜形状がデバイスの片側で局所的に均衡を失う恐れがない。
図25はこの発明の実施の形態12に係る誘電体分離型半導体装置の製造方法を示す工程断面図である。
まず、上記実施の形態1と同様にして、多孔質シリコン領域22aが形成されたp型シリコン基板20を得る。ついで、酸化膜層25が主面に形成されたn型シリコン基板を用意する。そして、酸化膜層25の一部を除去し、酸化膜除去領域65を形成する。この酸化膜除去領域65は、第1主電極6の真下位置に位置するように形成されている。
ついで、多孔質シリコン領域22aが形成されているp型シリコン基板20の主面と酸化膜層25が形成されているn型シリコン基板の主面とを密接させてp型シリコン基板20とn型シリコン基板とを貼り合わせ、例えば1200℃、3時間、パイロ酸化等の温度処理によって貼り合わせ強度を向上させる。そして、n型シリコン基板を所定の厚みに研磨し、n−型半導体層2を形成する。
ついで、SOIプロセスにより、図25の(a)に示されるように、n−型半導体層2にnチャンネルHV−MOSを形成する。この時、n+拡散領域4の拡散深さが酸化膜層25に到達しており、その真下で酸化膜除去領域65により構成される埋め込み空洞部に接している。
そして、図25の(b)に示されるように、ドライエッチング、KOHによるエッチングなどにより、酸化膜除去領域64の形成位置で、n−型半導体層2の表面側から多孔質シリコン領域22aに到るように表面開口部63を形成する。この状態で、高濃度オゾン雰囲気に曝し、オゾン60により多孔質シリコン領域22aを酸化し、第1多孔質酸化膜領域10が形成される。
従って、貼り合わせ不良の低減と高耐圧とを両立させた誘電体分離型半導体装置およびその製造方法が得られる。
Claims (16)
- 半導体基板と、
上記半導体基板の主面に貼り合わせられた低不純物濃度の第1導電型の第1半導体層と、
上記半導体基板の主面の多孔質化されていない表面を酸化して形成された酸化膜層と上記第1半導体層の貼り合わせ面に形成された酸化膜とからなり、又は上記第1半導体層の貼り合わせ面に形成された酸化膜からなり、該半導体基板と該第1半導体層との貼り合わせ部の全域にわたって配置された主誘電体層と、
上記第1半導体層の表面に選択的に形成された高不純物濃度の第1導電型の第2半導体層と、
上記第2半導体層から離間して該第2半導体層を取り囲むように上記第1半導体層に形成された高不純物濃度の第2導電型の第3半導体層と、
上記第3半導体層の外周縁を取り囲み、かつ、上記第1半導体層の表面から上記主誘電体層に到るように該第1半導体層に形成されたリング状絶縁層と、
上記第2半導体層の表面に接合配置された第1主電極と、
上記第3半導体層の表面に接合配置された第2主電極と、
上記半導体基板の主面に対向する裏面に形成された裏面電極と、
上記主誘電体層の上記主面側に接した状態で上記半導体基板内に形成された第1補助誘電体層とを備え、
上記第1補助誘電体層は、上記第1主電極の真下位置を含んで、該第1主電極側から上記第1および第2主電極間の距離Lの40%を超え、上記第3半導体層の真下位置を含まない範囲まで広がった領域に形成されているとともに、多孔質酸化膜によって構成され、
埋め込み空洞が、上記リング状絶縁層の真下位置で、上記主誘電体層の上記主面側に接した状態で上記半導体基板内に形成されていることを特徴とする誘電体分離型半導体装置。 - 半導体基板と、
上記半導体基板の主面に貼り合わせられた低不純物濃度の第1導電型の第1半導体層と、
上記半導体基板の主面の多孔質化されていない表面を酸化して形成された酸化膜層と上記第1半導体層の貼り合わせ面に形成された酸化膜とからなり、又は上記第1半導体層の貼り合わせ面に形成された酸化膜からなり、該半導体基板と該第1半導体層との貼り合わせ部の全域にわたって配置された主誘電体層と、
上記第1半導体層の表面に選択的に形成された高不純物濃度の第1導電型の第2半導体層と、
上記第2半導体層から離間して該第2半導体層を取り囲むように上記第1半導体層に形成された高不純物濃度の第2導電型の第3半導体層と、
上記第3半導体層の外周縁を取り囲み、かつ、上記第1半導体層の表面から上記主誘電体層に到るように該第1半導体層に形成されたリング状絶縁層と、
上記第2半導体層の表面に接合配置された第1主電極と、
上記第3半導体層の表面に接合配置された第2主電極と、
上記半導体基板の主面に対向する裏面に形成された裏面電極と、
上記主誘電体層の上記主面側に接した状態で上記半導体基板内に形成された第1補助誘電体層とを備え、
上記第1補助誘電体層は、上記第1主電極の真下位置を含んで、該第1主電極側から上記第1および第2主電極間の距離Lの40%を超え、上記第3半導体層の真下位置を含まない範囲まで広がった領域に形成されているとともに、多孔質酸化膜によって構成され、
上記第1補助誘電体層は、その外周部の上記主誘電体層に接する側が径方向外側に張り出した形状に形成されていることを特徴とする誘電体分離型半導体装置。 - 半導体基板と、
上記半導体基板の主面に貼り合わせられた低不純物濃度の第1導電型の第1半導体層と、
上記半導体基板の主面の多孔質化されていない表面を酸化して形成された酸化膜層と上記第1半導体層の貼り合わせ面に形成された酸化膜とからなり、又は上記第1半導体層の貼り合わせ面に形成された酸化膜からなり、該半導体基板と該第1半導体層との貼り合わせ部の全域にわたって配置された主誘電体層と、
上記第1半導体層の表面に選択的に形成された高不純物濃度の第1導電型の第2半導体層と、
上記第2半導体層から離間して該第2半導体層を取り囲むように上記第1半導体層に形成された高不純物濃度の第2導電型の第3半導体層と、
上記第3半導体層の外周縁を取り囲み、かつ、上記第1半導体層の表面から上記主誘電体層に到るように該第1半導体層に形成されたリング状絶縁層と、
上記第2半導体層の表面に接合配置された第1主電極と、
上記第3半導体層の表面に接合配置された第2主電極と、
上記半導体基板の主面に対向する裏面に形成された裏面電極と、
上記主誘電体層の上記主面側に接した状態で上記半導体基板内に形成された第1補助誘電体層とを備え、
上記第1補助誘電体層は、上記第1主電極の真下位置を含んで、該第1主電極側から上記第1および第2主電極間の距離Lの40%を超え、上記第3半導体層の真下位置を含まない範囲まで広がった領域に形成されているとともに、多孔質酸化膜によって構成され、
多孔質酸化膜によって構成された第3補助誘電体層が上記第1補助誘電体層から上記リング状絶縁層の真下位置に至るように延設され、開口部が上記半導体基板の裏面又は上記第1半導体層の表面から上記第3補助誘電体層の端部に至るように形成されていることを特徴とする誘電体分離型半導体装置。 - 上記第1補助誘電体層から上記リング状絶縁層の真下位置に至るように延設された上記第3補助誘電体層が周方向に等角ピッチで複数配設され、上記開口部が上記第3補助誘電体層のそれぞれの端部に至るように形成されていることを特徴とする請求項3記載の誘電体分離型半導体装置。
- 半導体基板と、
上記半導体基板の主面に貼り合わせられた低不純物濃度の第1導電型の第1半導体層と、
上記半導体基板の主面の多孔質化されていない表面を酸化して形成された酸化膜層と上記第1半導体層の貼り合わせ面に形成された酸化膜とからなり、又は上記第1半導体層の貼り合わせ面に形成された酸化膜からなり、該半導体基板と該第1半導体層との貼り合わせ部の全域にわたって配置された主誘電体層と、
上記第1半導体層の表面に選択的に形成された高不純物濃度の第1導電型の第2半導体層と、
上記第2半導体層から離間して該第2半導体層を取り囲むように上記第1半導体層に形成された高不純物濃度の第2導電型の第3半導体層と、
上記第3半導体層の外周縁を取り囲み、かつ、上記第1半導体層の表面から上記主誘電体層に到るように該第1半導体層に形成されたリング状絶縁層と、
上記第2半導体層の表面に接合配置された第1主電極と、
上記第3半導体層の表面に接合配置された第2主電極と、
上記半導体基板の主面に対向する裏面に形成された裏面電極と、
上記主誘電体層の上記主面側に接した状態で上記半導体基板内に形成された第1補助誘電体層とを備え、
上記第1補助誘電体層は、上記第1主電極の真下位置を含んで、該第1主電極側から上記第1および第2主電極間の距離Lの40%を超え、上記第3半導体層の真下位置を含まない範囲まで広がった領域に形成されているとともに、多孔質酸化膜によって構成され、
開口部が、上記第1主電極、上記第2半導体層、上記第1半導体層および上記主誘電体層を貫通して上記第1補助誘電体層に至るように形成されていることを特徴とする誘電体分離型半導体装置。 - 半導体基板と活性層とが主誘電体層を介して貼り合わされ、多孔質酸化膜からなる補助誘電体層が上記主誘電体層に接した状態で上記半導体基板内に形成され、パワーデバイスが上記活性層に形成されてなる誘電体分離型半導体装置の製造方法であって、
上記半導体基板の主面にp+拡散領域とn+拡散領域とを形成する工程と、
上記p+拡散領域を含む領域を多孔質化する工程と、
上記半導体基板の主面側および上記多孔質化された領域を酸化する工程と、
上記半導体基板と活性層側シリコン基板とを貼り合せる工程と、
上記活性層側シリコン基板を研磨して上記活性層を形成する工程と、
上記活性層に上記パワーデバイスを形成する工程とを備えていることを特徴とする誘電体分離型半導体装置の製造方法。 - 半導体基板と活性層とが主誘電体層を介して貼り合わされ、多孔質酸化膜からなる補助誘電体層が上記主誘電体層に接した状態で上記半導体基板内に形成され、絶縁層が上記活性層を所定の範囲に画成するようにリング状に形成され、パワーデバイスが上記絶縁層により画成された上記活性層の所定の範囲内に形成されてなる誘電体分離型半導体装置の製造方法であって、
上記半導体基板の主面に第1p+拡散領域と第2p+拡散領域とn+拡散領域とを形成する工程と、
上記第1p+拡散領域を多孔質化する工程と、
上記半導体基板の主面側および上記多孔質化された領域を酸化する工程と、
上記絶縁層の真下位置に位置する第2p+拡散領域の部位を電解研磨して空洞領域を形成する工程と、
上記半導体基板と活性層側シリコン基板とを貼り合せる工程と、
上記活性層側シリコン基板を研磨して上記活性層を形成する工程と、
上記活性層に上記パワーデバイスを形成する工程とを備えていることを特徴とする誘電体分離型半導体装置の製造方法。 - 半導体基板と活性層とが主誘電体層を介して貼り合わされ、多孔質酸化膜からなる補助誘電体層が上記主誘電体層に接した状態で上記半導体基板内に形成され、パワーデバイスが上記活性層に形成されてなる誘電体分離型半導体装置の製造方法であって、
上記半導体基板の主面にp+拡散領域とn+拡散領域とを形成する工程と、
上記n+拡散領域の下部に該n+拡散領域に接し、かつ、上記p+拡散領域の外縁部にオーバーラップするように埋め込みn+拡散領域を形成する工程と、
上記p+拡散領域を多孔質化する工程と、
上記半導体基板の主面側および上記多孔質化された領域を酸化する工程と、
上記半導体基板と活性層側シリコン基板とを貼り合せる工程と、
上記活性層側シリコン基板を研磨して上記活性層を形成する工程と、
上記活性層に上記パワーデバイスを形成する工程とを備えていることを特徴とする誘電体分離型半導体装置の製造方法。 - 半導体基板と活性層とが主誘電体層を介して貼り合わされ、多孔質酸化膜からなる補助誘電体層が上記主誘電体層に接した状態で上記半導体基板内に形成され、パワーデバイスが上記活性層に形成されてなる誘電体分離型半導体装置の製造方法であって、
上記半導体基板の主面にp+拡散領域とn+拡散領域とを形成する工程と、
上記p+拡散領域の下部に該p+拡散領域に接し、かつ、該p+拡散領域に隣接する上記n+拡散領域の外縁部の下部に該n+拡散領域から離反してオーバーラップするように埋め込みn+拡散領域を形成する工程と、
上記p+拡散領域を上記埋め込みn+拡散領域に至るまで多孔質化する工程と、
上記半導体基板の主面側および上記多孔質化された領域を酸化する工程と、
上記半導体基板と活性層側シリコン基板とを貼り合せる工程と、
上記活性層側シリコン基板を研磨して上記活性層を形成する工程と、
上記活性層に上記パワーデバイスを形成する工程とを備えていることを特徴とする誘電体分離型半導体装置の製造方法。 - 上記酸化する工程は、300℃以下の低温酸化をし、引き続いて1,100℃以上の高温酸化をすることを特徴とする請求項6乃至請求項9のいずれか1項に記載の誘電体分離型半導体装置の製造方法。
- 上記酸化する工程は、300℃以下の温度で真空加熱し、引き続いて10気圧以上の酸素雰囲気中で電子線照射することを特徴とする請求項6乃至請求項9のいずれか1項に記載の誘電体分離型半導体装置の製造方法。
- 半導体基板と活性層とが主誘電体層を介して貼り合わされ、多孔質酸化膜からなる補助誘電体層が上記主誘電体層に接した状態で上記半導体基板内に形成され、パワーデバイスが上記活性層に形成された分離領域内に形成されてなる誘電体分離型半導体装置の製造方法であって、
上記半導体基板の主面にp+拡散領域とn+拡散領域とを形成する工程と、
上記p+拡散領域を多孔質化して多孔質領域を形成する工程と、
上記半導体基板と活性層側シリコン基板とを貼り合せる工程と、
上記活性層側シリコン基板を研磨して上記活性層を形成する工程と、
上記活性層に上記分離領域を形成する工程と、
上記活性層の上記分離領域内に上記パワーデバイスを形成する工程と、
上記分離領域の真下位置で上記半導体基板の裏面から上記多孔質領域に至る開口部を形成する工程と、
上記多孔質領域を上記開口部を介して高濃度オゾン雰囲気又は熱酸化雰囲気に曝して該多孔質領域を酸化して上記補助誘電体層を形成する工程とを備えていることを特徴とする誘電体分離型半導体装置の製造方法。 - 半導体基板と活性層とが主誘電体層を介して貼り合わされ、多孔質酸化膜からなる補助誘電体層が上記主誘電体層に接した状態で上記半導体基板内に形成され、パワーデバイスが上記活性層に形成された分離領域内に形成されてなる誘電体分離型半導体装置の製造方法であって、
上記半導体基板の主面にp+拡散領域とn+拡散領域とを形成する工程と、
上記p+拡散領域を多孔質化して多孔質領域を形成する工程と、
活性層側シリコン基板の裏面に形成された酸化膜層の上記分離領域の真下位置に対応する部位の一部を除去する工程と、
上記半導体基板と活性層側シリコン基板とを貼り合せる工程と、
上記活性層側シリコン基板を研磨して上記活性層を形成する工程と、
上記活性層に上記分離領域を形成する工程と、
上記活性層の上記分離領域内に上記パワーデバイスを形成する工程と、
上記分離領域の位置で上記活性層の表面から上記酸化膜層の除去領域を通って上記多孔質領域に至る開口部を形成する工程と、
上記多孔質領域を上記開口部を介して高濃度オゾン雰囲気又は熱酸化雰囲気に曝して該多孔質領域を酸化して上記補助誘電体層を形成する工程とを備えていることを特徴とする誘電体分離型半導体装置の製造方法。 - 上記多孔質領域のポロジティが0.6以上であることを特徴とする請求項12又は請求項13記載の誘電体分離型半導体装置の製造方法。
- 上記開口部が上記パワーデバイスの中心に対して周方向に等角ピッチで複数設けられていることを特徴とする請求項12又は請求項13記載の誘電体分離型半導体装置の製造方法。
- 半導体基板と活性層とが主誘電体層を介して貼り合わされ、多孔質酸化膜からなる補助誘電体層が上記主誘電体層に接した状態で上記半導体基板内に形成され、パワーデバイスが上記活性層に形成された分離領域内に形成されてなる誘電体分離型半導体装置の製造方法であって、
上記半導体基板の主面にp+拡散領域とn+拡散領域とを形成する工程と、
上記p+拡散領域を多孔質化して多孔質領域を形成する工程と、
活性層側シリコン基板の裏面に形成された酸化膜層の上記パワーデバイスの中心位置に対応する部位の一部を除去する工程と、
上記半導体基板と活性層側シリコン基板とを貼り合せる工程と、
上記活性層側シリコン基板を研磨して上記活性層を形成する工程と、
上記活性層に上記分離領域を形成する工程と、
上記活性層の上記分離領域内に上記パワーデバイスを形成する工程と、
上記パワーデバイスの中心位置で上記活性層の表面から上記酸化膜層の除去領域を通って上記多孔質領域に至る開口部を形成する工程と、
上記多孔質領域を上記開口部を介して高濃度オゾン雰囲気又は熱酸化雰囲気に曝して該多孔質領域を酸化して上記補助誘電体層を形成する工程とを備えていることを特徴とする誘電体分離型半導体装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003415253A JP4420196B2 (ja) | 2003-12-12 | 2003-12-12 | 誘電体分離型半導体装置およびその製造方法 |
TW093132137A TWI254966B (en) | 2003-12-12 | 2004-10-22 | Dielectric isolation type semiconductor device and method for manufacturing the same |
KR1020040088927A KR100689918B1 (ko) | 2003-12-12 | 2004-11-03 | 유전체 분리형 반도체 장치 및 그 제조 방법 |
US10/982,875 US7135752B2 (en) | 2003-12-12 | 2004-11-08 | Dielectric isolation type semiconductor device and method for manufacturing the same |
FR0413029A FR2863770B1 (fr) | 2003-12-12 | 2004-12-07 | Dispositif a semiconducteur du type a separation dielectrique et procede de fabrication |
DE102004059629A DE102004059629B4 (de) | 2003-12-12 | 2004-12-10 | Halbleitervorrichtung vom Typ mit dielektrischer Isolierung und Verfahren zu deren Herstellung |
CNB2004101007610A CN100449777C (zh) | 2003-12-12 | 2004-12-13 | 电介质分离型半导体装置及其制造方法 |
US11/354,961 US7125780B2 (en) | 2003-12-12 | 2006-02-16 | Dielectric isolation type semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003415253A JP4420196B2 (ja) | 2003-12-12 | 2003-12-12 | 誘電体分離型半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005175296A JP2005175296A (ja) | 2005-06-30 |
JP4420196B2 true JP4420196B2 (ja) | 2010-02-24 |
Family
ID=34616805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003415253A Expired - Fee Related JP4420196B2 (ja) | 2003-12-12 | 2003-12-12 | 誘電体分離型半導体装置およびその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7135752B2 (ja) |
JP (1) | JP4420196B2 (ja) |
KR (1) | KR100689918B1 (ja) |
CN (1) | CN100449777C (ja) |
DE (1) | DE102004059629B4 (ja) |
FR (1) | FR2863770B1 (ja) |
TW (1) | TWI254966B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4629490B2 (ja) * | 2005-05-09 | 2011-02-09 | 三菱電機株式会社 | 誘電体分離型半導体装置 |
JP2008227474A (ja) * | 2007-02-13 | 2008-09-25 | Toshiba Corp | 半導体装置 |
TW200905793A (en) * | 2007-07-19 | 2009-02-01 | Promos Technologies Inc | Isolation method of active area for semiconductor device |
JP5201169B2 (ja) * | 2010-05-13 | 2013-06-05 | 三菱電機株式会社 | 誘電体分離型半導体装置の製造方法 |
FR2987698B1 (fr) * | 2012-03-02 | 2014-04-04 | St Microelectronics Tours Sas | Composant de puissance vertical |
JP5762353B2 (ja) * | 2012-05-01 | 2015-08-12 | 三菱電機株式会社 | 半導体装置 |
JP6053415B2 (ja) * | 2012-09-19 | 2016-12-27 | 三菱電機株式会社 | 半導体装置 |
FR3011124A1 (fr) * | 2013-09-26 | 2015-03-27 | St Microelectronics Tours Sas | Composant scr a caracteristiques stables en temperature |
DE102016119799B4 (de) * | 2016-10-18 | 2020-08-06 | Infineon Technologies Ag | Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren |
US10541214B2 (en) * | 2018-04-27 | 2020-01-21 | Juniper Networks, Inc. | Enhanced bonding between III-V material and oxide material |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69332960T2 (de) * | 1992-01-28 | 2004-05-13 | Canon K.K. | Halbleiteranordnung |
DE4231310C1 (de) | 1992-09-18 | 1994-03-24 | Siemens Ag | Verfahren zur Herstellung eines Bauelementes mit porösem Silizium |
JP2739018B2 (ja) | 1992-10-21 | 1998-04-08 | 三菱電機株式会社 | 誘電体分離半導体装置及びその製造方法 |
JPH0945762A (ja) | 1995-07-26 | 1997-02-14 | Matsushita Electric Works Ltd | 半導体素子基体およびその製造方法 |
JP3435930B2 (ja) | 1995-09-28 | 2003-08-11 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2000340794A (ja) * | 1999-06-01 | 2000-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6750506B2 (en) * | 1999-12-17 | 2004-06-15 | Matsushita Electric Industrial Co., Ltd. | High-voltage semiconductor device |
JP2002270844A (ja) | 2001-03-07 | 2002-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4020195B2 (ja) * | 2002-12-19 | 2007-12-12 | 三菱電機株式会社 | 誘電体分離型半導体装置の製造方法 |
-
2003
- 2003-12-12 JP JP2003415253A patent/JP4420196B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-22 TW TW093132137A patent/TWI254966B/zh not_active IP Right Cessation
- 2004-11-03 KR KR1020040088927A patent/KR100689918B1/ko not_active IP Right Cessation
- 2004-11-08 US US10/982,875 patent/US7135752B2/en active Active
- 2004-12-07 FR FR0413029A patent/FR2863770B1/fr not_active Expired - Fee Related
- 2004-12-10 DE DE102004059629A patent/DE102004059629B4/de not_active Expired - Fee Related
- 2004-12-13 CN CNB2004101007610A patent/CN100449777C/zh not_active Expired - Fee Related
-
2006
- 2006-02-16 US US11/354,961 patent/US7125780B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR100689918B1 (ko) | 2007-03-09 |
US20050127470A1 (en) | 2005-06-16 |
TWI254966B (en) | 2006-05-11 |
JP2005175296A (ja) | 2005-06-30 |
CN1645622A (zh) | 2005-07-27 |
FR2863770A1 (fr) | 2005-06-17 |
KR20050059411A (ko) | 2005-06-20 |
US20060138586A1 (en) | 2006-06-29 |
TW200520035A (en) | 2005-06-16 |
DE102004059629B4 (de) | 2011-12-01 |
CN100449777C (zh) | 2009-01-07 |
US7135752B2 (en) | 2006-11-14 |
FR2863770B1 (fr) | 2006-09-29 |
DE102004059629A1 (de) | 2005-07-14 |
US7125780B2 (en) | 2006-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7125780B2 (en) | Dielectric isolation type semiconductor device and method for manufacturing the same | |
JP4974474B2 (ja) | 半導体装置およびその製造方法 | |
US7417296B2 (en) | Dielectric isolation type semiconductor device | |
US6277703B1 (en) | Method for manufacturing an SOI wafer | |
JPH0334347A (ja) | 高電圧パワーicプロセス | |
JP2006186145A (ja) | 半導体装置及びその製造方法 | |
JP2018046251A (ja) | 半導体装置およびその製造方法 | |
JP2799254B2 (ja) | 半導体装置の製造方法 | |
JP2009021526A (ja) | 電力用半導体装置及びその製造方法 | |
JP5487705B2 (ja) | ワイドバンドギャップ半導体素子 | |
JP5201169B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
JP2961692B2 (ja) | 高圧素子およびその製造方法 | |
JPH10242266A (ja) | 半導体装置およびその製造に用いられる半導体接合基板 | |
JP2007042826A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4269454B2 (ja) | 半導体装置およびその製造方法 | |
JP3943322B2 (ja) | 半導体装置 | |
JP2006073626A (ja) | 半導体装置およびその製造方法 | |
JP2015170667A (ja) | 半導体装置 | |
JPH03116877A (ja) | 半導体装置 | |
JP6968042B2 (ja) | SiC−SOIデバイスおよびその製造方法 | |
JPS5951745B2 (ja) | 半導体装置の製造方法 | |
KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
KR100491272B1 (ko) | 소이 기판의 제조 방법 | |
JPH08162521A (ja) | 半導体装置 | |
JP2001230392A (ja) | Soiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4420196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |