JPH0334347A - 高電圧パワーｉｃプロセス - Google Patents
高電圧パワーｉｃプロセスInfo
- Publication number
- JPH0334347A JPH0334347A JP2146369A JP14636990A JPH0334347A JP H0334347 A JPH0334347 A JP H0334347A JP 2146369 A JP2146369 A JP 2146369A JP 14636990 A JP14636990 A JP 14636990A JP H0334347 A JPH0334347 A JP H0334347A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide
- forming
- transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 23
- 235000012431 wafers Nutrition 0.000 claims abstract description 89
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 230000005660 hydrophilic surface Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005304 joining Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 238000007493 shaping process Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000002131 composite material Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000010953 base metal Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/026—Deposition thru hole in mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、酸化物分離型半導体ウェハの製造方法に関す
るものであって、更に詳細には、関連する高電圧トラン
ジスタを形成することも可能な酸化物分離型半導体ウェ
ハの製造方法に関するものである。
るものであって、更に詳細には、関連する高電圧トラン
ジスタを形成することも可能な酸化物分離型半導体ウェ
ハの製造方法に関するものである。
従来技術
金属−酸化物一半導体（ＭＯＳ）又はその他の集積回路
（Ｉｃ）要素をバイポーラ接合トランジスタ（ＢＩＴ）
、二重拡散型金属−酸化物一半導体（ＤＭＯ８）又はそ
の他の高電圧半導体装置と結合させることが可能な半導
体装置を製造するために使用されている。ＤＭＯＳトラ
ンジスタは、大電流を制御することが可能であり、且つ
大量の電力を制御するための好適な方法として広く認識
されている。
（Ｉｃ）要素をバイポーラ接合トランジスタ（ＢＩＴ）
、二重拡散型金属−酸化物一半導体（ＤＭＯ８）又はそ
の他の高電圧半導体装置と結合させることが可能な半導
体装置を製造するために使用されている。ＤＭＯＳトラ
ンジスタは、大電流を制御することが可能であり、且つ
大量の電力を制御するための好適な方法として広く認識
されている。
絶縁分離型装置を製造するのに有用な方法は、ＩＥＥＥ
１９８７カスタム集積回路コンブエレンスにおいてＹｕ
０ｈａｔａ ｅｔ ａｌ、によって発表された
文献に記載されている。その文献は、該コンフエレンス
刊行物の４４３−４４６頁に記載されており、「絶縁分
離型インテリジェントパワースイッチ（ＤＩＥＬＥＣＴ
ＲＩＣＡＬＬＹ ｌ５ＯＬＡＴＥＤ ＩＮ置ＬＩＧ
ＥＮＴＰＯＷＥＲ５ＷＩＴＣＨ）Ｊという題名が付され
ており、東芝コーポレーションインテリジェントパワー
スイッチと呼ばれる装置の製造方法が記載されている。
１９８７カスタム集積回路コンブエレンスにおいてＹｕ
０ｈａｔａ ｅｔ ａｌ、によって発表された
文献に記載されている。その文献は、該コンフエレンス
刊行物の４４３−４４６頁に記載されており、「絶縁分
離型インテリジェントパワースイッチ（ＤＩＥＬＥＣＴ
ＲＩＣＡＬＬＹ ｌ５ＯＬＡＴＥＤ ＩＮ置ＬＩＧ
ＥＮＴＰＯＷＥＲ５ＷＩＴＣＨ）Ｊという題名が付され
ており、東芝コーポレーションインテリジェントパワー
スイッチと呼ばれる装置の製造方法が記載されている。
この場合、製造されるべき装置を最適化するために選択
された固有抵抗を持った第−Ｎ型半導体ウェハに、ミラ
ーフィニツシユ即ち鏡面仕上げ部が設けられている。次
いで、それをドナー不純物で注入して、Ｎ十表面層を形
成する。次いで、このミラー表面を酸化する。Ｎ十導電
型の第二ウェハにも、鏡面仕上げ部が設けられており、
且つこの表面を酸化する。この様な酸化したウェハを洗
浄して親水性表面を形成すると、それらのウェハ表面を
合わせた場合に、室温において強力な接合が形成される
ことがｉ′１１明した。爾後に熱処理することにより、
これらの酸化物を合体させると、埋め込み酸化物が形成
され、その埋め込み酸化物はこれら二つのウェハ内の物
質を電気的に分離すべく作用することが可能である。典
型的に、第一ウェハをグラインド即ち研削しＦｌつエツ
チングすることにより、絶縁分離に面するＮ＋層上に存
在する所望の厚さのＮ型物質を与えることか可能である
。その結果ｍられる複合半導体ウェハをトレンチエツチ
ングを行なって、満を形成し、複数個のＮ型タブを分離
すると共に満の而を酸化して絶縁分離を完成させること
が可能である。所望により、酸化した溝を、多結品シリ
コン（ポリシリコン）で充填することが可能である。
された固有抵抗を持った第−Ｎ型半導体ウェハに、ミラ
ーフィニツシユ即ち鏡面仕上げ部が設けられている。次
いで、それをドナー不純物で注入して、Ｎ十表面層を形
成する。次いで、このミラー表面を酸化する。Ｎ十導電
型の第二ウェハにも、鏡面仕上げ部が設けられており、
且つこの表面を酸化する。この様な酸化したウェハを洗
浄して親水性表面を形成すると、それらのウェハ表面を
合わせた場合に、室温において強力な接合が形成される
ことがｉ′１１明した。爾後に熱処理することにより、
これらの酸化物を合体させると、埋め込み酸化物が形成
され、その埋め込み酸化物はこれら二つのウェハ内の物
質を電気的に分離すべく作用することが可能である。典
型的に、第一ウェハをグラインド即ち研削しＦｌつエツ
チングすることにより、絶縁分離に面するＮ＋層上に存
在する所望の厚さのＮ型物質を与えることか可能である
。その結果ｍられる複合半導体ウェハをトレンチエツチ
ングを行なって、満を形成し、複数個のＮ型タブを分離
すると共に満の而を酸化して絶縁分離を完成させること
が可能である。所望により、酸化した溝を、多結品シリ
コン（ポリシリコン）で充填することが可能である。
縦型ＤＭＯＳトランジスタを形成するために、Ｎ型ウェ
ハ、そのＮ十領域及び絶縁層を介して深いトレンチ即ち
活をエツチング形成することが可能であり、その際に第
二の即ちＮ層のウェハが露出される。次いで、エピタキ
シヤル的着を使用して、この深い溝を、ＤＭＯＳトラン
ジスタドレインに対して適切な同行抵抗を持った半導体
物質で充填し、１１つ該ウェハを研削しｎつ研磨（ポリ
ッシュ）して該表面を回復させる。次いで、ゲート酸化
物及びゲート導電体（典型的に、ドープしたポリシリコ
ン）を、エピタキシャル的に付着形成したシリコンから
なる第一領域の上方に位置させる。二重拡散により、露
出した半導体の表面内にソース領域とチャンネル領域と
が形成される。第二領域において拡散部を短絡するため
に拡散部上方に位置されている金属電極は、ＤＭＯＳソ
ース電極を提供する。ドレイン電極は、第二ウェハによ
って形成されるＮ子基板において得られる。電気的に、
それは複合ウェハ構成体の裏側である。
ハ、そのＮ十領域及び絶縁層を介して深いトレンチ即ち
活をエツチング形成することが可能であり、その際に第
二の即ちＮ層のウェハが露出される。次いで、エピタキ
シヤル的着を使用して、この深い溝を、ＤＭＯＳトラン
ジスタドレインに対して適切な同行抵抗を持った半導体
物質で充填し、１１つ該ウェハを研削しｎつ研磨（ポリ
ッシュ）して該表面を回復させる。次いで、ゲート酸化
物及びゲート導電体（典型的に、ドープしたポリシリコ
ン）を、エピタキシャル的に付着形成したシリコンから
なる第一領域の上方に位置させる。二重拡散により、露
出した半導体の表面内にソース領域とチャンネル領域と
が形成される。第二領域において拡散部を短絡するため
に拡散部上方に位置されている金属電極は、ＤＭＯＳソ
ース電極を提供する。ドレイン電極は、第二ウェハによ
って形成されるＮ子基板において得られる。電気的に、
それは複合ウェハ構成体の裏側である。
エピタキシャル的に充填した溝が位置される複合ウェハ
構成体の領域は、パワースイッチをＨしており、一方隣
接する領域はＭＯＳ装置又はＢＩＴ装置を有している。
構成体の領域は、パワースイッチをＨしており、一方隣
接する領域はＭＯＳ装置又はＢＩＴ装置を有している。
これらの後者の装置は従来型のものであり、且つ第一層
におけるＮ層及びＮ十層の拡散部又は満エツチングによ
って分離されている。
におけるＮ層及びＮ十層の拡散部又は満エツチングによ
って分離されている。
上に示した如く、パワースイッチ領域は、ＤＭＯ８装置
を有することが可能であり、そのドレインは腹合ウェハ
裏側の専用となっている。多くの場合に、その結果得ら
れるブレークダウン電圧は、所望なものほど高いもので
はない。例えば、東芝コーポレーションのインテリジェ
ントパワースイッチは、２及び２ＯＡ装置の定格は６０
Ｖ及び１００■である。
を有することが可能であり、そのドレインは腹合ウェハ
裏側の専用となっている。多くの場合に、その結果得ら
れるブレークダウン電圧は、所望なものほど高いもので
はない。例えば、東芝コーポレーションのインテリジェ
ントパワースイッチは、２及び２ＯＡ装置の定格は６０
Ｖ及び１００■である。
目 的
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、従来の低電圧の絶縁
的に分離された装置を有する基板内に高ブレークダウン
電圧を持った絶縁的に分離されたＤＭＯ３ＳＢＪＴ又は
その他の半導体装置を製造するプロセスを１２ 供する
ことを目的とする。
した如き従来技術の欠点を解消し、従来の低電圧の絶縁
的に分離された装置を有する基板内に高ブレークダウン
電圧を持った絶縁的に分離されたＤＭＯ３ＳＢＪＴ又は
その他の半導体装置を製造するプロセスを１２ 供する
ことを目的とする。
本発明の別の目的とするところは、例えばＢＪＴ又はＤ
ＭＯ３などのような高電圧トランジスタ装置をも有する
絶縁的に分離されたＩＣウエノ＼を製造する方法を提供
することである。
ＭＯ３などのような高電圧トランジスタ装置をも有する
絶縁的に分離されたＩＣウエノ＼を製造する方法を提供
することである。
構成
第−Ｎ＋シリコンウェハに、ＤＭＯＳトランジスタドレ
インに対して適切な固有抵抗及び厚さを持ったＮ型エピ
タキシャル層を設ける。このウェハ表面を、ポリッシュ
即ち研磨して鏡面仕上げ部としＪ［Ｌつそれを酸化する
。低電圧ＩＣ製造に適した固有抵抗を持った第二ウェハ
の面を研磨して鏡面仕上げ部とし、それを酸化する。次
いで、これらの酸化した面を洗浄し、且つその粘果得ら
れる親水性の表面接合により圧接させる。次いで、この
ようにして組立てたウェハを加熱処理し該酸化物を合体
させ、酸化物分離埋め込み層を有する複合ウェハを形成
する。次いで、第二層の厚さを、研削又はラッピングし
且つ所定厚さにエツチングすることによって減少させる
。この時点において、高電圧トランジスタを形成すべき
場所においてこの複合ウェハをトレンチエツチングする
。このトレンチ即ち溝は、酸化物分離層を貫通し且つ第
一ウェハのエピタキシャル層物質内へ延在させる。
インに対して適切な固有抵抗及び厚さを持ったＮ型エピ
タキシャル層を設ける。このウェハ表面を、ポリッシュ
即ち研磨して鏡面仕上げ部としＪ［Ｌつそれを酸化する
。低電圧ＩＣ製造に適した固有抵抗を持った第二ウェハ
の面を研磨して鏡面仕上げ部とし、それを酸化する。次
いで、これらの酸化した面を洗浄し、且つその粘果得ら
れる親水性の表面接合により圧接させる。次いで、この
ようにして組立てたウェハを加熱処理し該酸化物を合体
させ、酸化物分離埋め込み層を有する複合ウェハを形成
する。次いで、第二層の厚さを、研削又はラッピングし
且つ所定厚さにエツチングすることによって減少させる
。この時点において、高電圧トランジスタを形成すべき
場所においてこの複合ウェハをトレンチエツチングする
。このトレンチ即ち溝は、酸化物分離層を貫通し且つ第
一ウェハのエピタキシャル層物質内へ延在させる。
次いで、エピタキシャルシリコンを付着形成して、該満
を充填し、従ってエピタキシャルシリコンは第−ウェハ
を延在して該満を充填する。次いで、ラッピング及びエ
ツチングを使用して、該表面を平坦とさせ、且つ該溝を
エピタキシャル物質で充填させたままとさせる。好適に
は、酸化物分離層上に現在存在する物質は、約３ミクロ
ンの厚さの程度である。この層は、拡散又はトレンチエ
ツチングによって容易に貫通することが可能であり、低
電圧ＩＣ製造のためにタブを分離する。高電圧領域にお
いて、第一ウェハ基板上に設けられる元のエピタキシャ
ル層上に薄いエピタキシャル層が存在する。従って、こ
の物質は、容易に、１０００ｖを超えるブレークダウン
電圧を与えるのに十分な厚さとさせることが可能である
。従って、その中に、縦型ＮＰＮ）ランジスタ、縦型Ｄ
ＭＯＳ又はその他の縦型パワー装置を製造すると、それ
は非常に高いブレークダウン電圧を有するものとさせる
ことが可能である。
を充填し、従ってエピタキシャルシリコンは第−ウェハ
を延在して該満を充填する。次いで、ラッピング及びエ
ツチングを使用して、該表面を平坦とさせ、且つ該溝を
エピタキシャル物質で充填させたままとさせる。好適に
は、酸化物分離層上に現在存在する物質は、約３ミクロ
ンの厚さの程度である。この層は、拡散又はトレンチエ
ツチングによって容易に貫通することが可能であり、低
電圧ＩＣ製造のためにタブを分離する。高電圧領域にお
いて、第一ウェハ基板上に設けられる元のエピタキシャ
ル層上に薄いエピタキシャル層が存在する。従って、こ
の物質は、容易に、１０００ｖを超えるブレークダウン
電圧を与えるのに十分な厚さとさせることが可能である
。従って、その中に、縦型ＮＰＮ）ランジスタ、縦型Ｄ
ＭＯＳ又はその他の縦型パワー装置を製造すると、それ
は非常に高いブレークダウン電圧を有するものとさせる
ことが可能である。
実施例
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
について詳細に説明する。
第１図において、Ｎ導電型の第一シリコンウェハ１０に
酸化膜１１が設けられている。低電圧回路要素を製造す
るための適切な値を与えるために、典型的には１−１０
Ω・ｃｍの固有抵抗が選択されている。該ウェハは、典
型的に、約５００−７００ミクロンの厚さであり、且つ
最初にポリッシュ即ち研磨して、極めて平坦な鏡面仕上
げ部を形成する。次いで、この而を酸化して、約１ミク
ロンの厚さの酸化物１１を形成する。
酸化膜１１が設けられている。低電圧回路要素を製造す
るための適切な値を与えるために、典型的には１−１０
Ω・ｃｍの固有抵抗が選択されている。該ウェハは、典
型的に、約５００−７００ミクロンの厚さであり、且つ
最初にポリッシュ即ち研磨して、極めて平坦な鏡面仕上
げ部を形成する。次いで、この而を酸化して、約１ミク
ロンの厚さの酸化物１１を形成する。
０．０００５ノリ至０．０２Ω・Ｃｍの固有抵抗及び約
５００−７００ミクロンの厚さを持った第二シリコンウ
ェハ１２に、一つ以上のエピタキシャル層１３が設けら
れている。この層は、典型的に、約２０−１００ミクロ
ンの厚さであり、１１つ約１０−１００Ω・ｃｍの固有
抵抗を有している。
５００−７００ミクロンの厚さを持った第二シリコンウ
ェハ１２に、一つ以上のエピタキシャル層１３が設けら
れている。この層は、典型的に、約２０−１００ミクロ
ンの厚さであり、１１つ約１０−１００Ω・ｃｍの固有
抵抗を有している。
エピタキシャル層１３の表面を研磨して鏡面１士上げ部
を形成し、１１つ酸化物層１４を設ける。
を形成し、１１つ酸化物層１４を設ける。
これら二つのウェハを洗浄して、該酸化物表面を親水性
とさせ、ｎつそれらを合わせて押圧する。
とさせ、ｎつそれらを合わせて押圧する。
極めて滑らかな親水性の酸化物は互いに接着し、且つそ
れら二つのウェハ間に強力な接合乃至は結合を形成する
。爾後に加熱処理することにより、それらの酸化物が合
体され、第２図の一体的酸化物１５が形成される。第２
図に示した複合ウェハ構成体は、数ミクロンの厚さへ薄
くされたＮ型ウェハ１０′を有しており、そのように薄
いウェハは、自己支持型ウェハの場合には不可能な薄さ
である。この様なウェハは、壊れ易く取扱うことができ
ない。しかしながら、第二ウェハが上述したラミネーシ
ョンプロセスによってハンドルとして使用されているの
で、層１０′は、所望の厚さへ研削又はラッピング及び
エツチングすることによって得ることが可能である。層
１０′の表面の最終的処理は、公知のプレーナプロセス
によってその中にアクティブな゛Ｖ導体装置を製造する
ことが可能なものである。
れら二つのウェハ間に強力な接合乃至は結合を形成する
。爾後に加熱処理することにより、それらの酸化物が合
体され、第２図の一体的酸化物１５が形成される。第２
図に示した複合ウェハ構成体は、数ミクロンの厚さへ薄
くされたＮ型ウェハ１０′を有しており、そのように薄
いウェハは、自己支持型ウェハの場合には不可能な薄さ
である。この様なウェハは、壊れ易く取扱うことができ
ない。しかしながら、第二ウェハが上述したラミネーシ
ョンプロセスによってハンドルとして使用されているの
で、層１０′は、所望の厚さへ研削又はラッピング及び
エツチングすることによって得ることが可能である。層
１０′の表面の最終的処理は、公知のプレーナプロセス
によってその中にアクティブな゛Ｖ導体装置を製造する
ことが可能なものである。
第３図に示した如く、該ウェハは、ホトレジスト１６で
コーティング即ち被覆されており、該ホトレジストはそ
の中に開口１７を有するべく処理されている。次いで、
該ウェハを従来公知の技術、例えば反応性イオンエツチ
ング（ＲＩ Ｅ）などの等方性エツチングに露呈させ、
開口１７内側のみウェハをエツチングする。このエツチ
ングは、満１８を形成し、且つ層１０′及び酸化物１５
が完全に貫通され、且つ短い距離層１３内に延在するま
で継続される。
コーティング即ち被覆されており、該ホトレジストはそ
の中に開口１７を有するべく処理されている。次いで、
該ウェハを従来公知の技術、例えば反応性イオンエツチ
ング（ＲＩ Ｅ）などの等方性エツチングに露呈させ、
開口１７内側のみウェハをエツチングする。このエツチ
ングは、満１８を形成し、且つ層１０′及び酸化物１５
が完全に貫通され、且つ短い距離層１３内に延在するま
で継続される。
この時点において、ホトレジスト１６を除去し、且つシ
リコン層をウェハ上にエピタキシャル的に成長させる。
リコン層をウェハ上にエピタキシャル的に成長させる。
この層は、該満を完全に充填するのに十分な厚さである
。次いで、該ウェハの表面をラッピングし且つホトレジ
ストを除去した後に第３図に存置た元の表面へエッチバ
ックする。所望により、未処理のウェハ表面を露出する
ために、小さな表面層を除去するため、ラッピング及び
エツチングを継続することが可能である。この時点にお
いて、第４図の構成が存在する。トレンチ即ち溝内にお
いて再成長じた物質は点線でその外形１つが示されてい
るが、この物質は、層１３の物質から区別することは不
可能である。Ｆｌ！ ％すべきことであるが、満１８内
へ付着形成した再成長物質は、本代成体に組込むべき高
電圧装置の種類に依存してｙ４なった固ａ抵抗及び／又
は導電型のものとすることが可能である。この領域は、
いわゆる高電圧セクションを形成する。酸化物１５上に
存在する物質は、低電圧セクションとして知られている
。従来のＩＣｔＲ成要素が製造されるのはこの後者のセ
クションの中である。分離領域２０は、従来の分離拡散
によって形成される高度にドープしたＰ干物質から構成
することが可能である。
。次いで、該ウェハの表面をラッピングし且つホトレジ
ストを除去した後に第３図に存置た元の表面へエッチバ
ックする。所望により、未処理のウェハ表面を露出する
ために、小さな表面層を除去するため、ラッピング及び
エツチングを継続することが可能である。この時点にお
いて、第４図の構成が存在する。トレンチ即ち溝内にお
いて再成長じた物質は点線でその外形１つが示されてい
るが、この物質は、層１３の物質から区別することは不
可能である。Ｆｌ！ ％すべきことであるが、満１８内
へ付着形成した再成長物質は、本代成体に組込むべき高
電圧装置の種類に依存してｙ４なった固ａ抵抗及び／又
は導電型のものとすることが可能である。この領域は、
いわゆる高電圧セクションを形成する。酸化物１５上に
存在する物質は、低電圧セクションとして知られている
。従来のＩＣｔＲ成要素が製造されるのはこの後者のセ
クションの中である。分離領域２０は、従来の分離拡散
によって形成される高度にドープしたＰ干物質から構成
することが可能である。
方、この分子１ｔｌｔは、狭いＲＩＥ）レンチプロセス
によって達成することが可能である。この後者の方法は
、拡散よりも必要とする表面積が少ないので、好適な方
法である。何れの場合においても、層１０′はそのよう
に非常に薄いので、該分離は、容易にそれを介して貫通
することが可能であり、その際に分離の表面条件を最小
としている。分離のためにトレンチエツチングが使用さ
れる場合、通常、その次に酸化ステップが続き、従って
満の壁は酸化物で被覆される。このことは、満が完全に
酸化物で充填されるまで継続することが可能であり、又
酸化物で裏打ちした満を従来の態様にポリシリコンで充
填することが可能である。これにより、プレーナ型のウ
ェハ表面が形成される。
によって達成することが可能である。この後者の方法は
、拡散よりも必要とする表面積が少ないので、好適な方
法である。何れの場合においても、層１０′はそのよう
に非常に薄いので、該分離は、容易にそれを介して貫通
することが可能であり、その際に分離の表面条件を最小
としている。分離のためにトレンチエツチングが使用さ
れる場合、通常、その次に酸化ステップが続き、従って
満の壁は酸化物で被覆される。このことは、満が完全に
酸化物で充填されるまで継続することが可能であり、又
酸化物で裏打ちした満を従来の態様にポリシリコンで充
填することが可能である。これにより、プレーナ型のウ
ェハ表面が形成される。
第４図のウェハが得られた後に、それを、プレーナ処理
の準備としてプレーナ酸化物で被覆する。
の準備としてプレーナ酸化物で被覆する。
第５図に示した如く、該ウェハの高電圧セクション内に
プレーナ電力トランジスタが形成されねばならない。二
重拡散プレーナプロセスを使用して、Ｐ型べ一、ス領域
２１及びＮ十型エミッタ領域２２を形成する。フィール
ド酸化物２３が該装置の周りに存Ｙｒする。エミッタメ
タル（金属）２４が、該酸化物内のコンタクトホールを
介して領域２２と接触し、且つベースメタル（金属）２
５がコンタクトホールを介してベース２１と接触する。
プレーナ電力トランジスタが形成されねばならない。二
重拡散プレーナプロセスを使用して、Ｐ型べ一、ス領域
２１及びＮ十型エミッタ領域２２を形成する。フィール
ド酸化物２３が該装置の周りに存Ｙｒする。エミッタメ
タル（金属）２４が、該酸化物内のコンタクトホールを
介して領域２２と接触し、且つベースメタル（金属）２
５がコンタクトホールを介してベース２１と接触する。
トランジスタコレクタは、主に、エピタキシャル層１３
から（形成されており、１１つその際、基板１２にχ１
して専用とされている。従って、第５図の電力トランジ
スタコレクタは、概略２６で示してあり、それは複合ウ
ェハの裏側である。該ウェハからＩＣチップを抽出し且
つ最終的なパッケージング内の金属のヒートシンクへ半
［１１付けされると、該ヒートシンクは、又、コレクタ
接続部である。
から（形成されており、１１つその際、基板１２にχ１
して専用とされている。従って、第５図の電力トランジ
スタコレクタは、概略２６で示してあり、それは複合ウ
ェハの裏側である。該ウェハからＩＣチップを抽出し且
つ最終的なパッケージング内の金属のヒートシンクへ半
［１１付けされると、該ヒートシンクは、又、コレクタ
接続部である。
寸法Ｗは、トランジスタＩ＃Ｉ戒体において実質的な距
離に亘り延在しているので、ブレークダウン電圧は高い
ものとなることが可能である。典型的に、妥当な装置寸
法で６００乃至１２００Ｖの電圧を達成することが可能
である。実際の値は、半導体固有抵抗及び寸法Ｗによっ
て決定される。
離に亘り延在しているので、ブレークダウン電圧は高い
ものとなることが可能である。典型的に、妥当な装置寸
法で６００乃至１２００Ｖの電圧を達成することが可能
である。実際の値は、半導体固有抵抗及び寸法Ｗによっ
て決定される。
図示してないが、該パワートランジスタは、実質的な全
面積を占有する表面幾何学形状を使用することが可能で
あることを理解すべきである。パワートランジスタの技
術分野において公知の如く、所望の電流担持能力を達成
するために、例えば、櫛型構成において、エミッタ拡散
及びベース拡散を横方向に延在させることが可能である
。更に、ＮＰＮトランジスタを図示したが、全ての導電
型を相補的なものとして、ＰＮＰパワートランジスタを
製造することが可能である。
面積を占有する表面幾何学形状を使用することが可能で
あることを理解すべきである。パワートランジスタの技
術分野において公知の如く、所望の電流担持能力を達成
するために、例えば、櫛型構成において、エミッタ拡散
及びベース拡散を横方向に延在させることが可能である
。更に、ＮＰＮトランジスタを図示したが、全ての導電
型を相補的なものとして、ＰＮＰパワートランジスタを
製造することが可能である。
第６図は、ｔＲ４図に示した基板の高電圧部分内に製造
したＮチャンネル縦型パワーＤＭＯＳトランジスタを示
している。再成長したエビタ午シャル物質内にＰＩ拡散
２８が形成されている。図示した如く、領域２８内にＮ
十拡散リング２９が形成されている。理解される如く、
拡散リング２つの外側到達点は、領域２８の外側到達点
近くに位置していることが理解される。この差は、ＤＭ
ＯＳトランジスタチャンネル長を決定する。ゲート酸化
物３０及びゲート３１（好適には、ドープしたポリシリ
コンから構成されている）は、領域２８及び２９の外側
到達点の間の９８部に亘って延在している。従って、ゲ
ート３１の下側で■っＮ＋領域２つと領域１３の再成長
したエピタキシャル延長部との間に延在する領域２８の
部分は、トランジスタのチャンネルを形成している。酸
化物３０を介して刻設されたコンタクト内にメタルコン
タクト３２が付着形成されており、従って、領域２８及
び２９の内側部分は、共通接続され且つ互いに短絡され
ている。従って、メタルコンタクト３２は、トランジス
タソース電極となり、それは又トランジスタバックゲー
ト電極へも接続されている。
したＮチャンネル縦型パワーＤＭＯＳトランジスタを示
している。再成長したエビタ午シャル物質内にＰＩ拡散
２８が形成されている。図示した如く、領域２８内にＮ
十拡散リング２９が形成されている。理解される如く、
拡散リング２つの外側到達点は、領域２８の外側到達点
近くに位置していることが理解される。この差は、ＤＭ
ＯＳトランジスタチャンネル長を決定する。ゲート酸化
物３０及びゲート３１（好適には、ドープしたポリシリ
コンから構成されている）は、領域２８及び２９の外側
到達点の間の９８部に亘って延在している。従って、ゲ
ート３１の下側で■っＮ＋領域２つと領域１３の再成長
したエピタキシャル延長部との間に延在する領域２８の
部分は、トランジスタのチャンネルを形成している。酸
化物３０を介して刻設されたコンタクト内にメタルコン
タクト３２が付着形成されており、従って、領域２８及
び２９の内側部分は、共通接続され且つ互いに短絡され
ている。従って、メタルコンタクト３２は、トランジス
タソース電極となり、それは又トランジスタバックゲー
ト電極へも接続されている。
ゲート３１がソース端子３２に関して正にバイアスされ
ると、ゲート３１の下側に存往する領域２８のその部分
内のｉＥのキャリアが反発される。
ると、ゲート３１の下側に存往する領域２８のその部分
内のｉＥのキャリアが反発される。
十分に高いゲート電位において、領域２８の表面部分は
、Ｎ型へ反転され、且つチャンネルが形成される。従っ
て、該チャンネルを介して、ソース２９から電子が、領
域１３の再成長したエピタキシャル物質延長部へ流れ、
且つ基板１２へ流れる。
、Ｎ型へ反転され、且つチャンネルが形成される。従っ
て、該チャンネルを介して、ソース２９から電子が、領
域１３の再成長したエピタキシャル物質延長部へ流れ、
且つ基板１２へ流れる。
この電流は、ゲートバイアスによって制御され、且つＤ
ＭＯ５）ランジスタ機能が与えられる。寸７１Ｗ及びＮ
型物質の固有抵抗は、トランジスタドレインブレークダ
ウン電圧を決定する。バイポーラ要素Ｎ）ランジスタの
場合における如く、このブレークダウンは、１０１々６
００乃至１２００Ｖとすることが可能である。
ＭＯ５）ランジスタ機能が与えられる。寸７１Ｗ及びＮ
型物質の固有抵抗は、トランジスタドレインブレークダ
ウン電圧を決定する。バイポーラ要素Ｎ）ランジスタの
場合における如く、このブレークダウンは、１０１々６
００乃至１２００Ｖとすることが可能である。
第６図の導電型の全てを相補型のものとすることが可能
であることを理解すべきである。このことは、Ｐチャン
ネル縦型ＤＭＯＳトランジスタとなる。
であることを理解すべきである。このことは、Ｐチャン
ネル縦型ＤＭＯＳトランジスタとなる。
第７図は、本発明の別の実施例を示している。
図示したものは、第１図の第一ウェハに関連している。
開始用ウェハ１０は、低電圧トランジスタを製造するの
に適した固有抵抗を有すべく選択されている。しかしな
がら、その表面内には、高度にドープしたＮ十層３５が
形成されている。これは、例えば、ＮＷ不純物のイオン
注入を使用することによって行なうことが可能である。
に適した固有抵抗を有すべく選択されている。しかしな
がら、その表面内には、高度にドープしたＮ十層３５が
形成されている。これは、例えば、ＮＷ不純物のイオン
注入を使用することによって行なうことが可能である。
好適には、例えば砒素又はアンチモンなどのような遅い
拡散率を持ったものを使用し、且つ高導電度のＮ十層を
形成するのに十分なドーピングを行なう。層３５を形成
した後に、該ウェハ而を研磨し、必要に応じ、鏡面仕上
げ部を形成し、且つ第１図の実施例における如く、酸化
物層１１を形成する。爾後の製造プロセスにおいて、層
３５は、デバイス層１０′下側の埋め造み高導電度層を
形成する。この層は、遅い拡散率の不純物を使用してい
るので、爾後の高温度処理萌間中顕著に変化することは
ない。この様な層は、低電圧トランジスタの性能を改善
する上で価値がある。
拡散率を持ったものを使用し、且つ高導電度のＮ十層を
形成するのに十分なドーピングを行なう。層３５を形成
した後に、該ウェハ而を研磨し、必要に応じ、鏡面仕上
げ部を形成し、且つ第１図の実施例における如く、酸化
物層１１を形成する。爾後の製造プロセスにおいて、層
３５は、デバイス層１０′下側の埋め造み高導電度層を
形成する。この層は、遅い拡散率の不純物を使用してい
るので、爾後の高温度処理萌間中顕著に変化することは
ない。この様な層は、低電圧トランジスタの性能を改善
する上で価値がある。
第一ウェハ及び第二ウェハの両方において、何れかの型
及び種々の固有抵抗の複数個のエピタキシャル層を使用
することが可能であるので、広範囲の高電圧装置を広範
囲の低電圧要素と結合させることが可能である。
及び種々の固有抵抗の複数個のエピタキシャル層を使用
することが可能であるので、広範囲の高電圧装置を広範
囲の低電圧要素と結合させることが可能である。
高電圧ＮＰＮ又はＤＭＯ８装置をＰＭＯ５又はＣＭＯ５
低電圧装置と結合する実施例について説明した。本発明
は、多くの異なった装置を結合するために使用すること
が可能である。高バイポーラ電圧及び縦型ＤＭＯ３に加
えて、ソリッドステートエレクトロニクス、ｖｏｐ、２
９、Ｎｏ、１２、ｐｐ１２２９−１２３７．１９８６年
の文献においてり、−５，Ｋｕｏ ｅｔ ａｌｌ、
によって記載されている絶縁型ゲートバイポーラトラン
ジスタ（ＩＪＢＴ）も製造することが可能である。本方
法は、インストルメンテーションエレクトロンデバイシ
ーズミーティング、１９８８年１２月、のテクニカルダ
イジェスト、ｐｐ６１８−６２１においてＶ、 Ａ、
Ｋ、 ＴｅｍｐＩｅ ｅｔ ａｇ、によって記載
される如きＭＯ８制御型サイリスタと共に使用すること
も可能である。本発明と適合性のあるその他の高電圧縦
型パワー装置は当業者にとって自明である。
低電圧装置と結合する実施例について説明した。本発明
は、多くの異なった装置を結合するために使用すること
が可能である。高バイポーラ電圧及び縦型ＤＭＯ３に加
えて、ソリッドステートエレクトロニクス、ｖｏｐ、２
９、Ｎｏ、１２、ｐｐ１２２９−１２３７．１９８６年
の文献においてり、−５，Ｋｕｏ ｅｔ ａｌｌ、
によって記載されている絶縁型ゲートバイポーラトラン
ジスタ（ＩＪＢＴ）も製造することが可能である。本方
法は、インストルメンテーションエレクトロンデバイシ
ーズミーティング、１９８８年１２月、のテクニカルダ
イジェスト、ｐｐ６１８−６２１においてＶ、 Ａ、
Ｋ、 ＴｅｍｐＩｅ ｅｔ ａｇ、によって記載
される如きＭＯ８制御型サイリスタと共に使用すること
も可能である。本発明と適合性のあるその他の高電圧縦
型パワー装置は当業者にとって自明である。
これらの高電圧装置の何れか一つを、広範囲の低電圧Ｉ
Ｃ製造方法と結合させることが可能である。ＮＭＯ３Ｓ
ＣＭＯ３，バイポーラ、又はＣＦｖ１０Ｓ要素とバイポ
ーラ要素とを結合させるＢ１ＣＭＯＳは、低電圧制御回
路用に使用することがｉ＋Ｊ能である。
Ｃ製造方法と結合させることが可能である。ＮＭＯ３Ｓ
ＣＭＯ３，バイポーラ、又はＣＦｖ１０Ｓ要素とバイポ
ーラ要素とを結合させるＢ１ＣＭＯＳは、低電圧制御回
路用に使用することがｉ＋Ｊ能である。
以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体−１にのみ限定されるべき
ものではなく、本発明の技術的範四を逸脱することなし
に種々の変形が可能であることは勿論である。
たが、本発明は、これら具体−１にのみ限定されるべき
ものではなく、本発明の技術的範四を逸脱することなし
に種々の変形が可能であることは勿論である。
１８１図乃至第４図は酸化物分離型領域を製造する過程
を示したＩＣウェハの一部を示した各概略図、第５図は
高電圧縦型ＮＰＮ）ランジスタを有する酸化物分離型Ｉ
Ｃウェハの一部を示した概略図、第６図は高電圧ＤＭＯ
３縦型トランジスタを有する酸化物性＃Ｊ！ＨＣウェハ
の一部を示した概略図、第７図は第■図の第一ウェハの
別の実施例を示したウェハの一部を示した概略図、であ
る。 （符号の説明） １０：第一シリコンウェハ １に酸化物 １２：第二シリコンウェハ １３：エピタキシャル層 １４二酸化物層 １５ニ一体的酸化物 １６：ホトレジスト １７：開口 ２０：分離領域 ２１：ベース閉域 ２２：エミッタ領域 ２３：フィールド領域 ２４：エミッタメタル ２５：ベースメタル ２６：コレクタ １ｇ−１ １ｇ−２ １ｇ−３ ｉｇＡ
を示したＩＣウェハの一部を示した各概略図、第５図は
高電圧縦型ＮＰＮ）ランジスタを有する酸化物分離型Ｉ
Ｃウェハの一部を示した概略図、第６図は高電圧ＤＭＯ
３縦型トランジスタを有する酸化物性＃Ｊ！ＨＣウェハ
の一部を示した概略図、第７図は第■図の第一ウェハの
別の実施例を示したウェハの一部を示した概略図、であ
る。 （符号の説明） １０：第一シリコンウェハ １に酸化物 １２：第二シリコンウェハ １３：エピタキシャル層 １４二酸化物層 １５ニ一体的酸化物 １６：ホトレジスト １７：開口 ２０：分離領域 ２１：ベース閉域 ２２：エミッタ領域 ２３：フィールド領域 ２４：エミッタメタル ２５：ベースメタル ２６：コレクタ １ｇ−１ １ｇ−２ １ｇ−３ ｉｇＡ
Claims (1)
- 【特許請求の範囲】 １、低電圧トランジスタを有する半導体ウェハ内に高電
圧トランジスタを形成する方法において、前記低電圧ト
ランジスタを製造するのに適した固有抵抗を持った半導
体物質からなる第一ウェハ及び前記第一ウェハのものよ
りも実質的に低い固有抵抗を持った半導体物質からなる
第二ウエハへ開始し、前記第二ウェハの一面上に半導体
物質からなる少なくとも１個のエピタキシャル層を形成
し、前記第一層の面及び前記第二層の前記エピタキシャ
ル層の前記面を研磨してその上に平坦な鏡面仕上げ部を
形成し、前記研磨した面上において各ウェハ上に酸化物
を形成し、前記酸化物を被覆したウェハ面を洗浄して該
面を親水性とさせ、前記親水性とされた面を互いに合わ
せて前記第一ウェハと第二ウェハとの間に付着力を発生
させ、前記付着させたウェハを加熱して前記酸化物コー
ティングを合体させて前記第一ウェハ及び第二ウェハを
単一構成体とさせ、所定の厚さとなるまで前記第一ウェ
ハの前記露出面を研削及びエッチングし、前記第一ウェ
ハ及び前記ウェハを合体する前記酸化物を介して溝をエ
ッチング形成して前記エピタキシャル層の一部を露出さ
せ、前記溝をエピタキシャル的に付着形成した半導体物
質で充填し、爾後の処理のために前記第一ウェハの露出
表面を整形し、前記充填した半導体物質内に高電圧トラ
ンジスタを形成する、上記各ステップを有することを特
徴とする方法。 ２、特許請求の範囲第１項において、前記少なくとも１
個のエピタキシャル層を形成するステップにおいて、複
数個のエピタキシャル層を付着形成することを特徴とす
る方法。 ３、特許請求の範囲第１項において、前記研削及びエッ
チング工程において、前記第一ウェハの主要部分を除去
することを特徴とする方法。 ４、特許請求の範囲第３項において、前記第一ウェハの
残存部分の厚さが数ミクロンの程度であることを特徴と
する方法。 ５、特許請求の範囲第１項において、前記第一ウェハに
おいて、酸化の前に酸化すべき面をドープすることによ
り高導電性面を与えることを特徴とする方法。 ６、特許請求の範囲第５項において、前記ドーピングが
、前記第一ウェハのものと同一のドーピング導電型を持
った拡散が遅い不純物を有することを特徴とする方法。 ７、特許請求の範囲第１項において、前記高電圧トラン
ジスタを形成するステップにおいて、前記第一ウェハの
最終的厚さよりも薄い第一深さへ反対導電型特性を持っ
た不純物を前記充填した物質内に拡散してトランジスタ
ベース領域を形成し、前記ベース領域内に前記充填した
物質と同一の導電型特性を持った不純物を前記ベース領
域よりも浅い深さへ拡散してトランジスタエミッタ領域
を形成し、前記ベース領域及びエミッタ領域へのコンタ
クトを与えると共に前記第二ウエハへのコンタクトを与
えてコレクタコンタクトを形成する、上記各ステップを
有することを特徴とする方法。 ８、特許請求の範囲第１項において、前記高電圧トラン
ジスタを形成するステップにおいて、前記第一ウェハの
最終的厚さよりも薄い第一深さへ反対導電型を持った不
純物を前記充填した物質内へ拡散してトランジスタチャ
ンネル領域を形成し、前記チャンネル領域内へ前記充填
した物質と同一の導電型を持った不純物を前記チャンネ
ル領域よりも浅い深さへ拡散してトランジスタソース領
域を形成し、チャンネル拡散の端部とソース拡散との間
に存在するチャンネル領域とオーバーラップするゲート
酸化膜を形成し、前記ゲート酸化膜上にゲート導電体を
形成してトランジスタゲートを与え、前記ゲートの範囲
外の前記ソース領域及びチャンネル領域の両方へメタル
コンタクトを形成し、その際に前記ソースは前記チャン
ネルへ接触しトランジスタバックゲートコンタクトと結
合したトランジスタソースを形成し、前記第二ウエハへ
のコンタクトを形成してその際にトランジスタドレイン
電極を与える、上記各ステップを有することを特徴とす
る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/361,894 US4908328A (en) | 1989-06-06 | 1989-06-06 | High voltage power IC process |
| US361,894 | 1989-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334347A true JPH0334347A (ja) | 1991-02-14 |
| JP3117698B2 JP3117698B2 (ja) | 2000-12-18 |
Family
ID=23423837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02146369A Expired - Fee Related JP3117698B2 (ja) | 1989-06-06 | 1990-06-06 | 高電圧パワーｉｃプロセス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4908328A (ja) |
| EP (1) | EP0405183A3 (ja) |
| JP (1) | JP3117698B2 (ja) |
| KR (1) | KR910001937A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778986A (ja) * | 1993-09-09 | 1995-03-20 | Nec Corp | 半導体装置の製造方法 |
| JP2006279064A (ja) * | 1996-01-22 | 2006-10-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2006310882A (ja) * | 2006-06-26 | 2006-11-09 | Toshiba Corp | 半導体装置の製造方法 |
| US7439112B2 (en) | 2001-12-27 | 2008-10-21 | Kabushiki Kaisha Toshiba | Semiconductor device using partial SOI substrate and manufacturing method thereof |
| JP2009111426A (ja) * | 2003-12-05 | 2009-05-21 | Internatl Rectifier Corp | Ｉｉｉ族窒化物モノリシックパワーｉｃの構造及びその製造方法 |
| JP2010529686A (ja) * | 2007-06-14 | 2010-08-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 垂直型電流制御型シリコン・オン・インシュレータ（ｓｏｉ）デバイス及びそれを形成する方法 |
| JP2011101007A (ja) * | 2009-10-30 | 2011-05-19 | Imec | 集積半導体基板構造の製造方法 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8801981A (nl) * | 1988-08-09 | 1990-03-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| US5234861A (en) * | 1989-06-30 | 1993-08-10 | Honeywell Inc. | Method for forming variable width isolation structures |
| US5017999A (en) * | 1989-06-30 | 1991-05-21 | Honeywell Inc. | Method for forming variable width isolation structures |
| JPH0636414B2 (ja) * | 1989-08-17 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| US5273917A (en) * | 1989-08-19 | 1993-12-28 | Fuji Electric Co., Ltd. | Method for manufacturing a conductivity modulation MOSFET |
| US5049521A (en) * | 1989-11-30 | 1991-09-17 | Silicon General, Inc. | Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate |
| US5049522A (en) * | 1990-02-09 | 1991-09-17 | Hughes Aircraft Company | Semiconductive arrangement having dissimilar, laterally spaced layer structures, and process for fabricating the same |
| US5034343A (en) * | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
| US5212397A (en) * | 1990-08-13 | 1993-05-18 | Motorola, Inc. | BiCMOS device having an SOI substrate and process for making the same |
| KR940009357B1 (ko) * | 1991-04-09 | 1994-10-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US5449659A (en) * | 1991-07-05 | 1995-09-12 | Conductus, Inc. | Method of bonding multilayer structures of crystalline materials |
| JP2799254B2 (ja) * | 1991-07-11 | 1998-09-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO1993003498A1 (de) * | 1991-08-08 | 1993-02-18 | Siemens Aktiengesellschaft | Integrierte schaltungsanordnung mit mindestens einem isolierten bauelement |
| US5192712A (en) * | 1992-04-15 | 1993-03-09 | National Semiconductor Corporation | Control and moderation of aluminum in silicon using germanium and germanium with boron |
| US5258318A (en) * | 1992-05-15 | 1993-11-02 | International Business Machines Corporation | Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon |
| JPH0834261B2 (ja) * | 1992-06-17 | 1996-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Ｂｉｃｍｏｓ集積回路用のｓｏｉ構造体およびその製造方法 |
| WO1994027317A1 (de) * | 1993-05-06 | 1994-11-24 | Siemens Aktiengesellschaft | Herstellungsverfahren für bauelemente auf soi-substrat |
| JP2526786B2 (ja) * | 1993-05-22 | 1996-08-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5376229A (en) * | 1993-10-05 | 1994-12-27 | Miller; Jeffrey N. | Method of fabrication of adjacent coplanar semiconductor devices |
| US5397715A (en) * | 1993-10-21 | 1995-03-14 | Micrel, Incorporated | MOS transistor having increased gate-drain capacitance |
| US5466951A (en) * | 1993-12-08 | 1995-11-14 | Siemens Aktiengesellschaft | Controllable power semiconductor element with buffer zone and method for the manufacture thereof |
| EP0661735B1 (en) * | 1993-12-29 | 2001-03-07 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Process for the manufacturing of integrated circuits, particularly of intelligent power semiconductor devices |
| DE69432407D1 (de) * | 1994-05-19 | 2003-05-08 | Cons Ric Microelettronica | Integrierte Leistungsschaltung ("PIC") mit vertikalem IGB und Verfahren zur Herstellung derselben |
| FR2721139A1 (fr) * | 1994-06-10 | 1995-12-15 | Motorola Semiconducteurs | Structure de circuit intégré à semiconducteur et son procédé de fabrication. |
| US6104041A (en) * | 1994-08-24 | 2000-08-15 | Sarnoff Corporation | Switching circuitry layout for an active matrix electroluminescent display pixel with each pixel provided with the transistors |
| US5587329A (en) * | 1994-08-24 | 1996-12-24 | David Sarnoff Research Center, Inc. | Method for fabricating a switching transistor having a capacitive network proximate a drift region |
| US5844294A (en) * | 1995-12-28 | 1998-12-01 | Nec Corporation | Semiconductor substrate with SOI structure |
| US5994188A (en) * | 1996-04-15 | 1999-11-30 | Delco Electronics Corporation | Method of fabricating a vertical power device with integrated control circuitry |
| US6127701A (en) * | 1997-10-03 | 2000-10-03 | Delco Electronics Corporation | Vertical power device with integrated control circuitry |
| JP3441382B2 (ja) * | 1998-10-14 | 2003-09-02 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| FR2785087B1 (fr) * | 1998-10-23 | 2003-01-03 | St Microelectronics Sa | Procede de formation dans une plaquette de silicium d'un caisson isole |
| US6885275B1 (en) * | 1998-11-12 | 2005-04-26 | Broadcom Corporation | Multi-track integrated spiral inductor |
| JP2002141476A (ja) | 2000-11-07 | 2002-05-17 | Hitachi Ltd | ＢｉＣＭＯＳ半導体集積回路装置およびその製造方法 |
| US6600199B2 (en) | 2000-12-29 | 2003-07-29 | International Business Machines Corporation | Deep trench-buried layer array and integrated device structures for noise isolation and latch up immunity |
| ITTO20011038A1 (it) * | 2001-10-30 | 2003-04-30 | St Microelectronics Srl | Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el |
| JP3944087B2 (ja) * | 2003-01-21 | 2007-07-11 | 株式会社東芝 | 素子形成用基板の製造方法 |
| US6949451B2 (en) * | 2003-03-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI chip with recess-resistant buried insulator and method of manufacturing the same |
| US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
| JP4346433B2 (ja) * | 2003-12-24 | 2009-10-21 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7354806B2 (en) * | 2004-09-17 | 2008-04-08 | International Business Machines Corporation | Semiconductor device structure with active regions having different surface directions and methods |
| TWI401749B (zh) * | 2004-12-27 | 2013-07-11 | Third Dimension 3D Sc Inc | 用於高電壓超接面終止之方法 |
| KR100632684B1 (ko) * | 2004-12-31 | 2006-10-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 로코스 제조 방법 |
| US7897452B2 (en) * | 2005-06-20 | 2011-03-01 | Fuji Electric Systems Co., Ltd. | Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode |
| US7517742B2 (en) * | 2005-06-21 | 2009-04-14 | Freescale Semiconductor, Inc. | Area diode formation in SOI application |
| US20070099372A1 (en) * | 2005-10-31 | 2007-05-03 | Sailesh Chittipeddi | Device having active regions of different depths |
| EP1873821B1 (en) * | 2006-06-27 | 2015-11-11 | STMicroelectronics Srl | SOI device with contact trenches formed during epitaxial growing |
| US7709292B2 (en) * | 2006-09-29 | 2010-05-04 | Sadwick Laurence P | Processes and packaging for high voltage integrated circuits, electronic devices, and circuits |
| US7482645B2 (en) * | 2007-03-30 | 2009-01-27 | Fairchild Semiconductor Corporation | Method and structure for making a top-side contact to a substrate |
| US10347656B2 (en) * | 2016-07-18 | 2019-07-09 | Semiconductor Components Industries, Llc | Semiconductor device and monolithic semiconductor device including a power semiconductor device and a control circuit |
| KR20210152127A (ko) * | 2020-06-08 | 2021-12-15 | 에스케이하이닉스 주식회사 | 메모리 장치, 이를 갖는 메모리 시스템 및 그것의 쓰기 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4501060A (en) * | 1983-01-24 | 1985-02-26 | At&T Bell Laboratories | Dielectrically isolated semiconductor devices |
| JPH0671043B2 (ja) * | 1984-08-31 | 1994-09-07 | 株式会社東芝 | シリコン結晶体構造の製造方法 |
| US4593458A (en) * | 1984-11-02 | 1986-06-10 | General Electric Company | Fabrication of integrated circuit with complementary, dielectrically-isolated, high voltage semiconductor devices |
| JPS6276645A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 複合半導体結晶体構造 |
| US4851366A (en) * | 1987-11-13 | 1989-07-25 | Siliconix Incorporated | Method for providing dielectrically isolated circuit |
-
1989
- 1989-06-06 US US07/361,894 patent/US4908328A/en not_active Expired - Fee Related
-
1990
- 1990-06-02 EP EP19900110524 patent/EP0405183A3/en not_active Ceased
- 1990-06-05 KR KR1019900008283A patent/KR910001937A/ko active IP Right Grant
- 1990-06-06 JP JP02146369A patent/JP3117698B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778986A (ja) * | 1993-09-09 | 1995-03-20 | Nec Corp | 半導体装置の製造方法 |
| JP2006279064A (ja) * | 1996-01-22 | 2006-10-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US7439112B2 (en) | 2001-12-27 | 2008-10-21 | Kabushiki Kaisha Toshiba | Semiconductor device using partial SOI substrate and manufacturing method thereof |
| JP2009111426A (ja) * | 2003-12-05 | 2009-05-21 | Internatl Rectifier Corp | Ｉｉｉ族窒化物モノリシックパワーｉｃの構造及びその製造方法 |
| JP2006310882A (ja) * | 2006-06-26 | 2006-11-09 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010529686A (ja) * | 2007-06-14 | 2010-08-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 垂直型電流制御型シリコン・オン・インシュレータ（ｓｏｉ）デバイス及びそれを形成する方法 |
| US8815654B2 (en) | 2007-06-14 | 2014-08-26 | International Business Machines Corporation | Vertical current controlled silicon on insulator (SOI) device such as a silicon controlled rectifier and method of forming vertical SOI current controlled devices |
| JP2011101007A (ja) * | 2009-10-30 | 2011-05-19 | Imec | 集積半導体基板構造の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0405183A3 (en) | 1991-03-20 |
| JP3117698B2 (ja) | 2000-12-18 |
| KR910001937A (ko) | 1991-01-31 |
| US4908328A (en) | 1990-03-13 |
| EP0405183A2 (en) | 1991-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3117698B2 (ja) | 高電圧パワーｉｃプロセス | |
| JP2788269B2 (ja) | 半導体装置およびその製造方法 | |
| JP3447927B2 (ja) | 半導体装置およびその製造方法 | |
| US3955269A (en) | Fabricating high performance integrated bipolar and complementary field effect transistors | |
| US6828635B2 (en) | Method for making high-gain vertical bipolar junction transistor structures compatible with CMOS process | |
| JPH07105457B2 (ja) | 半導体デバイスの形成方法 | |
| US4016596A (en) | High performance integrated bipolar and complementary field effect transistors | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| KR910006672B1 (ko) | 반도체 집적회로 장치 및 그의 제조 방법 | |
| US6229179B1 (en) | Intelligent power integrated circuit | |
| JPH04226035A (ja) | 縦型バイポーラ・トランジスタ | |
| EP0323549B1 (en) | Bipolar semiconductor device having a conductive recombination layer | |
| JPH07153839A (ja) | 自己整合分離を有する集積回路 | |
| JPS6224944B2 (ja) | ||
| JP3653963B2 (ja) | 半導体装置およびその製造方法 | |
| US3479234A (en) | Method of producing field effect transistors | |
| JPS6153762A (ja) | 半導体集積回路装置 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JPH01223769A (ja) | 半導体装置の製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JPS61269377A (ja) | 半導体装置 | |
| JPS60245248A (ja) | 半導体集積回路 | |
| JPH11251426A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06120493A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |