JPH0778986A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0778986A JPH0778986A JP5224316A JP22431693A JPH0778986A JP H0778986 A JPH0778986 A JP H0778986A JP 5224316 A JP5224316 A JP 5224316A JP 22431693 A JP22431693 A JP 22431693A JP H0778986 A JPH0778986 A JP H0778986A
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- silicon
- oxide film
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Abstract
プで形成される簡単な複合基板の形成方法と素子分離領
域の形成方法とを提供する。 【構成】第1のシリコン基板101の表面に所定膜厚の
酸化シリコン膜102を形成し、第2のシリコン基板1
03を接合接着する。この第2のシリコン基板を研磨し
て、所定膜厚のシリコン層103aを形成する。第1の
領域153の所要部分の上記シリコン層103aおよび
酸化シリコ膜102を除去し、ゲート酸化膜112a,
酸化シリコン膜102a,シリコン層103a,103
bを残置させる。
Description
関し、特にパワー・トランジスタと周辺回路を構成する
トランジスタとを含んでSOI型の複合基板に形成され
る半導体装置の製造方法に関する。
周辺回路を構成するトランジスタとを1チップ化してシ
リコン基板の同一の主表面に形成することは、絶縁分離
の面から困難である。SOI型の複合基板を用いて、パ
ワー・トランジスタと周辺回路を構成するトランジスタ
とを1チップ化する半導体装置の製造方法が、特開平1
−144665号公報に開示されている。
を参照すると、上記公報記載の半導体装置の製造方法
は、まず、N- 型のシリコン基体454aの主表面上に
平滑な表面を有するN+ 型のシリコン・エピタキシャル
層454bが載置されてなる第1のシリコン基板401
の表面に、熱酸化による酸化シリコン膜402が形成さ
れる。シリコン基板401の主表面のパワー・トランジ
スタが形成される第1の領域452と他表面とを覆う上
記酸化シリコン膜402が除去される。このとき、シリ
コン基板401の主表面における第2の領域453の酸
化シリコン膜402は、残置される〔図7(a)〕。
なわれ、上記第1の領域452にはN+ 型のシリコン・
エピタキシャル層が、上記第2の領域453の酸化シリ
コン膜402上にはN+ 型の多結晶シリコン層が形成さ
れる。この段階では段差があるため、この段差を解消し
て表面を平滑化するためにシリコン層の鏡面研磨が行な
われる。これにより、第1のシリコン基板401の主表
面には、N+ 型のシリコン・エピタキシャル層432
a,N+ 型の多結晶シリコン層432bが形成される
〔図7(b)〕。次に、鏡面研磨された主表面を有する
N+ 型の第2のシリコン基板403のこの主表面と上記
第1のシリコン基板401の主表面とが接着され、90
0℃以上の温度での熱処理が行なわれ、部分的にSOI
構造をなす複合基板が得られる〔図7(c)〕。次に、
第1のシリコン基板401の他表面が鏡面研磨され、シ
リコン基体454aからなる所定の膜厚を有するN- 型
のシリコン層454aaが形成される〔図7(d)〕。
分のN- 型のシリコン層454aaおよびN+ 型のシリ
コン・エピタキシャル層454bが除去され、酸化シリ
コン膜402に達する溝が形成される。この溝の側面に
酸化シリコン膜433が形成され、さらにこの溝に多結
晶シリコン膜434が充填され、素子分離領域が完成す
る〔図7(e)〕。図示は省略するが、上記第1の領域
452には縦型でNチャネル型のパワーMOSFETが
形成され、素子分離された第2の領域453にはPチャ
ネルMOSFET等からなる周辺回路が形成される。
装置の製造方法には、まず、複合基板の形成における問
題点がある。これは、N+ 型のシリコン・エピタキシャ
ル層とN+ 型の多結晶シリコン層とからなる段差のある
表面を研磨してN+ 型のシリコン・エピタキシャル層4
32aおよびN+ 型の多結晶シリコン層432b(図7
(b)参照)を形成するとき、N+ 型のシリコン・エピ
タキシャル層とN+ 型の多結晶シリコン層との硬度が異
なるため、N+ 型のシリコン・エピタキシャル層432
aおよびN+ 型の多結晶シリコン層432bの表面を平
滑な鏡面にすることが困難となる。すなわち、複合基板
の製造歩留が低いことである。
法には、上記第2の領域453の素子分離領域の製造工
程が複雑であり、製造原価が高いという問題点がある。
造方法は、パワー・トランジスタが形成される第1の領
域を含んだ平滑な主表面を有する第1のシリコン基板の
表面に、熱酸化による酸化シリコン膜を形成する工程
と、第1のシリコン基板の上記主表面と平滑な主表面を
有する第2のシリコン基板の該主表面とを接着する工程
と、第2のシリコン基板を他表面から研磨して周辺回路
を構成する複数のトランジスタが形成される第2の領域
を含むシリコン層を形成する工程と、第1の領域上の所
要部分の上記シリコン層並びに上記酸化シリコン膜を除
去する工程と、第1の領域にはパワー・トランジスタを
形成し、第2の領域には周辺回路を構成する複数のトラ
ンジスタを形成する工程とを有する。
上記第1の領域を除く領域に比べてこの第1の領域の膜
厚が厚く形成される。
る。
と半導体装置の製造工程の部分拡大断面図である図2と
を併せて参照すると、本発明の第1の実施例は、第1の
領域には縦型でNチャネル型のパワーMOSFETが形
成され、第2の領域には周辺回路を構成するCMOSト
ランジスタが形成されおり、これらは、以下のように製
造される。
の面方位を有し,鏡面研磨された主表面を有するN型の
シリコン基体151aと、この主表面に形成された1〜
5Ωcm程度の所定膜厚のN- 型のシリコン・エピタキ
シャル層151bとから構成される。まず、熱酸化によ
り、第1のシリコン基板101の表面には膜厚50〜1
00nm程度の酸化シリコン膜102が形成される〔図
1(a)〕。次に、親水処理を行なった後、第1のシリ
コン基板101の主表面と、鏡面研磨された平滑な主表
面を有するN型の第2のシリコン基板103のこの主表
面とが、室温で接合接着される。さらに、900℃以上
の温度で熱処理が施され、この接合面のボイドが除去さ
れ、接合強度が高くなる〔図1(b)〕。次に、上記第
2のシリコン基板103の他表面から鏡面研磨が行なわ
れ、第2のシリコン基板103からなる膜厚0.5〜
1.0μm程度のN型のシリコン層103aが形成され
る〔図1(c)〕。
酸化シリコン膜102が除去された後、公知のフォトリ
ソグラフィ工程とRIEとにより、縦型でNチャネル型
のパワーMOSFETが形成される第1の領域152の
所要の部分のシリコン層103aと酸化シリコン膜10
2とが順次除去される。これにより、この第1の領域1
52には、シリコン層103cと酸化シリコン膜102
からなるゲート酸化膜112aとが残置される。このゲ
ート酸化膜112aは、シリコン層103cの直下にの
み存在する。一方、周辺回路を構成するCMOSトラン
ジスタが形成される第2の領域153には、シリコン層
103bと酸化シリコン膜102aとが残置される〔図
1(d)〕。
層103cとをマスクにしたイオン注入により、第1の
領域152のシリコン・エピタキシャル層151b表面
にはP型ベース領域114bが形成され、第2の領域1
53のシリコン層103bには選択的にPウェル114
bが形成される〔図2(a)〕。
をパターニングを行ない、層間絶縁膜145aを形成す
る。さらに、熱酸化が行なわれ、第2の領域153のシ
リコン層103bおよびPウェル114bの表面に選択
的にゲート酸化膜112bが形成される。このとき、P
型ベース領域114aおよびシリコン層103cの露出
面にも酸化シリコン膜が形成される。第2の領域153
のゲート酸化膜112b上等に例えばN+ 型の多結晶シ
リコン膜からなるゲート電極113bが形成された後、
公知の製造方法により、パワーMOSFETFのN+ 型
ソース領域115aがP型ベース領域114a表面に形
成され、NチャネルMOSFETのN+型ソース・ドレ
イン領域115bがPウェル114b表面に形成され
る。このとき、上記シリコン層103cはN+ 型のゲー
ト電極113aになる。さらに公知の製造方法により、
PチャネルMOSFETのP+ 型ソース・ドレイン領域
116がシリコン層103b表面に形成される〔図2
(b)〕。次に、層間絶縁膜145bが形成され、層間
絶縁膜145b(および総括絶縁膜145a,ゲート酸
化膜112b等)に開口部が形成され、さらにアルミ電
極146が形成され、本実施例による半導体装置の製造
が終了する〔図2(c)〕。
02の表面が平滑であるため、複合基板の形成の歩留が
高い。また、周辺回路を構成するCMOSとパワーMO
SFETとの絶縁分離は酸化シリコン膜102bにより
実現することから、簡潔な製造工程により絶縁分離が実
現し、製造原価が高いという問題点は解消される。
にCMOSが形成されていたが、BiCMOSを形成し
てもよい。また、上記第1の実施例の第2のシリコン基
板はN型であるが、第2のシリコン基板としてP型の基
板を用いてもよい。この場合、Pウェルの代りにNウェ
ルを形成することになる。
および図4を参照すると、本発明の第2の実施例は、上
記第1の実施例と同様に第1の領域には縦型でNチャネ
ル型のパワーMOSFETが形成され、第2の領域には
周辺回路を構成するCMOSトランジスタが形成されい
る。本実施例と上記第1の実施例との第1の相違点は、
第1のシリコン基板と第2のシリコン基板とを接合する
酸化シリコン膜のうち、第1の領域(パワーMOSFE
Tのゲート酸化膜となる部分)の酸化シリコン膜の膜厚
が他の部分より薄くなっている。第2の相違点は、パワ
ーMOSFETのP型ベース領域の形成に先だってPウ
ェルを形成することにより、CMOSトランジスタが形
成される領域にLOCOS型のフィールド酸化膜を形成
することが可能となることである。本実施例の製造方法
は、以下のとおりである。
磨された主表面を有するN型のシリコン基体251aと
この主表面に形成された1〜5Ωcm程度の所定膜厚の
N-型のシリコン・エピタキシャル層251bとから構
成される第1のシリコン基板201の表面に酸化シリコ
ン膜241aが形成され、シリコン基板201の主表面
の第1の領域252に選択的に窒化シリコン膜242a
が形成される。公知の選択酸化法により、第2の領域2
53等にLOCOS型の酸化シリコン膜241bが形成
される〔図3(a)〕。 次に、ウェット・エッチング
により上記酸化シリコン膜241bが除去される〔図3
(b)〕。再び公知の選択酸化法により、第2の領域2
53等にLOCOS型の酸化シリコン膜202が形成さ
れる〔図3(c)〕。
シリコン膜242a,酸化シリコン膜241aが順次除
去され、第1の領域252には熱酸化によるゲート酸化
膜212aが形成される。なお、酸化シリコン膜241
a,241b,202およびゲート酸化膜212aの膜
厚を適宜選定することにより、酸化シリコン膜202の
上面の高さとゲート酸化膜の上面の高さとを一致させる
ことは容易である。次に、酸化シリコン膜202とゲー
ト酸化膜212aとの境界に形成されるバーズ・ビーク
による凸部が、研磨による除去される〔図3(d)〕。
この研磨は、上記公報記載の研磨と異なり、酸化シリコ
ン膜202とゲート酸化膜212aとの硬度が(ともに
熱酸化による酸化シリコン膜であるため)等しいことか
ら、容易である。
り、N型の第2のシリコン基板203の主表面が、上記
酸化シリコン膜202およびゲート酸化膜212aを介
して、第1のシリコン基板201の主表面に接合接着さ
れる〔図3(e)〕。第2のシリコン基板203の他表
面から研磨が行なわれ、所定膜厚を有するN型のシリコ
ン層203aが形成される。続いて、フォトレジスト膜
244aをマスクにしたイオン注入により、第2の領域
253のシリコン層203aにPウェル214aが形成
される〔図4(a)〕。
コン膜242bをマスクにした選択酸化法により、第2
の領域のシリコン層203aおよびPウェル214b表
面の素子分離領域となる部分および第1の領域252の
シリコン層203a表面等に、LOCOS型のフィール
ド酸化膜243が形成される〔図4(b)〕。次に、フ
ォトレジスト膜244bをマスクにしたウェット・エッ
チングにより、第2の領域253に形成された以外のフ
ィールド酸化膜243が除去される〔図4(c)〕。次
に、フォトレジスト膜244cをマスクにしたRIEに
より、第1の領域252の所要部分のシリコン層203
aが除去される。これにより、第1の領域252にはシ
リコン層203cが残置され、第2の領域253にはシ
リコン層203bが残置される〔図4(d)〕。次に、
ウェット・エッチングにより、酸化シリコン膜241c
と露出部のゲート酸化膜212aとが除去される。再
び、熱酸化が行なわれ、ゲート酸化膜212bが第2の
領域253のPウェル214bおよびシリコン層203
b表面等に形成される〔図4(e)〕。
- 型のシリコン・エピタキシャル層251b表面に形成
される。その後の製造工程は、上記第1の実施例と同様
である。なお、P型ベース領域は、シリコン層203c
を残置形成した後、フォトレジスト膜244cをマスク
にしたイオン注入により形成してもよい。
CMOSとパワーMOSFETとの絶縁分離に機能する
酸化シリコン膜202の膜厚が、上記第1の実施例と異
なりパワーMOSFETのゲート酸化膜の膜厚により一
義的に決定されることがないため、両者の絶縁分離が十
分になり、加えて、設計の自由度が向上する。さらに、
周辺回路を構成するCMOSの素子分離は、上記第1の
実施例より優れたものになる。
ある図5および図6を参照すると、本発明の第3の実施
例は、第1の領域には縦型でNPN型のバイポーラ・パ
ワー・トランジスタが形成され、第2の領域には縦型で
NPN型のバイポーラ・トランジスタと横型でPNP型
のバイポーラ・トランジスタとからなる周辺回路が形成
されている。本実施例の製造方法は、以下のとおりであ
る。
の第1のシリコン基板301が熱酸化され、所定膜厚の
酸化シリコン膜302が形成される。上記第1の実施例
と同様の方法により、N- 型の第2のシリコン基板30
3の主表面が、酸化シリコン膜302に接合接着される
〔図5(a)〕。第2のシリコン基板303の他表面か
らの研磨が行なわれ、所定膜厚のシリコン層が形成され
る。次に、フォトレジスト膜344aをマスクにしたシ
リコンのRIEにより、第1の領域352のシリコン層
が除去され、第2の領域353の素子分離領域のシリコ
ン層が除去されて素子分離溝331が形成され、シリコ
ン層303a,303bが残置される〔図5(b)〕。
次に、少なくとも上記分離溝331を覆うフォトレジス
ト膜344bをマスクにした酸化シリコンのウェット・
エッチングにより、第2の領域353を除く部分の酸化
シリコン膜302が除去される〔図5(c)〕。
型ベース領域321aが第1の領域352のシリコン基
板301表面に形成され、P- 型ベース領域321bが
第2の領域353のシリコン層303aの表面に形成さ
れる。さらに公知のイオン注入法等により、P- 型ベー
ス領域321a表面にはP+ 型ベース引き出し領域32
2が形成され、シリコン層303b表面にはP+ 型エミ
ッタ領域323,P+型コレクタ領域324が形成され
る〔図6(a)〕。さらに同様に、P- 型ベース領域3
21a表面にはN+ 型エミッタ領域325が形成され、
P- 型ベース領域321b表面にはN+ 型エミッタ領域
326が形成され、シリコン層303a表面にはN+ 型
コレクタ引き出し領域327が形成され、シリコン層3
03b表面にはN+ 型ベース引き出し領域328が形成
される〔図6(b)〕。その後、層間絶縁膜の堆積,接
続孔の開口,アルミ配線の形成等が行なわれ、本実施例
による半導体装置が完成する。
第2の領域の素子分離の形成方法が、上記第1,第2の
実施例より優れている。
は、第1の領域,第2の領域にそれぞれ縦型でNチャネ
ル型のパワーMOSFET,周辺回路を構成するCMO
Sトランジスタが形成される場合にも、応用して適用す
ることが可能である。また、上記第3の実施例では、N
型の第1のシリコン基板を用いて第1の領域に縦型でN
PN型のバイポーラ・パワー・トランジスタが形成され
ていたが、第1のシリコン基板としてP型の基板を採用
するならば、第1の領域にPNP型のバイポーラ・パワ
ー・トランジスタを形成することができる。
の製造方法は、第1のシリコン基板の主表面に形成され
た酸化シリコン膜を介して、鏡面研磨された主表面を有
する第1のシリコン基板の主表面と鏡面研磨された主表
面を有する第2のシリコン基板の主表面とを接合接着さ
せて複合基板を形成するため、この複合基板の形成歩留
は高くなる。さらに、パワー・トランジスタが形成され
た第1の領域と周辺回路を構成するトランジスタが形成
された第2の領域との素子分離は、上記酸化シリコン膜
で達成されることから、簡単な製造工程により,製造原
価を上昇させることなく実現できることになる。
る。
である。
る。
面図である。
図である。
板 102,102a,202,241a,241b,24
1c,302,402,433 酸化シリコン膜 103,203,303,403 第2のシリコン基
板 103a,103b,103c,203a,203b,
203c,303a,303b シリコン層 112a,112b,212a,212b ゲート酸
化膜 113a,113b ゲート電極 114a P型ベース領域 114b,214 Pウェル 115a N+ 型ソース領域 115b N+ 型ソース・ドレイン領域 116 P+ 型ソース・ドレイン領域 144,244a,244b,244c,344a,3
44b フォトレジスト膜 145a,145b 層間絶縁膜 146 アルミ配線 151a,251a,454a シリコン基体 151b,251b,432b,454b シリコン
・エピタキシャル層 152,252,352,452 第1の領域 153,253,353,453 第2の領域 242a,242b 窒化シリコン膜 243 フィールド酸化膜 321a,321b P- 型ベース領域 322 P+ 型ベース引き出し領域 323 P+ 型エミッタ領域 324 P+ 型コレクタ領域 325,326 N+ 型エミッタ領域 327 N+ 型コレクタ引き出し領域 328 N+ 型ベース引き出し領域 432b 多結晶シリコン層 434 多結晶シリコン膜
Claims (10)
- 【請求項1】 パワー・トランジスタが形成される第1
の領域を含んだ第1導電型の平滑な主表面を有する第1
のシリコン基板の表面に、熱酸化による所定の膜厚の酸
化シリコン膜を形成する工程と、 前記第1のシリコン基板の前記主表面と、平滑な主表面
を有する第1導電型の第2のシリコン基板の該主表面と
を接着する工程と、 前記第2のシリコン基板を他表面から研磨して、周辺回
路を構成する複数のトランジスタが形成される第2の領
域を含む所定の膜厚のシリコン層を形成する工程と、 前記第1の領域上の所要部分の前記シリコン層並びに前
記酸化シリコン膜を除去する工程と、 前記第1の領域にパワー・トランジスタを形成し、前記
第2の領域に周辺回路を構成する複数のトランジスタを
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項2】 前記第2の領域の所定の部分の前記シリ
コン層に第2導電型の領域を形成し、前記第2の領域の
素子分離領域が形成される領域の前記シリコン層の表面
にフィールド酸化膜を形成する工程を有することを特徴
とする請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記第1の領域を除く領域に比べて該第
1の領域の膜厚が薄く,平滑な表面を有する前記酸化シ
リコン膜を形成する工程を有することを特徴とする請求
項1あるいは請求項2記載の半導体装置の製造方法。 - 【請求項4】 パワー・トランジスタが形成される第1
の領域を含んだ第1導電型の平滑な主表面を有する第1
のシリコン基板の表面に、熱酸化による所定の膜厚の酸
化シリコン膜を形成する工程と、 前記第1のシリコン基板の前記主表面と、平滑な主表面
を有する第1導電型の第2のシリコン基板の該主表面と
を接着する工程と、 前記第2のシリコン基板を他表面から研磨して、周辺回
路を構成する複数のトランジスタが形成される第2の領
域を含む所定の膜厚のシリコン層を形成する工程と、 前記第1の領域上の所要部分の前記シリコン層を除去
し、同時に、前記第2の領域の素子分離領域が形成され
る領域の前記シリコン層を除去して素子分離溝を形成す
る工程と、 前記第1の領域上の所要部分の前記酸化シリコン膜を除
去する工程と、 前記第1の領域にパワー・トランジスタを形成し、前記
第2の領域に周辺回路を構成する複数のトランジスタを
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項5】 前記第2の領域の所定の部分の前記シリ
コン層に第2導電型の領域を形成する工程を有すること
を特徴とする請求項4記載の半導体装置の製造方法。 - 【請求項6】 前記第1の領域を除く領域に比べて該第
1の領域の膜厚が薄く,平滑な表面を有する前記酸化シ
リコン膜を形成する工程を有することを特徴とする請求
項4あるいは請求項5記載の半導体装置の製造方法。 - 【請求項7】 パワー・トランジスタが形成される第1
の領域を含んだ第1導電型の平滑な主表面を有する第1
のシリコン基板の表面に、熱酸化による所定の膜厚の酸
化シリコン膜を形成する工程と、 前記第1のシリコン基板の前記主表面と、平滑な主表面
を有する第2導電型の第2のシリコン基板の該主表面と
を接着する工程と、 前記第2のシリコン基板を他表面から研磨して、周辺回
路を構成する複数のトランジスタが形成される第2の領
域を含む所定の膜厚のシリコン層を形成する工程と、 前記第1の領域上の前記シリコン層並びに前記酸化シリ
コン膜を除去する工程と、 前記第1の領域にパワー・トランジスタを形成し、前記
第2の領域に周辺回路を構成する複数のトランジスタを
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項8】 前記第2の領域の所定の部分の前記シリ
コン層に第1導電型の領域を形成し、前記第2の領域の
素子分離領域が形成される領域の前記シリコン層の表面
にフィールド酸化膜を形成する工程とを有することを特
徴とする請求項7記載の半導体装置の製造方法。 - 【請求項9】 パワー・トランジスタが形成される第1
の領域を含んた第1導電型の平滑な主表面を有する第1
のシリコン基板の表面に、熱酸化による所定の膜厚の酸
化シリコン膜を形成する工程と、 前記第1のシリコン基板の前記主表面と、平滑な主表面
を有する第2導電型の第2のシリコン基板の該主表面と
を接着する工程と、 前記第2のシリコン基板を他表面から研磨して、周辺回
路を構成する複数のトランジスタが形成される第2の領
域を含む所定の膜厚のシリコン層を形成する工程と、 前記第1の領域上の所要部分の前記シリコン層を除去
し、同時に、前記第2の領域の素子分離領域が形成され
る領域の前記シリコン層を除去して素子分離溝を形成す
る工程と、 前記第1の領域上の所要部分の前記酸化シリコン膜を除
去する工程と、 前記第1の領域にパワー・トランジスタを形成し、前記
第2の領域に周辺回路を構成する複数のトランジスタを
形成する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項10】 前記第2の領域の所定の部分の前記シ
リコン層に第1導電型の領域を形成する工程を有するこ
とを特徴とする請求項9記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5224316A JP2605597B2 (ja) | 1993-09-09 | 1993-09-09 | 半導体装置の製造方法 |
US08/301,183 US5593915A (en) | 1993-09-09 | 1994-09-06 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5224316A JP2605597B2 (ja) | 1993-09-09 | 1993-09-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0778986A true JPH0778986A (ja) | 1995-03-20 |
JP2605597B2 JP2605597B2 (ja) | 1997-04-30 |
Family
ID=16811844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5224316A Expired - Fee Related JP2605597B2 (ja) | 1993-09-09 | 1993-09-09 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5593915A (ja) |
JP (1) | JP2605597B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0813248A2 (en) * | 1996-06-12 | 1997-12-17 | Kabushiki Kaisha Toshiba | Dielectrically isolated IC merged with surge protection circuit and method for manufacturing the same |
WO2007119441A1 (ja) * | 2006-04-06 | 2007-10-25 | Sharp Kabushiki Kaisha | パワーicデバイス及びその製造方法 |
JP2010141244A (ja) * | 2008-12-15 | 2010-06-24 | Mitsumi Electric Co Ltd | 半導体装置 |
KR20140126449A (ko) * | 2013-04-23 | 2014-10-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6383849B1 (en) * | 1996-06-29 | 2002-05-07 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
US5943562A (en) * | 1997-10-14 | 1999-08-24 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing a transistor gate coupled to a localized substrate |
US6235567B1 (en) * | 1999-08-31 | 2001-05-22 | International Business Machines Corporation | Silicon-germanium bicmos on soi |
JP2005347302A (ja) * | 2004-05-31 | 2005-12-15 | Canon Inc | 基板の製造方法 |
US7186622B2 (en) * | 2004-07-15 | 2007-03-06 | Infineon Technologies Ag | Formation of active area using semiconductor growth process without STI integration |
US7298009B2 (en) * | 2005-02-01 | 2007-11-20 | Infineon Technologies Ag | Semiconductor method and device with mixed orientation substrate |
US8530355B2 (en) * | 2005-12-23 | 2013-09-10 | Infineon Technologies Ag | Mixed orientation semiconductor device and method |
US20070190795A1 (en) * | 2006-02-13 | 2007-08-16 | Haoren Zhuang | Method for fabricating a semiconductor device with a high-K dielectric |
US8211786B2 (en) * | 2008-02-28 | 2012-07-03 | International Business Machines Corporation | CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication |
US8912055B2 (en) * | 2011-05-03 | 2014-12-16 | Imec | Method for manufacturing a hybrid MOSFET device and hybrid MOSFET obtainable thereby |
US8748245B1 (en) | 2013-03-27 | 2014-06-10 | Io Semiconductor, Inc. | Semiconductor-on-insulator integrated circuit with interconnect below the insulator |
US9478507B2 (en) | 2013-03-27 | 2016-10-25 | Qualcomm Incorporated | Integrated circuit assembly with faraday cage |
US9466536B2 (en) * | 2013-03-27 | 2016-10-11 | Qualcomm Incorporated | Semiconductor-on-insulator integrated circuit with back side gate |
US9871050B1 (en) | 2016-08-10 | 2018-01-16 | Globalfoundries Inc. | Flash memory device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159852A (ja) * | 1984-08-31 | 1986-03-27 | Toshiba Corp | 半導体装置の製造方法 |
JPH02249263A (ja) * | 1988-10-25 | 1990-10-05 | Nec Corp | 半導体集積回路及びその製造方法 |
JPH0334347A (ja) * | 1989-06-06 | 1991-02-14 | Natl Semiconductor Corp <Ns> | 高電圧パワーicプロセス |
JPH0521706A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2794702B2 (ja) * | 1987-11-30 | 1998-09-10 | 株式会社デンソー | 半導体装置の製造方法 |
JPH0824162B2 (ja) * | 1989-07-10 | 1996-03-06 | 日本電装株式会社 | 半導体装置およびその製造方法 |
JP3017860B2 (ja) * | 1991-10-01 | 2000-03-13 | 株式会社東芝 | 半導体基体およびその製造方法とその半導体基体を用いた半導体装置 |
-
1993
- 1993-09-09 JP JP5224316A patent/JP2605597B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-06 US US08/301,183 patent/US5593915A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159852A (ja) * | 1984-08-31 | 1986-03-27 | Toshiba Corp | 半導体装置の製造方法 |
JPH02249263A (ja) * | 1988-10-25 | 1990-10-05 | Nec Corp | 半導体集積回路及びその製造方法 |
JPH0334347A (ja) * | 1989-06-06 | 1991-02-14 | Natl Semiconductor Corp <Ns> | 高電圧パワーicプロセス |
JPH0521706A (ja) * | 1991-07-11 | 1993-01-29 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0813248A2 (en) * | 1996-06-12 | 1997-12-17 | Kabushiki Kaisha Toshiba | Dielectrically isolated IC merged with surge protection circuit and method for manufacturing the same |
WO2007119441A1 (ja) * | 2006-04-06 | 2007-10-25 | Sharp Kabushiki Kaisha | パワーicデバイス及びその製造方法 |
KR100976108B1 (ko) * | 2006-04-06 | 2010-08-16 | 샤프 가부시키가이샤 | 파워 ic 디바이스 및 그 제조 방법 |
US8299525B2 (en) | 2006-04-06 | 2012-10-30 | Sharp Kabushiki Kaisha | Power IC device and method for manufacturing same |
JP2010141244A (ja) * | 2008-12-15 | 2010-06-24 | Mitsumi Electric Co Ltd | 半導体装置 |
KR20140126449A (ko) * | 2013-04-23 | 2014-10-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US5593915A (en) | 1997-01-14 |
JP2605597B2 (ja) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0778986A (ja) | 半導体装置の製造方法 | |
JPH0982821A (ja) | 半導体装置およびその製造方法 | |
JPH06151727A (ja) | BiCMOS集積回路用のSOI構造 | |
JP2001185634A (ja) | BiCMOSを形成する方法 | |
JPH10214907A (ja) | 半導体装置およびその製造方法 | |
US5395789A (en) | Integrated circuit with self-aligned isolation | |
JPS59208851A (ja) | 半導体装置とその製造法 | |
JP2660682B2 (ja) | シリコン・オン・インシュレータ(soi)の製造方法 | |
JP2940984B2 (ja) | BiCMOS型半導体集積回路の製造方法 | |
JP2003017498A (ja) | 半導体装置及びその製造方法 | |
JP2000332224A (ja) | 集積回路構造の製造方法 | |
JPH10340965A (ja) | 半導体装置およびその製造方法 | |
JPS60136327A (ja) | 半導体装置の製造方法 | |
JP3093226B2 (ja) | 半導体装置及びその製造方法 | |
JPH09115998A (ja) | 半導体集積回路の素子分離構造及び素子分離方法 | |
JPH06163677A (ja) | 半導体装置の製造方法 | |
JP3360970B2 (ja) | 半導体装置の製造方法 | |
JPH04245473A (ja) | 半導体集積回路およびその製造方法 | |
JPH11312687A (ja) | 半導体装置およびその製造方法 | |
JP4048604B2 (ja) | 半導体装置の製造方法 | |
JPH04267554A (ja) | BiMOS半導体装置及びその製造方法 | |
JPH056896A (ja) | バイポーラトランジスタおよびその製造方法 | |
EP0732737A2 (en) | Composite semiconductor substrate and fabrication method thereof | |
JPH0637099A (ja) | 半導体基体及びその製造方法 | |
JPS63181365A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 16 |
|
LAPS | Cancellation because of no payment of annual fees |