JP2660682B2 - シリコン・オン・インシュレータ(soi)の製造方法 - Google Patents
シリコン・オン・インシュレータ(soi)の製造方法Info
- Publication number
- JP2660682B2 JP2660682B2 JP7173961A JP17396195A JP2660682B2 JP 2660682 B2 JP2660682 B2 JP 2660682B2 JP 7173961 A JP7173961 A JP 7173961A JP 17396195 A JP17396195 A JP 17396195A JP 2660682 B2 JP2660682 B2 JP 2660682B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- epitaxial layer
- soi
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012212 insulator Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 43
- 239000012535 impurity Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- -1 oxygen ion Chemical class 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
高速素子に適したSOIの製造方法に関する。
る方法としては、SIMOX、SDB(Sillicon Direc
t Bonding )及びストリップヒータ(strip heater)に
よる再結晶等が広く知られている。
ルギーで酸素イオンを注入した後、高温で熱処理して酸
素イオンとシリコンイオンとの結合によりシリコン基板
の表面に酸化膜を形成してSOI構造の基板を作る方法
である。
形成した後、酸化膜の表面を不飽和結合無しに滑らかに
した後、その上に他のシリコン基板を化学的に接着させ
てSOI構造の基板を作る方法である。
方法は、シリコン基板上に酸化膜を形成し、その上にポ
リシリコン膜を蒸着し、ハロゲンランプを用いてポリシ
リコン膜の一方からスキャンニングしながら溶かした
後、ポリシリコン膜を単結晶に再結晶化させてSOI構
造を有する基板を作る方法である。
の問題点を有する。SIMOX方法は、強いエネルギー
で酸素イオンをシリコン基板に注入するので、シリコン
基板の表面が損傷し易く、シリコン基板と酸化膜との界
面特性が良くないという問題点があり、SDB法は2個
の基板を接着させて形成するので、両基板間の接合部分
に気泡等が発生し易く、2個の基板を接着させた後シリ
コン基板をたくさん研磨しなければならないという問題
点があった。そして、ストリップヒータによる再結晶化
方法はポリシリコン膜を溶かした後単結晶に再結晶化す
るので、結晶性が良くないという問題点があった。
適したSOIの製造方法を提供することにある。
の本発明のSOIの製造方法は、シリコン基板上に第1
絶縁膜を形成する工程と、前記第1絶縁膜を部分的に除
去して基板を選択的に露出させる工程と、前記第1絶縁
膜が除去された露出されて基板に高濃度の不純物をイオ
ン注入して基板内に高濃度の不純物領域を形成する工程
と、基板の全面にわたって第1エピタキシャル層を形成
する工程と、前記高濃度不純物領域の上側の第1エピタ
キシャル層を除去する工程と、酸化工程を行って第1エ
ピタキシャル層上に第2絶縁膜を形成する工程と、前記
第1エピタキシャル層が露出するように第2絶縁膜をエ
ッチングして基板上に第1絶縁膜と第2絶縁膜からなる
絶縁層を形成する工程と、基板の全面にわたって第2エ
ピタキシャル層を成長させる工程とを含むことを特徴と
する。
SOIの製造工程図を示す。図1(A)のように、シリ
コン基板1上に第1酸化膜2を形成し、n+ 型不純物が
注入されるべき部分の第1酸化膜2を所定パターンのマ
スクを用いてホトエッチングして基板1を露出させる。
例えば、第1酸化膜2を碁盤目模様のマスクを用いてジ
グザグにエッチングする。第1酸化膜2をマスクとして
露出された基板にn+ 型不純物をイオン注入して基板内
に第1のn+ 型不純物領域3を形成する。
キシャル層4を成長させる。この際、エピタキシャル層
の成長時に、第1酸化膜間の露出された第1のn+ 型不
純物領域3上に成長するエピタキシャル層に第1のn+
型不純物領域3からn+ 型不純物が外方拡散される。従
って、第1酸化膜2の間のエピタキシャル層4には第2
のn+ 型不純物領域3′が形成される。
たパターンと反対のパターンを有するマスクを用いてエ
ピタキシャル層4をトレンチエッチングして第1酸化膜
2間の第2のn+ 型不純物領域3′を露出させる。この
とき、エピタキシャル層のエッチング時には第2のn+
型不純物領域3′の一部分をもエッチングする。ここ
で、図1(A)で使用したマスクと同一のパターンを有
するマスクを用いる場合には、図1(A)で使用したホ
トレジストとは異なるタイプのホトレジストを使用す
る。即ち、図1(A)のエッチング工程時にポジティブ
・ホトレジストを使用する場合には、図1(C)の工程
ではネガティブ・ホトレジストを使用する。反面、図1
(A)のエッチング工程時にネガティブ・ホトレジスト
を使用する場合には、図1(C)のエッチング工程では
ポジティブ・ホトレジストを使用する。
板の全面にわたって第2酸化膜5を形成する。この際、
第1酸化膜2の間の第1のn+ 型不純物領域3上では第
2酸化膜5−1が第1酸化膜2と同一厚さに厚く形成さ
れ、エピタキシャル層4の表面では第2酸化膜5−2が
相対的に薄く形成される。
の全表面が露出されるように第2酸化膜5をエッチング
する。この際、第1酸化膜2の間に形成された第2酸化
膜5−1も一部エッチングされて、シリコン基板1上に
はリセス部を有する絶縁層6が形成される。
縁層6上にエピタキシャル層7を形成させてSOIを得
る。
用いたBICMOSトランジスタの断面図を示す。本発
明のSOI構造を有する基板を用いてCMOS素子を実
現する場合、既存のPMOSトランジスタとNMOSト
ランジスタとは動作がほぼ同一であるが、PMOSトラ
ンジスタとNMOSトランジスタは図2に示すように完
全分離されているために、PMOSトランジスタとNM
OSトランジスタとの相互作用は全く生じない。尚、バ
イポーラ素子を実現する場合にも各素子が他の素子と完
全分離されて形成されるので、漏れ電流がまったく発生
しない。図2において、図1と同一領域を示すものは同
一符号を付ける。8はn+ 型拡散領域であり、8−1は
NMOSトランジスタのソース/ドレイン領域として、
8−2はチャンネル領域として、8−3と8−4はNP
Nトランジスタのコレクタ領域とエミッタ領域として各
々作用する。9はn+ 型拡散領域であり、9−1はチャ
ンネルストップ領域として、9−2はPMOSトランジ
スタのソース/ドレイン領域として作用する。10はp
型拡散領域で、NPNトランジスタのベース領域として
作用する。11は薄膜の酸化膜であり、11−1はNM
OSトランジスタのゲート絶縁膜として、11−2はP
MOSトランジスタのゲート絶縁膜として作用する。1
2は薄膜の酸化膜であり、12−1はNMOSトランジ
スタのゲートとして、12−2はPMOSトランジスタ
のゲートとして作用する。
つのマスクを利用し、2回のエピタキシャル成長工程を
行う比較的簡単な工程によりSOIを製造することがで
き、これを基板として用いてCMOSを実現する場合に
はPMOSトランジスタとNMOSトランジスタが完全
分離されているためにラッチアップのような相互作用等
の短所を完全除去することができる。尚、バイポーラト
ランジスタを実現する場合にも基板に流れる漏れ電流を
完全遮断することができるので、素子の動作速度が向上
する。そして、CMOS、バイポーラ、BICMOS等
の素子を実現する場合、既存のウェーハを利用する場合
より素子の動作速度がかなり向上して高速素子における
応用が可能となる。
る。
の断面図である。
不純物領域、3′…第2のn+ 型不純物領域、4…エピ
タキシャル層、5…第2酸化膜、6…絶縁層。
Claims (5)
- 【請求項1】 シリコン基板上に第1絶縁膜を形成する
工程と、 前記第1絶縁膜を部分的に除去して基板を選択的に露出
させる工程と、 前記第1絶縁膜が除去されて露出された基板に高濃度の
不純物をイオン注入して基板内に高濃度の不純物領域を
形成する工程と、 基板の全面にわたって第1エピタキシャル層を形成する
工程と、 前記高濃度不純物領域の上側の第1エピタキシャル層を
除去する工程と、 酸化工程を行って第1エピタキシャル層上に第2絶縁膜
を形成する工程と、 前記第1エピタキシャル層が露出するように第2絶縁膜
をエッチングして基板上に第1絶縁膜と第2絶縁膜から
なる絶縁層を形成する工程と、 基板の全面にわたって第2エピタキシャル層を成長させ
る工程と、を含むことを特徴とするSOIの製造方法。 - 【請求項2】 前記高濃度の不純物領域はn+ 型又はp
+ 型の不純物領域中の1つであることを特徴とする請求
項1記載のSOI構造を有する基板の製造方法。 - 【請求項3】 前記エピタキシャル層の成長工程時に、
前記高濃度の不純物領域から不純物の外方拡散により高
濃度の不純物領域の上側の第1エピタキシャル層に高濃
度の不純物領域が形成されることを特徴とする請求項1
記載のSOIの製造方法。 - 【請求項4】 前記第2絶縁膜の形成工程時に、第2絶
縁膜は前記第1エピタキシャル層の上側より前記高濃度
の不純物領域上で厚く形成されることを特徴とする請求
項1記載のSOIの製造方法。 - 【請求項5】 前記第1絶縁膜の厚さより第2絶縁膜の
厚さが薄くなるように第2絶縁膜をエッチングしてリセ
ス部を有する絶縁層が形成されることを特徴とする請求
項1記載のSOIの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR13740/1994 | 1994-06-17 | ||
KR1019940013740A KR0142797B1 (ko) | 1994-06-17 | 1994-06-17 | 실리콘-온-인슐레이터구조의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08191139A JPH08191139A (ja) | 1996-07-23 |
JP2660682B2 true JP2660682B2 (ja) | 1997-10-08 |
Family
ID=19385509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7173961A Expired - Fee Related JP2660682B2 (ja) | 1994-06-17 | 1995-06-19 | シリコン・オン・インシュレータ(soi)の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5534459A (ja) |
JP (1) | JP2660682B2 (ja) |
KR (1) | KR0142797B1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6080612A (en) * | 1998-05-20 | 2000-06-27 | Sharp Laboratories Of America, Inc. | Method of forming an ultra-thin SOI electrostatic discharge protection device |
US6617226B1 (en) * | 1999-06-30 | 2003-09-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US6265250B1 (en) * | 1999-09-23 | 2001-07-24 | Advanced Micro Devices, Inc. | Method for forming SOI film by laser annealing |
US7611928B2 (en) * | 2002-04-16 | 2009-11-03 | Infineon Technologies Ag | Method for producing a substrate |
DE50312772D1 (de) * | 2002-04-16 | 2010-07-15 | Infineon Technologies Ag | Substrat und verfahren zum herstellen eines substrats |
KR100498446B1 (ko) * | 2002-07-05 | 2005-07-01 | 삼성전자주식회사 | Soi웨이퍼 및 그의 제조방법 |
FR2860919B1 (fr) * | 2003-10-09 | 2009-09-11 | St Microelectronics Sa | Structures et procedes de fabrication de regions semiconductrices sur isolant |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5141881A (en) * | 1989-04-20 | 1992-08-25 | Sanyo Electric Co., Ltd. | Method for manufacturing a semiconductor integrated circuit |
JPH04137723A (ja) * | 1990-09-28 | 1992-05-12 | Nippon Steel Corp | 半導体積層基板の製造方法 |
KR950000660B1 (ko) * | 1992-02-29 | 1995-01-27 | 현대전자산업 주식회사 | 고집적 소자용 미세콘택 형성방법 |
US5258318A (en) * | 1992-05-15 | 1993-11-02 | International Business Machines Corporation | Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon |
US5358881A (en) * | 1993-05-19 | 1994-10-25 | Hewlett-Packard Company | Silicon topography control method |
US5476800A (en) * | 1994-01-31 | 1995-12-19 | Burton; Gregory N. | Method for formation of a buried layer for a semiconductor device |
US5470766A (en) * | 1994-06-06 | 1995-11-28 | Integrated Devices Technology, Inc. | Efficient method for fabricating optimal BiCMOS N-wells for bipolar and field effect transistors |
-
1994
- 1994-06-17 KR KR1019940013740A patent/KR0142797B1/ko not_active IP Right Cessation
-
1995
- 1995-06-07 US US08/482,002 patent/US5534459A/en not_active Expired - Lifetime
- 1995-06-19 JP JP7173961A patent/JP2660682B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR0142797B1 (ko) | 1998-08-17 |
US5534459A (en) | 1996-07-09 |
JPH08191139A (ja) | 1996-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
US5593915A (en) | Method of manufacturing semiconductor device | |
JP2660682B2 (ja) | シリコン・オン・インシュレータ(soi)の製造方法 | |
JPH04323851A (ja) | 半導体装置 | |
JPH08195483A (ja) | Soi基板及びその製造方法 | |
JPS6380560A (ja) | 最小数のマスクを使用してバイポ−ラ及び相補型電界効果トランジスタを同時的に製造する方法 | |
JPS60136327A (ja) | 半導体装置の製造方法 | |
JP2603623B2 (ja) | 三次元半導体集積回路の製造方法 | |
JPH06163677A (ja) | 半導体装置の製造方法 | |
KR100205303B1 (ko) | 반도체 소자 제조방법 | |
JP3241363B2 (ja) | BiCMOS集積回路装置の製造方法 | |
JPS60211867A (ja) | 半導体装置及びその製造方法 | |
JP2820284B2 (ja) | 半導体装置の製造方法 | |
JP3182887B2 (ja) | 半導体装置の製造方法 | |
JPH0645344A (ja) | バイポーラトランジスタ、半導体装置、及びその製造方法 | |
JPS60109262A (ja) | 半導体装置の製造法 | |
JPH0350739A (ja) | 半導体装置の製造方法 | |
JPH04299859A (ja) | 半導体装置の製造方法 | |
JPH02271679A (ja) | 伝導度変調型mosfet | |
JPH1092836A (ja) | 半導体装置及びその製造方法 | |
JPH053210A (ja) | 半導体装置の製造方法 | |
JPS63261741A (ja) | 半導体装置の製造方法 | |
JPH02253655A (ja) | 半導体装置の製造方法 | |
JP2003068868A (ja) | 半導体装置の製造方法 | |
JPS621256B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |