JPH04137723A - 半導体積層基板の製造方法 - Google Patents
半導体積層基板の製造方法Info
- Publication number
- JPH04137723A JPH04137723A JP2260667A JP26066790A JPH04137723A JP H04137723 A JPH04137723 A JP H04137723A JP 2260667 A JP2260667 A JP 2260667A JP 26066790 A JP26066790 A JP 26066790A JP H04137723 A JPH04137723 A JP H04137723A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- film
- substrate
- crystal silicon
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000013078 crystal Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 101100042630 Caenorhabditis elegans sin-3 gene Proteins 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、ＳＯ■基板等の半導体積層基板の製造方法に
関し、例えば三次元ＩＣの製造に適用して好適なもので
ある。
関し、例えば三次元ＩＣの製造に適用して好適なもので
ある。
Ｓ Ｏｒ （Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕｌａｔｏ
ｒ）構造は、絶縁基板上に単結晶半導体層を形成した構
造である。
ｒ）構造は、絶縁基板上に単結晶半導体層を形成した構
造である。
第３図Ａ〜第３図Ｃに従来のＳＯＩ構造の形成方法を示
す。
す。
即ち、従来のＳｏｌ構造の形成方法においては、第３図
Ａに示すように、まず、単結晶シリコン基板１０１上に
ＳｉＯ□膜１０２を形成した後、このＳｉＯ□膜１０２
の所定部分をエツチング除去して複数の開口１０２ａを
形成する。
Ａに示すように、まず、単結晶シリコン基板１０１上に
ＳｉＯ□膜１０２を形成した後、このＳｉＯ□膜１０２
の所定部分をエツチング除去して複数の開口１０２ａを
形成する。
次に、第３図Ｂに示すように、これらの開口１０２ａの
部分の単結晶シリコン基板１０１を種結晶として、Ｓｉ
Ｏ□膜１０膜上０２上晶シリコン膜１０３を気相成長法
によりラテラルエピタキシャル成長させる。
部分の単結晶シリコン基板１０１を種結晶として、Ｓｉ
Ｏ□膜１０膜上０２上晶シリコン膜１０３を気相成長法
によりラテラルエピタキシャル成長させる。
次に、第３図Ｃに示すように、熱酸化法により開口１０
２ａの部分の単結晶シリコン膜１０３選択的に酸化して
この部分に５ｉｎ２膜１０４を形ｊし、このＳｉＯ□膜
１０４により単結晶シリコン膜０３を単結晶シリコン基
板１０１がら分離してｊ立させる。これによって、５ｉ
ｎ２膜１０２上に単違晶シリコン膜１０３が形成された
ｓｏｒ構造が１成される。
２ａの部分の単結晶シリコン膜１０３選択的に酸化して
この部分に５ｉｎ２膜１０４を形ｊし、このＳｉＯ□膜
１０４により単結晶シリコン膜０３を単結晶シリコン基
板１０１がら分離してｊ立させる。これによって、５ｉ
ｎ２膜１０２上に単違晶シリコン膜１０３が形成された
ｓｏｒ構造が１成される。
この状態の平面図を第４図に示す。第３図Ａ−第３図Ｃ
は第４図の■−■線に沿っての断面図６１対応する。
は第４図の■−■線に沿っての断面図６１対応する。
上述の従来のＳＯＩ構造の形成方法には次のＪうな問題
があった。
があった。
即ち、第３図Ｂに示すように、互いに隣接す２二つの開
口１０２ａの部分の単結晶シリコン基初１０１を種結晶
として夫々ラテラルエピタキシャル成長する単結晶シリ
コン膜１０３同士が５ｉＯ２ｌ１１０２上でぶつかり合
い、このぶつかり合った部分に境界１０５が形成される
が、この境界１０５の近傍の領域は多結晶となってしま
う。
口１０２ａの部分の単結晶シリコン基初１０１を種結晶
として夫々ラテラルエピタキシャル成長する単結晶シリ
コン膜１０３同士が５ｉＯ２ｌ１１０２上でぶつかり合
い、このぶつかり合った部分に境界１０５が形成される
が、この境界１０５の近傍の領域は多結晶となってしま
う。
そこで、本発明の課題は、絶縁基板上の半導体層全体が
単結晶のＳＯＩ構造を形成することができる半導体積層
基板の製造方法を提供することである。
単結晶のＳＯＩ構造を形成することができる半導体積層
基板の製造方法を提供することである。
上記課題を解決するために、本発明の半導体積層基板の
製造方法は、 複数の開口を有する第１の絶縁層上の互いに隣接する二
つの上記開口を結ぶ線分の垂直二等分線上に所定幅の第
２の絶縁層が形成された構造を単結晶半導体基板上に形
成する工程と、 上記開口の部分の上記単結晶半導体基板を種結晶として
上記第１の絶縁層及び上記第２の絶縁層上に単結晶半導
体層をラテラルエピタキシャル成長させる工程と、 上記単結晶半導体基板の表面に対してほぼ垂直な方向に
上記単結晶半導体層を上記第２の絶縁層が露出するまで
エッチバックする工程とを具備する。
製造方法は、 複数の開口を有する第１の絶縁層上の互いに隣接する二
つの上記開口を結ぶ線分の垂直二等分線上に所定幅の第
２の絶縁層が形成された構造を単結晶半導体基板上に形
成する工程と、 上記開口の部分の上記単結晶半導体基板を種結晶として
上記第１の絶縁層及び上記第２の絶縁層上に単結晶半導
体層をラテラルエピタキシャル成長させる工程と、 上記単結晶半導体基板の表面に対してほぼ垂直な方向に
上記単結晶半導体層を上記第２の絶縁層が露出するまで
エッチバックする工程とを具備する。
本発明の好適な一実施形態においては、上記開口の部分
の上記単結晶半導体層を選択的に熱酸化する工程を更に
具備する。
の上記単結晶半導体層を選択的に熱酸化する工程を更に
具備する。
上記第１の絶縁層としては例えば二酸化シリコン層が用
いられ、上記第２の絶縁層としては、好適には、上記第
１の絶縁層に対して選択エツチング可能な絶縁層、例え
ば窒化シリコン層が用いられる。
いられ、上記第２の絶縁層としては、好適には、上記第
１の絶縁層に対して選択エツチング可能な絶縁層、例え
ば窒化シリコン層が用いられる。
上述のように構成した本発明の半導体積層基板の製造方
法によれば、第１の絶縁層の互いに隣接する二つの開口
の部分の単結晶半導体基板を種結晶として夫々ラテラル
エピタキシャル成長する単結晶半導体層同士は第２の絶
縁層上でぶつがり合い、このぶつかり合った部分に形成
される境界の近傍の領域は多結晶となるが、この境界及
びその近傍の多結晶の領域は単結晶半導体層をエッチバ
ックする工程で完全に除去することができる。
法によれば、第１の絶縁層の互いに隣接する二つの開口
の部分の単結晶半導体基板を種結晶として夫々ラテラル
エピタキシャル成長する単結晶半導体層同士は第２の絶
縁層上でぶつがり合い、このぶつかり合った部分に形成
される境界の近傍の領域は多結晶となるが、この境界及
びその近傍の多結晶の領域は単結晶半導体層をエッチバ
ックする工程で完全に除去することができる。
これによって、例えば、絶縁基板上の半導体層全体が単
結晶のＳｏｒ構造を形成することができる。
結晶のＳｏｒ構造を形成することができる。
また、第１の絶縁層の開口の部分の単結晶半導体層を選
択的に熱酸化することにより、この部分に酸化層が形成
され、この酸化層により単結晶半導体層を単結晶半導体
基板から分離して孤立させることができる。
択的に熱酸化することにより、この部分に酸化層が形成
され、この酸化層により単結晶半導体層を単結晶半導体
基板から分離して孤立させることができる。
Ｃ実施例〕
以下、本発明を実施例につき図面を参照しながら説明す
る。
る。
第１図Ａ〜第１図りは本発明の一実施例によるＳＯ■構
造の形成方法を示す。また、第２図はこの実施例により
形成された５０１構造の平面図を示す。第１図Ａ〜第１
図りは第２図のＩ−Ｉ線に沿っての断面図に対応する。
造の形成方法を示す。また、第２図はこの実施例により
形成された５０１構造の平面図を示す。第１図Ａ〜第１
図りは第２図のＩ−Ｉ線に沿っての断面図に対応する。
この実施例においては、第１図Ａに示すように、まず単
結晶シリコン基板１上に熱酸化法やＣＶＤ法により５ｉ
ｎｚ膜２を形成した後、このＳｉＯ□膜２上にＣＶＤ法
により例えばＳｉＮ膜を形成する。次に、このＳｉＮ膜
をエツチングにより所定形状にパターニングして所定幅
のＳｉＮ膜３を形成する。この後、ＳｉＯ□膜２の所定
部分をエツチング除去して複数の開口２ａを形成する。
結晶シリコン基板１上に熱酸化法やＣＶＤ法により５ｉ
ｎｚ膜２を形成した後、このＳｉＯ□膜２上にＣＶＤ法
により例えばＳｉＮ膜を形成する。次に、このＳｉＮ膜
をエツチングにより所定形状にパターニングして所定幅
のＳｉＮ膜３を形成する。この後、ＳｉＯ□膜２の所定
部分をエツチング除去して複数の開口２ａを形成する。
ここで、所定幅のＳｉＮ膜３は、互いに隣接する二つの
開口２ａを結ぶ線分の垂直二等分線上のＳｉＯ□膜２上
膜形上されている。
開口２ａを結ぶ線分の垂直二等分線上のＳｉＯ□膜２上
膜形上されている。
次に、第１図Ｂに示すように、これらの開口２ａの部分
の単結晶シリコン基板ｌを種結晶として、ＳｉＯ□膜２
及びＳｉＮ膜３上に単結晶シリコン膜４を気相成長法に
よりラテラルエピタキシャル成長させる。この場合、互
いに隣接する二つの開口２ａの部分の単結晶シリコン基
板１を種結晶として夫々ラテラルエピタキシャル成長す
る単結晶シリコン膜４同士がＳｉＮＭ３上でぶつかり合
った部分に境界５が形成され、この境界５の近傍の領域
は多結晶となる。
の単結晶シリコン基板ｌを種結晶として、ＳｉＯ□膜２
及びＳｉＮ膜３上に単結晶シリコン膜４を気相成長法に
よりラテラルエピタキシャル成長させる。この場合、互
いに隣接する二つの開口２ａの部分の単結晶シリコン基
板１を種結晶として夫々ラテラルエピタキシャル成長す
る単結晶シリコン膜４同士がＳｉＮＭ３上でぶつかり合
った部分に境界５が形成され、この境界５の近傍の領域
は多結晶となる。
次に、例えば有機樹脂膜塗布及びプラズマエツチング法
により、基板表面に対して垂直方向に単結晶シリコン膜
４をＳｉＮ膜３が露出するまでエッチバックする。これ
によって、第１図Ｃに示すように、境界５を含む、Ｓｉ
Ｎ膜３上の部分の単結晶シリコン膜４がエツチング除去
され、表面が平坦化される。
により、基板表面に対して垂直方向に単結晶シリコン膜
４をＳｉＮ膜３が露出するまでエッチバックする。これ
によって、第１図Ｃに示すように、境界５を含む、Ｓｉ
Ｎ膜３上の部分の単結晶シリコン膜４がエツチング除去
され、表面が平坦化される。
次に、第１図りに示すように、熱酸化法により開口２ａ
の部分の単結晶シリコン膜４を選択的に酸化してこの部
分にＳｉＯ□膜６を形成し、このＳｉＯ□膜６により単
結晶シリコンＭ４を単結晶シリコン基板１から分離して
孤立させる。これによって、ＳｉＯ□膜２上膜形上晶シ
リコン膜４が形成されたＳＯ■構造が形成される。
の部分の単結晶シリコン膜４を選択的に酸化してこの部
分にＳｉＯ□膜６を形成し、このＳｉＯ□膜６により単
結晶シリコンＭ４を単結晶シリコン基板１から分離して
孤立させる。これによって、ＳｉＯ□膜２上膜形上晶シ
リコン膜４が形成されたＳＯ■構造が形成される。
以上のように、この実施例によれば、ＳｉＯ□膜２の互
いに隣接する二つの開口２ａを結ぶ線分の垂直二等分線
上のＳｉＯ□膜２上膜形上Ｎ膜３を形成し、次に、これ
らのＳｉＯ□膜２及びＳｉＮ膜３上に単結晶シリコン膜
４をラテラルエピタキシャル成長させた後に、この単結
晶シリコン膜４をＳｉＮ膜３が露出するまでエッチバッ
クするようにしているので、互いに隣接する二つの開口
２ａの部分の単結晶シリコン基板１を種結晶としてラテ
ラルエピタキシャル成長する単結晶シリコン膜４同士が
ぶつかり合う部分に形成される境界５及びその近傍の多
結晶の領域はエッチバック時に完全に除去される。
いに隣接する二つの開口２ａを結ぶ線分の垂直二等分線
上のＳｉＯ□膜２上膜形上Ｎ膜３を形成し、次に、これ
らのＳｉＯ□膜２及びＳｉＮ膜３上に単結晶シリコン膜
４をラテラルエピタキシャル成長させた後に、この単結
晶シリコン膜４をＳｉＮ膜３が露出するまでエッチバッ
クするようにしているので、互いに隣接する二つの開口
２ａの部分の単結晶シリコン基板１を種結晶としてラテ
ラルエピタキシャル成長する単結晶シリコン膜４同士が
ぶつかり合う部分に形成される境界５及びその近傍の多
結晶の領域はエッチバック時に完全に除去される。
このため、最終的なＳＯｒ構造における単結晶シリコン
膜４には境界５及び多結晶の領域は残されない。即ち、
この実施例によれば、全体が単結晶のＳｏｌ構造を形成
することができる。
膜４には境界５及び多結晶の領域は残されない。即ち、
この実施例によれば、全体が単結晶のＳｏｌ構造を形成
することができる。
この実施例によるＳＯＩ構造の形成方法は、三次元デバ
イス、例えば三次元ＩＣの製造に適用して好適なもので
ある。また、例えば、この実施例によるＳｏｌ構造にお
いて、ＳｉＯ□膜２．６及びＳｉＮ膜３により完全に絶
縁分離された二つの単結晶シリコン膜４に夫々゛ｎチャ
ンネルＭＯ３ＦＥＴ及びｐチャンネノＬ；ＭＯ３ＦＥＴ
を形成し、これらのｎチャンネルＭＯ３ＦＥＴ及びＰチ
ャンネルＭＯ３ＦＥＴによりＣＭＯ３を形成すれば、ラ
ッチアップを防止することができるとともに、寄生容量
の低減により動作速度などの性能の向上を図ることがで
きる。
イス、例えば三次元ＩＣの製造に適用して好適なもので
ある。また、例えば、この実施例によるＳｏｌ構造にお
いて、ＳｉＯ□膜２．６及びＳｉＮ膜３により完全に絶
縁分離された二つの単結晶シリコン膜４に夫々゛ｎチャ
ンネルＭＯ３ＦＥＴ及びｐチャンネノＬ；ＭＯ３ＦＥＴ
を形成し、これらのｎチャンネルＭＯ３ＦＥＴ及びＰチ
ャンネルＭＯ３ＦＥＴによりＣＭＯ３を形成すれば、ラ
ッチアップを防止することができるとともに、寄生容量
の低減により動作速度などの性能の向上を図ることがで
きる。
以上、本発明を一実施例につき具体的に説明したが、本
発明は上述の実施例に限定されるものではなく、上述の
実施例は、本発明の技術的思想に基づく各種の有効な変
形が可能である。
発明は上述の実施例に限定されるものではなく、上述の
実施例は、本発明の技術的思想に基づく各種の有効な変
形が可能である。
例えば、上述の実施例においては、５ｉｎ２膜２上に単
結晶シリコン膜４を形成したＳＯＩ構造の製造方法に本
発明を適用した場合について説明したが、本発明は、そ
の他の各種の半導体積層基板の製造方法に適用すること
が可能である。
結晶シリコン膜４を形成したＳＯＩ構造の製造方法に本
発明を適用した場合について説明したが、本発明は、そ
の他の各種の半導体積層基板の製造方法に適用すること
が可能である。
本発明は、以上説明したように構成したので、互いに隣
接する二つの開口の部分の単結晶半導体基板を種結晶と
して夫々ラテラルエピタキシャル成長する単結晶半導体
層同士がぶつかり合う部分に形成される境界及びその近
傍の多結晶の領域を除去することができるので、絶縁基
板上の半導体層全体が単結晶の例えばＳＯＩ構造を形・
成することができる。
接する二つの開口の部分の単結晶半導体基板を種結晶と
して夫々ラテラルエピタキシャル成長する単結晶半導体
層同士がぶつかり合う部分に形成される境界及びその近
傍の多結晶の領域を除去することができるので、絶縁基
板上の半導体層全体が単結晶の例えばＳＯＩ構造を形・
成することができる。
第１図Ａ〜第１図りは本発明の一実施例によるＳＯＩ構
造の形成方法を工程順に示す断面図、第２図は上記実施
例により形成されたＳｏｌ構造の平面図、第３図Ａ〜第
３図Ｃは従来のＳＯＩ構造の形成方法を工程順に示す断
面図、第４図は従来の方法により形成されたＳｏ Ｉｐ
造の平面図であ図面に用いた符号において、 単結晶シリコン基板 ５ −５ｉｎ２膜 ＳｉＮ膜 単結晶シリコン膜 ・−一−−−境界
造の形成方法を工程順に示す断面図、第２図は上記実施
例により形成されたＳｏｌ構造の平面図、第３図Ａ〜第
３図Ｃは従来のＳＯＩ構造の形成方法を工程順に示す断
面図、第４図は従来の方法により形成されたＳｏ Ｉｐ
造の平面図であ図面に用いた符号において、 単結晶シリコン基板 ５ −５ｉｎ２膜 ＳｉＮ膜 単結晶シリコン膜 ・−一−−−境界
Claims (2)
- （１）複数の開口を有する第１の絶縁層上の互いに隣接
する二つの上記開口を結ぶ線分の垂直二等分線上に所定
幅の第２の絶縁層が形成された構造を単結晶半導体基板
上に形成する工程と、 上記開口の部分の上記単結晶半導体基板を種結晶として
上記第１の絶縁層及び上記第２の絶縁層上に単結晶半導
体層をラテラルエピタキシャル成長させる工程と、 上記単結晶半導体基板の表面に対してほぼ垂直な方向に
上記単結晶半導体層を上記第２の絶縁層が露出するまで
エッチバックする工程とを具備する半導体積層基板の製
造方法。 - （２）上記開口の部分の上記単結晶半導体層を選択的に
熱酸化する工程を更に具備する請求項１記載の半導体積
層基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260667A JPH04137723A (ja) | 1990-09-28 | 1990-09-28 | 半導体積層基板の製造方法 |
| US07/765,933 US5185286A (en) | 1990-09-28 | 1991-09-26 | Process for producing laminated semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260667A JPH04137723A (ja) | 1990-09-28 | 1990-09-28 | 半導体積層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137723A true JPH04137723A (ja) | 1992-05-12 |
Family
ID=17351096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2260667A Pending JPH04137723A (ja) | 1990-09-28 | 1990-09-28 | 半導体積層基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5185286A (ja) |
| JP (1) | JPH04137723A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100566675B1 (ko) * | 2004-12-14 | 2006-03-31 | 삼성전자주식회사 | 반도체 장치와 그 제조 방법 |
| JP2007506290A (ja) * | 2003-09-23 | 2007-03-15 | インテル コーポレイション | 絶縁構造部上の半導体チャンネル |
| JP2007141902A (ja) * | 2005-11-15 | 2007-06-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2689680B1 (fr) * | 1992-04-02 | 2001-08-10 | Thomson Csf | Procédé de réalisation de couches minces hétéroépitaxiales et de dispositifs électroniques. |
| DE4417916A1 (de) * | 1994-05-24 | 1995-11-30 | Telefunken Microelectron | Verfahren zur Herstellung eines Bipolartransistors |
| KR0142797B1 (ko) * | 1994-06-17 | 1998-08-17 | 문정환 | 실리콘-온-인슐레이터구조의 제조방법 |
| US6194253B1 (en) * | 1998-10-07 | 2001-02-27 | International Business Machines Corporation | Method for fabrication of silicon on insulator substrates |
| US6900481B2 (en) * | 2002-02-21 | 2005-05-31 | Intel Corporation | Non-silicon semiconductor and high-k gate dielectric metal oxide semiconductor field effect transistors |
| US6720620B1 (en) | 2002-04-12 | 2004-04-13 | Cenymer Corporation | Material and method for manufacturing semiconductor on insulator substrates and devices |
| KR20040000017A (ko) * | 2002-06-19 | 2004-01-03 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| KR100790869B1 (ko) * | 2006-02-16 | 2008-01-03 | 삼성전자주식회사 | 단결정 기판 및 그 제조방법 |
| US7803690B2 (en) | 2006-06-23 | 2010-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxy silicon on insulator (ESOI) |
| US7696573B2 (en) * | 2007-10-31 | 2010-04-13 | International Business Machines Corporation | Multiple crystallographic orientation semiconductor structures |
| US8173524B1 (en) | 2011-01-11 | 2012-05-08 | International Business Machines Corporation | Process for epitaxially growing epitaxial material regions |
| CN103280425B (zh) * | 2013-05-27 | 2016-03-30 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
| CN103413776B (zh) * | 2013-07-09 | 2015-07-22 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5742143A (en) * | 1980-08-28 | 1982-03-09 | Fujitsu Ltd | Manufacture of semiconductor device |
| DE3278799D1 (en) * | 1981-08-31 | 1988-08-25 | Toshiba Kk | Method for manufacturing three-dimensional semiconductor device |
| JPH0669085B2 (ja) * | 1986-09-05 | 1994-08-31 | 富士通株式会社 | 半導体基板の製造方法 |
| US5059550A (en) * | 1988-10-25 | 1991-10-22 | Sharp Kabushiki Kaisha | Method of forming an element isolating portion in a semiconductor device |
-
1990
- 1990-09-28 JP JP2260667A patent/JPH04137723A/ja active Pending
-
1991
- 1991-09-26 US US07/765,933 patent/US5185286A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007506290A (ja) * | 2003-09-23 | 2007-03-15 | インテル コーポレイション | 絶縁構造部上の半導体チャンネル |
| KR100566675B1 (ko) * | 2004-12-14 | 2006-03-31 | 삼성전자주식회사 | 반도체 장치와 그 제조 방법 |
| JP2007141902A (ja) * | 2005-11-15 | 2007-06-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5185286A (en) | 1993-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JPH04137723A (ja) | 半導体積層基板の製造方法 | |
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| KR100353174B1 (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| JP3153632B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH0447980B2 (ja) | ||
| US5208167A (en) | Method for producing SOI substrate | |
| JPS60149146A (ja) | 半導体装置の製造方法 | |
| JPH0447979B2 (ja) | ||
| JPH06163677A (ja) | 半導体装置の製造方法 | |
| JPH05121321A (ja) | シリコンの結晶成長法 | |
| JPH10144784A (ja) | 半導体装置及びその製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPH02288248A (ja) | Ｓｏｉ構造体及びその製造方法 | |
| JPS63313834A (ja) | 半導体集積回路 | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| KR930011459B1 (ko) | 반도체 소자의 격리방법 | |
| JPS63108717A (ja) | 半導体装置の製造方法 | |
| JPH0420266B2 (ja) | ||
| JP3143188B2 (ja) | エピタキシャル成長方法 | |
| JPH07235591A (ja) | 半導体装置の製造方法 | |
| JPH05114563A (ja) | Ｓｏｉ構造の製造方法 | |
| JPH05243536A (ja) | Ｓｏｉ構造の製造方法 | |
| JPH01259526A (ja) | 絶縁膜上単結晶シリコン膜形成方法 |