JP2007141902A - Soi基板の製造方法およびsoi基板 - Google Patents

Soi基板の製造方法およびsoi基板 Download PDF

Info

Publication number
JP2007141902A
JP2007141902A JP2005329577A JP2005329577A JP2007141902A JP 2007141902 A JP2007141902 A JP 2007141902A JP 2005329577 A JP2005329577 A JP 2005329577A JP 2005329577 A JP2005329577 A JP 2005329577A JP 2007141902 A JP2007141902 A JP 2007141902A
Authority
JP
Japan
Prior art keywords
silicon
oxide film
insulating layer
layer
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005329577A
Other languages
English (en)
Inventor
Chisa Yoshida
知佐 吉田
Tomohito Ito
知仁 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005329577A priority Critical patent/JP2007141902A/ja
Publication of JP2007141902A publication Critical patent/JP2007141902A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】コストが低いSOI基板の製造方法。
【解決手段】絶縁層上にシリコン薄膜を有するSOI基板の製造方法において、少なくとも、シリコン単結晶基板表面にシリコン酸化膜を形成する酸化膜形成工程と、前記シリコン酸化膜の一部を後の研磨工程で研磨をストップさせるための酸化膜ストッパとして残し、他の部分のシリコン酸化膜を前記絶縁層として必要な所望の厚さまで薄膜化する酸化膜ストッパおよび絶縁層形成工程と、前記絶縁層に後のエピタキシャル成長工程でシリコン層成長のシードとなる領域を開口して前記シリコン単結晶基板を一部露出させる絶縁層穴あけ工程と、選択エピタキシャル成長法によりシリコン層を前記シードから酸化膜ストッパ厚さ以上にエピタキシャル成長させるエピタキシャル成長工程と、該エピタキシャル成長させたシリコン層を、前記酸化膜ストッパ厚さまで研磨する研磨工程と、を含むことを特徴とするSOI基板の製造方法。
【選択図】図1

Description

本発明は、SOI基板の製造方法およびSOI基板に関し、さらに詳しくはエピタキシャル成長によりSOI基板を製造する方法に関するものである。
SOIウェーハの製法には、貼り合わせ法やイオン注入剥離法、SIMOX法等が知られている。これらの方法は、いずれも工程が多く、また貼り合わせ法では二枚のウェーハが必要であることなどからコストがかかりすぎる問題があった。
一方で選択エピタキシャル成長法の技術を使って、酸化膜の上にエピタキシャル反応にてSi層を堆積させSOI構造を作る手法が提案されている(例えば、特許文献1、2、3参照)。しかし、前記提案されている方法は、「トンネルエピタキシー」や「紫外線照射エッチング」等、特殊な手法を使う為、処理が複雑であり、やはりコストが高くなるという問題があった。
また、選択エピタキシャル成長によりSOI構造を形成する場合に、SOI層が厚くなってしまうという問題もあった。すなわち、基板ウェーハを覆う酸化膜に、局所的に穴を開けて基板のシリコンを露出させ、その状態で選択エピタキシャル成長を行うと、シリコンが露出した穴の部分からシリコンのエピタキシャル成長が始まり、酸化膜の表面がシリコン単結晶で覆われる。しかし、酸化膜の幅にもよるが、全面をシリコンで覆う為には、エピタキシャル層を酸化膜幅の二分の一以上堆積する必要があり、SOI層が厚くなってしまい、SOI層を所望厚さに制御できないという問題があった。
特開平6−244106号公報 特許第2762103号公報 特許第2964546号公報
本発明は、このような問題点に鑑みてなされたもので、従来に比べて工程が少なく、処理が簡単で、コストが低い、また、SOI層を所望厚さに制御できるSOI基板の製造方法およびこのような製造方法で得られるSOI基板を提供することを目的としたものである。
本発明は、上記課題を解決するためになされたもので、絶縁層上にシリコン薄膜を有するSOI基板の製造方法において、少なくとも、
シリコン単結晶基板表面にシリコン酸化膜を形成する酸化膜形成工程と、
前記シリコン酸化膜の一部を後の研磨工程で研磨をストップさせるための酸化膜ストッパとして残し、他の部分のシリコン酸化膜を前記絶縁層として必要な所望の厚さまで薄膜化する酸化膜ストッパおよび絶縁層形成工程と、
前記絶縁層に後のエピタキシャル成長工程でシリコン層成長のシードとなる領域を開口して前記シリコン単結晶基板を一部露出させる絶縁層穴あけ工程と、
選択エピタキシャル成長法によりシリコン層を前記シードから酸化膜ストッパ厚さ以上にエピタキシャル成長させるエピタキシャル成長工程と、
該エピタキシャル成長させたシリコン層を、前記酸化膜ストッパ厚さまで研磨する研磨工程と、
を含むことを特徴とするSOI基板の製造方法を提供する(請求項1)。
このようにしてSOI基板を製造すれば、従来に比べて工程が少なく、処理が簡単であるし、1枚のウエーハから作製できるため、低コストでSOI基板を製造することができる。また、所望のSOI層厚さを有するSOI基板を製造することができる。
前記酸化膜ストッパおよび絶縁層形成工程において、前記酸化膜ストッパが前記絶縁層から、SOI基板において必要な所望のSOI層厚さだけ突出するように残してシリコン酸化膜の薄膜化を行うことが好ましい(請求項2)。
このように、前記酸化膜ストッパが前記絶縁層から、SOI基板において必要な所望のSOI層厚さだけ突出するように残してシリコン酸化膜の薄膜化を行えば、所望のSOI層厚さを有するSOI基板を製造することができる。
この場合、前記シリコン単結晶基板の結晶方位は<100>であることが好ましい(請求項3)。
このように、結晶方位が<100>であるシリコン単結晶基板を用いることで、SOI層の結晶性およびシリコン酸化膜の膜質を良くすることができる。また、このような基板は単結晶引上げの容易性から多用されており安価で入手できるため、SOI基板をより安価なものとすることができる。
また、本発明は、絶縁層上にシリコン薄膜を有するSOI基板であって、前記シリコン薄膜は前記絶縁層を貫通してシリコン単結晶基板に達する開口部からシリコン層がエピタキシャル成長したものであり、かつ、前記絶縁層はシリコン単結晶基板の表面上に形成されたシリコン酸化膜であり、その一部が厚く前記シリコン薄膜の表面に露出したものであることを特徴とするSOI基板を提供する(請求項4)。
このようなSOI基板は、適切な厚さのSOI層を有し、製造コストが低いため安価なものとできる。
この場合、前記一部が厚く前記シリコン薄膜の表面に露出したシリコン酸化膜の、前記絶縁層からの突出量が、前記SOI基板のSOI層厚さと等しいことが好ましい(請求項5)。
このようなSOI基板は、適切な厚さのSOI層を有するものとできる。
この場合、前記シリコン単結晶基板の結晶方位は<100>であることが好ましい(請求項6)。
このように、結晶方位が<100>であるシリコン単結晶基板を用いたSOI基板であれば、SOI層の結晶性およびシリコン酸化膜の膜質が良い。また、このような基板は単結晶引上げの容易性から多用されており安価なため、安価なSOI基板とすることができる。
以上説明したように、本発明によれば、SOI基板の製造を従来に比べて少ない工程で、簡単な処理で、1枚のウエーハを用いて、低コストとすることができ、かつ、所望のSOI層厚さを有するSOI基板を製造することができるSOI基板の製造方法が提供される。さらに、この製造方法で製造された高品質・低価格のSOI基板が提供される。
以下、本発明についてより詳細に説明するが、本発明はこれらに限定されるものではない。
図1は、本発明に係るSOI基板の製造方法の実施形態の一例を示すフローチャートである。
まず、結晶方位が<100>のシリコン単結晶基板1を準備する(図1(a))。このような基板を用いることで、エピタキシャル成長されるSOI層の結晶性を良くすることができる。また、表面に形成されるシリコン酸化膜の膜質も良好なものとなる。さらに、このような基板は単結晶引上げの容易性から多用されて安価で入手できるため、SOI基板をより安価なものとすることができる。
次に、酸化膜形成工程として、シリコン単結晶基板1上に、周知の方法(たとえば熱酸化、CVDなど)によりシリコン酸化膜2を形成する(図1(b))。シリコン酸化膜2の厚さは特に限定されないが、最終的に必要とされる絶縁層の厚さ+必要とされるSOI層の厚さ以上とされる必要がある。これは、たとえば0.01〜10μmとすることができる。
次に、酸化膜ストッパおよび絶縁層形成工程として、シリコン酸化膜2の一部を後の研磨工程で研磨をストップさせるための酸化膜ストッパ3として残し、他の部分のシリコン酸化膜を絶縁層として必要な所望の厚さまで薄膜化して絶縁層4を形成する。酸化膜ストッパ3の形状は特に限定されないが、たとえば図1(c)に示すように絶縁層4から所定厚さ突出したものとされる。
この絶縁層4からの酸化膜ストッパ3の突出量は、最終的に必要とされるSOI層の厚さ以上とされる必要がある。逆に言えば、この酸化膜ストッパ3の絶縁層4からの突出量(突出高さ)を変更することにより、SOI層の厚さを調整することができる。すなわち、酸化膜ストッパ3が絶縁層4から、SOI基板において必要な所望のSOI層厚さだけ突出するように残してシリコン酸化膜の薄膜化を行うことにより、所望のSOI層厚さを有するSOI基板を得ることができる。もちろん、後工程である研磨工程での取代により、SOI層の厚さを微調整することも可能である。
さらに、絶縁層穴あけ工程として、絶縁層4に後のエピタキシャル成長工程でシリコン層成長のシードとなる領域を開口して前記シリコン単結晶基板1を一部露出させるために、開口部5を形成する(図1(c))。このように単結晶である基板1を露出させることでエピタキシャル成長が可能となる。
酸化膜ストッパおよび絶縁層形成、および絶縁層穴あけの手段は特に限定されないが、たとえば周知のフォトリソグラフィー法およびドライエッチング法等を用いて容易に行うことができる。また、ドライエッチング法を用いれば非常に高い精度で酸化膜の厚さを制御できる。
次に、エピタキシャル成長工程として、選択エピタキシャル成長法によりシリコン層6を前記開口部5から酸化膜ストッパ3の厚さ以上にエピタキシャル成長させる(図1(d))。エピタキシャル成長の条件は特に限定されないが、たとえばシラン/水素混合ガス等を用いて基板温度800〜1300℃で行うことができる。
次に、研磨工程として、エピタキシャル成長させたシリコン層6の表面を、酸化膜ストッパ3の厚さまで研磨してSOI層7とする(図1(e))。このような研磨としては、シリコン酸化膜に対する研磨レートがシリコンに対する研磨レートより大幅に遅いものとすればよく、これによって研磨が酸化膜ストッパ3に達した時点で研磨を終了することができる。例えば、SiとSiOの研磨レートの比を100:1程度となるようにすることができる。
このような研磨方法は特に限定されず、周知の研磨クロスと研磨スラリーを用いて行うことができる。たとえば、アルカリ系のスラリーを用いた化学的研磨により、アルカリに対するシリコン(シリコン層6)とシリコン酸化膜(酸化膜ストッパ3)の溶解度の差を利用して酸化膜ストッパ3の厚さまでの研磨を行うことができる。また、研磨工程は、一段階の研磨に限らず、たとえば一次研磨と仕上げ研磨を組合わせた二段以上の研磨を行ってもよい。より具体的には、たとえば、その研磨条件におけるシリコンの研磨レートから必要な取代となる研磨時間を算出して、所望の残しシリコン層厚さまで研磨を行ってもよいし、また、シリコン層厚さをモニタリングしながら研磨を行ってもよい。このような研磨をすれば、酸化膜ストッパ3より厚いシリコンは研磨により除去されるが、研磨が酸化膜に達した時点で急激に研磨レートが遅くなるので、前記算出した所定時間研磨した後は、酸化膜ストッパ3が露出しているとともに、所望厚さのSOI層7が残ることになる。
なお、上記工程は例示であり、以上の工程以外に、従来用いられている洗浄や熱処理等の工程が加わってもよく、本発明においても従来行われている種々の工程を採用し得る。
以上のような工程により、本発明に係るSOI基板を製造することができる。
以上のような工程であれば、従来の貼り合わせ法、イオン注入剥離法、SIMOX法、トンネルエピタキシー等を用いた煩雑な製造法に比べて、少ない工程数で、低コストでSOI基板を製造することができるし、SOI層を所望の厚さに制御することもできる。
このような工程により製造されたSOI基板は、絶縁層上にシリコン薄膜を有するSOI基板であって、前記シリコン薄膜は前記絶縁層を貫通してシリコン単結晶基板に達する開口部からシリコン層がエピタキシャル成長したものであり、かつ、前記絶縁層はシリコン単結晶基板の表面上に形成されたシリコン酸化膜であり、その一部が厚く前記シリコン薄膜の表面に露出した従来にないものである。
また、このようなSOI基板は、前記一部が厚く前記シリコン薄膜の表面に露出したシリコン酸化膜の、前記絶縁層からの突出量が、前記SOI基板のSOI層厚さと等しいものであってもよい。
このようなSOI基板は、上述したように製造コストが低いため安価で、適切な厚さのSOI層を有するものである。
また、このようなSOI基板のシリコン単結晶基板の結晶方位が<100>であれば、そのSOI層の結晶性や絶縁層の膜質が良い。
以下、本発明を実施例を挙げて具体的に説明するが、本発明はこれに限定されるものではない。。
(実施例)
まず、結晶方位が<100>のシリコン単結晶基板1を準備した(図1(a))。
次に、酸化膜形成工程として、シリコン単結晶基板1上にCVD法により基板温度を500℃としてシリコン酸化膜2を形成した。シリコン酸化膜2の厚さは0.8μmとした(図1(b))。
次に、フォトリソグラフィー法およびドライエッチング法を用いて、酸化膜ストッパおよび絶縁層形成工程として、シリコン酸化膜2の一部を後の研磨工程で研磨をストップさせるための酸化膜ストッパ3として残し(突出量0.3μm)、他の部分のシリコン酸化膜を0.5μmの厚さまで薄膜化して絶縁層4を形成した。
さらに、フォトリソグラフィー法およびドライエッチング法を用いて、絶縁層穴あけ工程として、絶縁層4に後のエピタキシャル成長工程でシリコン層成長のシードとなる領域を開口して前記シリコン単結晶基板1を一部露出させるために、開口部5(0.3×0.3μm)を形成した(図1(c))。
次に、エピタキシャル成長工程として、選択エピタキシャル成長法により前記開口部5からシリコン層6をエピタキシャル成長させた(図1(d))。シリコン層6は、シリコン単結晶基板1からの厚さが3μmとなるようにした。成長条件は、HSiCl/水素混合ガスを用いて基板温度800℃として行った。図2に、エピタキシャル成長工程におけるシリコン単結晶基板1のSEM写真を示した。図2(b)は、シリコン酸化膜2上にシリコン層6が成長している過程を撮影したものであり、図2(a)は、さらにシリコン層6が成長してシリコン酸化膜2を完全に覆った状態を撮影したものである。
次に、研磨工程として、エピタキシャル成長させたシリコン層6を、酸化膜ストッパ3の厚さまで研磨した(図1(e))。まず、一次研磨を行った。一次研磨では、スラリーとしてアルカリ系のSSS(日産化学工業(株)製)を純水で6.5倍に希釈してpH 10.3〜10.5としたものを用い、クロスとしてSuba600E(ニッタ・ハース(株)製)を用いて以下の条件で行った。
(一次研磨)
荷重:200g/cm2
研磨時間:約4分
研磨レート比 Si:SiO2=100:1以上
Si研磨レート:約0.58um/min
SiO2研磨レート:約5.5nm/min
次に、仕上げ研磨を行った。仕上げ研磨では、スラリーとして、アルカリ系のGLANZOX−3900((株)フジミ インコーポレーテッド製)を純水で20倍に希釈したものを用い、クロスとしてシーガル7355FML(東レコーテックス(株))を用いて以下の条件で行った。
(仕上げ研磨)
荷重:100g/cm2
研磨時間:8分
このような研磨を行った後、SC1洗浄を行った。SC−1洗浄液の濃度は、アンモニア3%(容量%)、過酸化水素水3%(容量%)となるように調整した。洗浄時間は5分とした。
以上の製造工程を行って、SOI層7が0.29μmであるSOI基板を得た。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明に係るSOI基板の製造方法の実施形態の一例を示すフローチャートである。 エピタキシャル成長工程における基板のSEM写真であり、(a)はエピタキシャル成長後であり、(b)はエピタキシャル成長過程である。
符号の説明
1…シリコン単結晶基板、 2…シリコン酸化膜、 3…酸化膜ストッパ、
4…絶縁層、 5…開口部、 6…シリコン層、 7…SOI層。

Claims (6)

  1. 絶縁層上にシリコン薄膜を有するSOI基板の製造方法において、少なくとも、
    シリコン単結晶基板表面にシリコン酸化膜を形成する酸化膜形成工程と、
    前記シリコン酸化膜の一部を後の研磨工程で研磨をストップさせるための酸化膜ストッパとして残し、他の部分のシリコン酸化膜を前記絶縁層として必要な所望の厚さまで薄膜化する酸化膜ストッパおよび絶縁層形成工程と、
    前記絶縁層に後のエピタキシャル成長工程でシリコン層成長のシードとなる領域を開口して前記シリコン単結晶基板を一部露出させる絶縁層穴あけ工程と、
    選択エピタキシャル成長法によりシリコン層を前記シードから酸化膜ストッパ厚さ以上にエピタキシャル成長させるエピタキシャル成長工程と、
    該エピタキシャル成長させたシリコン層を、前記酸化膜ストッパ厚さまで研磨する研磨工程と、
    を含むことを特徴とするSOI基板の製造方法。
  2. 前記酸化膜ストッパおよび絶縁層形成工程において、前記酸化膜ストッパが前記絶縁層から、SOI基板において必要な所望のSOI層厚さだけ突出するように残してシリコン酸化膜の薄膜化を行うことを特徴とする請求項1に記載のSOI基板の製造方法。
  3. 前記シリコン単結晶基板の結晶方位は<100>であることを特徴とする請求項1または請求項2に記載のSOI基板の製造方法。
  4. 絶縁層上にシリコン薄膜を有するSOI基板であって、前記シリコン薄膜は前記絶縁層を貫通してシリコン単結晶基板に達する開口部からシリコン層がエピタキシャル成長したものであり、かつ、前記絶縁層はシリコン単結晶基板の表面上に形成されたシリコン酸化膜であり、その一部が厚く前記シリコン薄膜の表面に露出したものであることを特徴とするSOI基板。
  5. 前記一部が厚く前記シリコン薄膜の表面に露出したシリコン酸化膜の、前記絶縁層からの突出量が、前記SOI基板のSOI層厚さと等しいことを特徴とする請求項4に記載のSOI基板。
  6. 前記シリコン単結晶基板の結晶方位は<100>であることを特徴とする請求項4または請求項5に記載のSOI基板。
JP2005329577A 2005-11-15 2005-11-15 Soi基板の製造方法およびsoi基板 Pending JP2007141902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005329577A JP2007141902A (ja) 2005-11-15 2005-11-15 Soi基板の製造方法およびsoi基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005329577A JP2007141902A (ja) 2005-11-15 2005-11-15 Soi基板の製造方法およびsoi基板

Publications (1)

Publication Number Publication Date
JP2007141902A true JP2007141902A (ja) 2007-06-07

Family

ID=38204465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005329577A Pending JP2007141902A (ja) 2005-11-15 2005-11-15 Soi基板の製造方法およびsoi基板

Country Status (1)

Country Link
JP (1) JP2007141902A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023082563A1 (zh) * 2021-11-13 2023-05-19 无锡华润上华科技有限公司 绝缘体上半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03292723A (ja) * 1990-04-10 1991-12-24 Canon Inc シリコン単結晶薄膜の作製方法
JPH0488658A (ja) * 1990-08-01 1992-03-23 Fujitsu Ltd 半導体装置およびその製造方法
JPH04137723A (ja) * 1990-09-28 1992-05-12 Nippon Steel Corp 半導体積層基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03292723A (ja) * 1990-04-10 1991-12-24 Canon Inc シリコン単結晶薄膜の作製方法
JPH0488658A (ja) * 1990-08-01 1992-03-23 Fujitsu Ltd 半導体装置およびその製造方法
JPH04137723A (ja) * 1990-09-28 1992-05-12 Nippon Steel Corp 半導体積層基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023082563A1 (zh) * 2021-11-13 2023-05-19 无锡华润上华科技有限公司 绝缘体上半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
US6576532B1 (en) Semiconductor device and method therefor
JP5601595B2 (ja) シリコン−オン−インシュレーター構造及びバルク基板に対するSiGeの堆積
KR101294957B1 (ko) 에피택셜 성장을 위한 역 사다리꼴 리세스
JP2006191029A (ja) 親水性Si表面と界面接合酸化物の溶解とを用いるSi間擬似疎水性ウェハ接合
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
JPH05217827A (ja) 半導体基体及びその作製方法
TW201344758A (zh) 半導體裝置及其製造方法
US20030049893A1 (en) Method for isolating semiconductor devices
WO2015109456A1 (zh) Soi衬底制备方法和soi衬底
JP2006310661A (ja) 半導体基板および製造方法
JPH05217893A (ja) 半導体基材の作製方法
JP2006237235A (ja) 半導体ウェーハの製造方法
KR20010010041A (ko) 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법
JP2008159811A (ja) Soiウェーハの製造方法ならびにsoiウェーハ
JPH05206422A (ja) 半導体装置及びその作製方法
JP2007141902A (ja) Soi基板の製造方法およびsoi基板
JP2010040931A (ja) 半導体基板の製造方法及び半導体基板
JPH04364022A (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JPS59129439A (ja) 半導体装置用基板の製造方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JPS6388821A (ja) 気相成長方法
JP3053678B2 (ja) 半導体装置の製造方法
JP3337735B2 (ja) 半導体基板の製造方法
JPH11307455A (ja) 基板およびその製造方法
JP3484410B2 (ja) 半導体装置における素子分離領域の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110808

A131 Notification of reasons for refusal

Effective date: 20110816

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120313

Free format text: JAPANESE INTERMEDIATE CODE: A02