JP3337735B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP3337735B2 JP3337735B2 JP02163893A JP2163893A JP3337735B2 JP 3337735 B2 JP3337735 B2 JP 3337735B2 JP 02163893 A JP02163893 A JP 02163893A JP 2163893 A JP2163893 A JP 2163893A JP 3337735 B2 JP3337735 B2 JP 3337735B2
- Authority
- JP
- Japan
- Prior art keywords
- porous
- substrate
- etching
- semiconductor substrate
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Weting (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ等半導
体素子基板において活性層となる半導体薄膜の製造方法
に関する発明である。
体素子基板において活性層となる半導体薄膜の製造方法
に関する発明である。
【０００２】
【従来の技術】絶縁層上に単結晶Ｓｉ層を形成してなる
ＳＯＩ（シリコンオンインシュレータ）の技術は、半導
体素子基板において、単結晶Ｓｉがα（アモルファス）
−Ｓｉや多結晶Ｓｉに比べて多くの優位点を有している
ことから広く研究され、近年注目されている薄膜トラン
ジスタ（ＴＦＴ）等への利用が期待されている。
ＳＯＩ（シリコンオンインシュレータ）の技術は、半導
体素子基板において、単結晶Ｓｉがα（アモルファス）
−Ｓｉや多結晶Ｓｉに比べて多くの優位点を有している
ことから広く研究され、近年注目されている薄膜トラン
ジスタ（ＴＦＴ）等への利用が期待されている。
【０００３】一方、半導体分野においては、非常に微細
な加工を行ない、原子レベルでの動作を取り扱うため
に、その形状のわずかな違いが、最終的な装置の特性を
決定づけることになる。従って、通常のＳｉウエハの場
合には、ウエットエッチングによりウエハ表面層を除去
する等の洗浄操作によりパーティクルや傷の存在しない
Ｓｉ基板を得ている。
な加工を行ない、原子レベルでの動作を取り扱うため
に、その形状のわずかな違いが、最終的な装置の特性を
決定づけることになる。従って、通常のＳｉウエハの場
合には、ウエットエッチングによりウエハ表面層を除去
する等の洗浄操作によりパーティクルや傷の存在しない
Ｓｉ基板を得ている。
【０００４】半導体基板の洗浄工程において、ＮＨ4 ／
Ｈ2 Ｏ2 ／Ｈ2 Ｏ溶液を用いた洗浄は俗に「ＳＣ−１」
洗浄と呼ばれ（小川、小林、中嶋：ウエット洗浄技術−
パーティクル対策を中心として−、月刊Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ Ｗｏｒｌｄ１９９２，３月号 ｐ．１１
１〜ｐ．１１５）、１９７０年にＲＣＡ（Ｒａｄｉｏ
Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ）のＷ
ｅｒｎｅｒ Ｋｅｒｎらにより考案された［Ｗ．Ｋｅｒ
ｎ，Ｄ．Ａ．Ｐｕｏｔｉｎｅｒ：”Ｃｌｅａｎｉｎｇ
Ｓｏｌｕｔｉｏｎｓ Ｂａｓｅｄ ｏｎ Ｈｙｄｒｏｇ
ｅｎ Ｐｅｒｏｘｉｄｅ ｆｏｒ ｕｓｅ ｉｎ Ｓｉ
ｌｉｃｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｅｃｈｎ
ｏｌｏｇｙ”，ＲＣＡ Ｒｅｖｉｅｗ，ｖｏｌ．４６，
ｐ．８１（１９８３）］。Ｋｅｒｎらは、ＮＨ4 ＯＨ：
Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５又は１：２：７の溶液を
７５〜８０℃に加温し、１０分程クリーニングすること
を推奨している。
Ｈ2 Ｏ2 ／Ｈ2 Ｏ溶液を用いた洗浄は俗に「ＳＣ−１」
洗浄と呼ばれ（小川、小林、中嶋：ウエット洗浄技術−
パーティクル対策を中心として−、月刊Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ Ｗｏｒｌｄ１９９２，３月号 ｐ．１１
１〜ｐ．１１５）、１９７０年にＲＣＡ（Ｒａｄｉｏ
Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ）のＷ
ｅｒｎｅｒ Ｋｅｒｎらにより考案された［Ｗ．Ｋｅｒ
ｎ，Ｄ．Ａ．Ｐｕｏｔｉｎｅｒ：”Ｃｌｅａｎｉｎｇ
Ｓｏｌｕｔｉｏｎｓ Ｂａｓｅｄ ｏｎ Ｈｙｄｒｏｇ
ｅｎ Ｐｅｒｏｘｉｄｅ ｆｏｒ ｕｓｅ ｉｎ Ｓｉ
ｌｉｃｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｅｃｈｎ
ｏｌｏｇｙ”，ＲＣＡ Ｒｅｖｉｅｗ，ｖｏｌ．４６，
ｐ．８１（１９８３）］。Ｋｅｒｎらは、ＮＨ4 ＯＨ：
Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５又は１：２：７の溶液を
７５〜８０℃に加温し、１０分程クリーニングすること
を推奨している。
【０００５】ＳＣ−１は、機械的な力を用いずに、パー
ティクルを除去できる優れた処理法であり、最も一般的
に用いられている。ＳＣ−１のクリーニング機構は未だ
十分には解明されていないが、ＮＨ4 ＯＨによるＳｉの
エッチングとｐＨ大によるゼータ電位の低下が考えられ
る。即ち、各成分は、Ｓｉと以下のような反応を行なっ
ている。
ティクルを除去できる優れた処理法であり、最も一般的
に用いられている。ＳＣ−１のクリーニング機構は未だ
十分には解明されていないが、ＮＨ4 ＯＨによるＳｉの
エッチングとｐＨ大によるゼータ電位の低下が考えられ
る。即ち、各成分は、Ｓｉと以下のような反応を行なっ
ている。
【０００６】 Ｈ2 Ｏ，ＮＨ4 ＯＨ： Ｓｉ＋２ＯＨ- ＋Ｈ2 Ｏ→ＳｉＯ3 2- ＋２Ｈ2 ……（１） Ｈ2 Ｏ2 ： Ｓｉ＋２Ｈ2 Ｏ2 →ＳｉＯ2 ＋２Ｈ2 Ｏ ……（２） 溶液中では、（１）の反応によりＳｉがエッチングされ
ることで表面のパーティクルを除去し、（２）の反応に
よりＳｉを酸化して表面をＮＨ4 ＯＨによりエッチング
されないＳｉＯ2 にしている。即ち、（１）、（２）の
反応が競合していて、Ｓｉのエッチングが極端に進行し
ない様にしている。また、ＯＨ- により液のｐＨは７よ
り大となり（１：１：５溶液でｐＨは約１０）、Ｓｉ表
面のゼータ電位を低下させることにより、一度除去され
たパーティクルが再び表面に付着しない様にしている。
ることで表面のパーティクルを除去し、（２）の反応に
よりＳｉを酸化して表面をＮＨ4 ＯＨによりエッチング
されないＳｉＯ2 にしている。即ち、（１）、（２）の
反応が競合していて、Ｓｉのエッチングが極端に進行し
ない様にしている。また、ＯＨ- により液のｐＨは７よ
り大となり（１：１：５溶液でｐＨは約１０）、Ｓｉ表
面のゼータ電位を低下させることにより、一度除去され
たパーティクルが再び表面に付着しない様にしている。
【０００７】従って原理的には、Ｓｉエッチング作用を
有するアルカリ性溶液が有れば良く、ＮＨ4 ＯＨの代わ
りにＫＯＨを用いることもできる。Ｈ2 Ｏ2 は原理的に
は不要であるが、ＮＨ4 ＯＨのエッチング反応をコント
ロールする働きを有する。
有するアルカリ性溶液が有れば良く、ＮＨ4 ＯＨの代わ
りにＫＯＨを用いることもできる。Ｈ2 Ｏ2 は原理的に
は不要であるが、ＮＨ4 ＯＨのエッチング反応をコント
ロールする働きを有する。
【０００８】バルクのＳｉ、ＳｉＯ2 のＮＨ4 ＯＨによ
るエッチングの速度及びＨ2 Ｏ2 濃度の影響は、小川、
小林らにより測定されている。それによると、Ｈ2 Ｏ2
の濃度が高い程ＮＨ4 ＯＨによるＳｉのエッチング速度
は低下し、また、ＳｉＯ2 のエッチングレートはＨ2 Ｏ
2 の濃度に関わらずＮＨ4 ＯＨ濃度で決まる。また、パ
ーティクル除去能力は、Ｈ2 Ｏ＝１に対しＨ2 Ｏ2 ≦
０．１ではＮＨ4 ＯＨ≧０．１で実用上十分なパーティ
クル除去能力が得られることがわかっている［中嶋、小
林、小川：”ＮＨ4 ＯＨ／Ｈ2 Ｏ2 洗浄液の混合比率と
その洗浄効果”，平２春季応用物理学会講演予稿集
ｐ．６６５（１９９０）］。
るエッチングの速度及びＨ2 Ｏ2 濃度の影響は、小川、
小林らにより測定されている。それによると、Ｈ2 Ｏ2
の濃度が高い程ＮＨ4 ＯＨによるＳｉのエッチング速度
は低下し、また、ＳｉＯ2 のエッチングレートはＨ2 Ｏ
2 の濃度に関わらずＮＨ4 ＯＨ濃度で決まる。また、パ
ーティクル除去能力は、Ｈ2 Ｏ＝１に対しＨ2 Ｏ2 ≦
０．１ではＮＨ4 ＯＨ≧０．１で実用上十分なパーティ
クル除去能力が得られることがわかっている［中嶋、小
林、小川：”ＮＨ4 ＯＨ／Ｈ2 Ｏ2 洗浄液の混合比率と
その洗浄効果”，平２春季応用物理学会講演予稿集
ｐ．６６５（１９９０）］。
【０００９】
【発明が解決しようとする課題】本出願人は上記したＳ
ＯＩ技術の一つとして多孔質Ｓｉを用い、その表面に単
結晶Ｓｉをエピタキシャル成長させる方法を達成した。
この方法によると、ほとんど欠陥の無い単結晶Ｓｉ基板
が得られる。本方法を簡単に説明する。
ＯＩ技術の一つとして多孔質Ｓｉを用い、その表面に単
結晶Ｓｉをエピタキシャル成長させる方法を達成した。
この方法によると、ほとんど欠陥の無い単結晶Ｓｉ基板
が得られる。本方法を簡単に説明する。
【００１０】図１に多孔質Ｓｉを用いた単結晶Ｓｉ基板
の製造工程を示した。先ず第１のＳｉ基体（バルク）１
表面を多孔質化し、多孔質Ｓｉ層２を形成する（ａ）、
（ｂ）。この多孔質表面に単結晶Ｓｉ３をエピタキシャ
ル成長させる（ｃ）。一方、第２のＳｉ基体４を用意
し、その表面に絶縁層５を形成し、該絶縁層５と上記単
結晶Ｓｉ３を貼り合わせ（ｄ）、第１のＳｉ基体側をエ
ッチング除去しＳｉ基板を得る（ｅ）。
の製造工程を示した。先ず第１のＳｉ基体（バルク）１
表面を多孔質化し、多孔質Ｓｉ層２を形成する（ａ）、
（ｂ）。この多孔質表面に単結晶Ｓｉ３をエピタキシャ
ル成長させる（ｃ）。一方、第２のＳｉ基体４を用意
し、その表面に絶縁層５を形成し、該絶縁層５と上記単
結晶Ｓｉ３を貼り合わせ（ｄ）、第１のＳｉ基体側をエ
ッチング除去しＳｉ基板を得る（ｅ）。
【００１１】しかしながら、実際には多孔質Ｓｉ表面に
微細なパーティクルが存在し、該パーティクル部分で単
結晶Ｓｉのエピタキシャル成長が阻害され、図４（ａ）
に示した様に、欠陥を生じ、最終的なＳｉ基板にボイド
を生じてしまう。該ボイド等単結晶Ｓｉ基板に生じた欠
陥は直接半導体素子の特性に影響し、半導体素子基板の
信頼性を低下させる原因となる。従って、多孔質Ｓｉ表
面のパーティクルを除去することが良質な単結晶Ｓｉ基
板を製造する上で必須要件となっている。
微細なパーティクルが存在し、該パーティクル部分で単
結晶Ｓｉのエピタキシャル成長が阻害され、図４（ａ）
に示した様に、欠陥を生じ、最終的なＳｉ基板にボイド
を生じてしまう。該ボイド等単結晶Ｓｉ基板に生じた欠
陥は直接半導体素子の特性に影響し、半導体素子基板の
信頼性を低下させる原因となる。従って、多孔質Ｓｉ表
面のパーティクルを除去することが良質な単結晶Ｓｉ基
板を製造する上で必須要件となっている。
【００１２】しかしながら多孔質基板の表面積は、多孔
質の程度によっても異なるが、５インチウエハ表面で２
００ｍ2 〜４００ｍ2 にも及ぶ。そのため、Ｓｉのエッ
チングレート、酸化Ｓｉのエッチングレートはバルクの
場合に比べて１０〜１００倍にも及ぶ。従って、バルク
Ｓｉに対して有効な洗浄法が、多孔質上でも有効とは限
らず、表面を荒らす等のマイナス効果を考慮する必要が
有る。
質の程度によっても異なるが、５インチウエハ表面で２
００ｍ2 〜４００ｍ2 にも及ぶ。そのため、Ｓｉのエッ
チングレート、酸化Ｓｉのエッチングレートはバルクの
場合に比べて１０〜１００倍にも及ぶ。従って、バルク
Ｓｉに対して有効な洗浄法が、多孔質上でも有効とは限
らず、表面を荒らす等のマイナス効果を考慮する必要が
有る。
【００１３】本発明者等の実験によれば、ＮＨ4 ＯＨ：
Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝０．０５：１：５の溶液で８０℃、
１０分間の洗浄を、多孔質度＝３０％の基板に施した後
にエピタキシャル成長を行なったところ、エピタキシャ
ル層に１×１０6 個／ｃｍ2の面密度の欠陥が観測され
た。これは本来上記条件では３０ｎｍ程度のＳｉが除去
されているはずであるのに、多孔質基板上の高反応性の
ために、１０〜１００倍（３００〜３０００ｎｍ）のＳ
ｉが除去されてしまったために、多孔質の孔径（約６０
ｎｍ）が著しく変化したためである。
Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝０．０５：１：５の溶液で８０℃、
１０分間の洗浄を、多孔質度＝３０％の基板に施した後
にエピタキシャル成長を行なったところ、エピタキシャ
ル層に１×１０6 個／ｃｍ2の面密度の欠陥が観測され
た。これは本来上記条件では３０ｎｍ程度のＳｉが除去
されているはずであるのに、多孔質基板上の高反応性の
ために、１０〜１００倍（３００〜３０００ｎｍ）のＳ
ｉが除去されてしまったために、多孔質の孔径（約６０
ｎｍ）が著しく変化したためである。
【００１４】従来、このような反応性の違いによる問題
を回避するために、希ＨＦ溶液及び純水で洗浄を行なう
方法が取られていた。希ＨＦ溶液を用いれば、単結晶Ｓ
ｉ基板の作製工程において要となっているエピタキシャ
ル成長直前の表面自然酸化膜除去効果が得られ、都合の
良い洗浄方法であった。
を回避するために、希ＨＦ溶液及び純水で洗浄を行なう
方法が取られていた。希ＨＦ溶液を用いれば、単結晶Ｓ
ｉ基板の作製工程において要となっているエピタキシャ
ル成長直前の表面自然酸化膜除去効果が得られ、都合の
良い洗浄方法であった。
【００１５】しかしながら、希ＨＦのみの洗浄では多孔
質表面のパーティクルは約２０％しか除去できず、パー
ティクル除去の機能を十分に果たしているとは言えなか
った。
質表面のパーティクルは約２０％しか除去できず、パー
ティクル除去の機能を十分に果たしているとは言えなか
った。
【００１６】本発明は上記問題点に鑑み、半導体基板の
製造方法において、パーティクルを効率良く除去し、信
頼性の高い半導体基板を提供することを目的としてい
る。
製造方法において、パーティクルを効率良く除去し、信
頼性の高い半導体基板を提供することを目的としてい
る。
【００１７】
【課題を解決するための手段】本発明は、半導体基体を
多孔質化し、ＮＨ 4 ＯＨ、ＫＯＨ、ＴＭＡＨのいずれか
を含む２０〜６０℃のアルカリ性のエッチング溶液で表
面層を３０Å以上孔径の３倍以下の厚さまでエッチング
除去した後、非多孔質の半導体単結晶を成長させること
を特徴とする半導体基板の製造方法である。本発明にお
いて、上記エッチング溶液としては、Ｈ2Ｏ2、Ｈ2Ｏを
含む混合溶液が好ましく用いられる。以下、半導体分野
において最も広く用いられているＳｉを例に本発明を詳
細に説明する。
多孔質化し、ＮＨ 4 ＯＨ、ＫＯＨ、ＴＭＡＨのいずれか
を含む２０〜６０℃のアルカリ性のエッチング溶液で表
面層を３０Å以上孔径の３倍以下の厚さまでエッチング
除去した後、非多孔質の半導体単結晶を成長させること
を特徴とする半導体基板の製造方法である。本発明にお
いて、上記エッチング溶液としては、Ｈ2Ｏ2、Ｈ2Ｏを
含む混合溶液が好ましく用いられる。以下、半導体分野
において最も広く用いられているＳｉを例に本発明を詳
細に説明する。
【００１８】先ず本発明に係る多孔質Ｓｉについて説明
する。多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９５６年
に半導体の電解研磨の研究過程において発見された
［Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ ３５，３３３（１９５６）］。また、ウ
ナガミ等は、陽極化成におけるＳｉの溶解反応を研究
し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要であ
り、その反応は、次の様であると報告している［Ｔ．ウ
ナガミ：Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏ
ｌ．１２７，４７６（１９８０）］。
する。多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９５６年
に半導体の電解研磨の研究過程において発見された
［Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ ３５，３３３（１９５６）］。また、ウ
ナガミ等は、陽極化成におけるＳｉの溶解反応を研究
し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要であ
り、その反応は、次の様であると報告している［Ｔ．ウ
ナガミ：Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏ
ｌ．１２７，４７６（１９８０）］。
【００１９】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2
＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λ
ｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここで、ｅ+ 及びｅ- はそれぞれ、正孔と電子を表して
いる。また、ｎ及びλは夫々Ｓｉ１原子が溶解するため
に必要な正孔の数であり、ｎ＞２又はλ＞４なる条件が
満たされた場合に多孔質Ｓｉが形成されるとしている。
＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λ
ｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここで、ｅ+ 及びｅ- はそれぞれ、正孔と電子を表して
いる。また、ｎ及びλは夫々Ｓｉ１原子が溶解するため
に必要な正孔の数であり、ｎ＞２又はλ＞４なる条件が
満たされた場合に多孔質Ｓｉが形成されるとしている。
【００２０】このように、多孔質Ｓｉを作成するために
は、正孔が必要であり、Ｎ型Ｓｉに比べてＰ型Ｓｉの方
が多孔質Ｓｉに変質し易い。しかし、Ｎ型Ｓｉも正孔に
注入があれば、多孔質Ｓｉに変質することが知られてい
る。［Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ Ｊ．Ｙ．
Ｃｈｉ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．ｖｏｌ．４
２，３８６（１９８３）］。
は、正孔が必要であり、Ｎ型Ｓｉに比べてＰ型Ｓｉの方
が多孔質Ｓｉに変質し易い。しかし、Ｎ型Ｓｉも正孔に
注入があれば、多孔質Ｓｉに変質することが知られてい
る。［Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ Ｊ．Ｙ．
Ｃｈｉ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．ｖｏｌ．４
２，３８６（１９８３）］。
【００２１】このようにして作成された多孔質Ｓｉは、
単結晶Ｓｉの密度２．３３ｇ／ｃｍ3 に比べて、ＨＦ溶
液濃度を５０〜２０％に変化させることで、その密度を
１．１〜０．６ｇ／ｃｍ3 の範囲に変化させることがで
きる。この多孔質Ｓｉ層は、透過型電子顕微鏡による観
察によれば、平均約６００Å程度の径の孔が形成され
る。その密度は単結晶Ｓｉに比べると、半分以下になる
にも関わらず、単結晶性は維持されており、多孔質層の
上部へ単結晶Ｓｉをエピタキシャル成長させることがで
きる。
単結晶Ｓｉの密度２．３３ｇ／ｃｍ3 に比べて、ＨＦ溶
液濃度を５０〜２０％に変化させることで、その密度を
１．１〜０．６ｇ／ｃｍ3 の範囲に変化させることがで
きる。この多孔質Ｓｉ層は、透過型電子顕微鏡による観
察によれば、平均約６００Å程度の径の孔が形成され
る。その密度は単結晶Ｓｉに比べると、半分以下になる
にも関わらず、単結晶性は維持されており、多孔質層の
上部へ単結晶Ｓｉをエピタキシャル成長させることがで
きる。
【００２２】一般に単結晶Ｓｉを酸化すると、その体積
は約２．２倍に増大するが、多孔質の密度を制御するこ
とにより、その体積膨張を抑制することが可能となり、
基体の反りと、表面残留単結晶層に導入されるクラック
を回避できる。単結晶Ｓｉの多孔質Ｓｉに対する酸化後
の体積比Ｒは次の様に表すことができる。
は約２．２倍に増大するが、多孔質の密度を制御するこ
とにより、その体積膨張を抑制することが可能となり、
基体の反りと、表面残留単結晶層に導入されるクラック
を回避できる。単結晶Ｓｉの多孔質Ｓｉに対する酸化後
の体積比Ｒは次の様に表すことができる。
【００２３】Ｒ＝２．２×（Ａ／２．３３） ここで、Ａは多孔質Ｓｉの密度である。もし、Ｒ＝１、
即ち酸化後の体積膨張がない場合には、Ａ＝１．０６
（ｇ／ｃｍ3 ）となり、多孔質Ｓｉの密度を１．０６に
すれば、体積膨張を抑制することができる。
即ち酸化後の体積膨張がない場合には、Ａ＝１．０６
（ｇ／ｃｍ3 ）となり、多孔質Ｓｉの密度を１．０６に
すれば、体積膨張を抑制することができる。
【００２４】また、多孔質層はその内部に大量の空隙が
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、非多孔質Ｓｉ層のエッチン
グ速度に比べて、著しく増速される。
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、非多孔質Ｓｉ層のエッチン
グ速度に比べて、著しく増速される。
【００２５】本発明の製造方法は、上記多孔質Ｓｉ基体
の表面をエッチング処理する工程に特徴を有する。即
ち、ウエットエッチングに用いるエッチング溶液の温度
を従来よりも低い温度に設定し、エッチング量を特定の
範囲内に限定することにより、孔のエッチング量を単結
晶Ｓｉのエピタキシャル成長に影響を及ぼさない程度に
抑えて表面のパーティクルをエッチング除去し、半導体
基板の欠陥を防止したものである。
の表面をエッチング処理する工程に特徴を有する。即
ち、ウエットエッチングに用いるエッチング溶液の温度
を従来よりも低い温度に設定し、エッチング量を特定の
範囲内に限定することにより、孔のエッチング量を単結
晶Ｓｉのエピタキシャル成長に影響を及ぼさない程度に
抑えて表面のパーティクルをエッチング除去し、半導体
基板の欠陥を防止したものである。
【００２６】本発明において、第１のＳｉ基体の多孔質
化の条件は特に限定されない。例えば下記の条件が好ま
しく用いられる。
化の条件は特に限定されない。例えば下記の条件が好ま
しく用いられる。
【００２７】電流密度Ｊ＝１０-3〜１０0 Ａ／ｃｍ2 好ましくは１０-2〜１０-1Ａ／ｃｍ2 溶液＝ＨＦ（４９％）：Ｃ2 Ｈ5 ＯＨ：Ｈ2 Ｏ 多孔質層の膜厚＝０．１〜１００μｍ 好ましくは１〜１０μｍ Ｐｏｒｏｓｉｔｙ＝２０〜５０％ 本発明の特徴である、多孔質Ｓｉ基体の表面エッチング
処理において、上記した溶液の温度及びエッチング量以
外の条件は、最終的に多孔質Ｓｉ基体をエッチング除去
する際の条件と同じで構わない。例えば次のような条件
が好ましく用いられる。
処理において、上記した溶液の温度及びエッチング量以
外の条件は、最終的に多孔質Ｓｉ基体をエッチング除去
する際の条件と同じで構わない。例えば次のような条件
が好ましく用いられる。
【００２８】 エッチング液＝ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ Ｈ2 Ｏ＝１に対して、ＮＨ4 ＯＨ＝１０-4〜１０-1 Ｈ2 Ｏ2 ＝０〜１ 望ましくは、ＮＨ4 ＯＨ＝１０-3〜０．０５ Ｈ2 Ｏ2 ＝１０-3〜０．５ 本発明において、溶液の温度は２０〜６０℃、好ましく
は３０〜５０℃である。また、本発明においてエッチン
グ量は３０Å以上孔径の３倍以下、即ち前記した通り孔
径が約６００Åであるから、１８００Å以下になるよう
にエッチング時間等を設定する。好ましくは、４０Å以
上で孔径の２倍以下である。
は３０〜５０℃である。また、本発明においてエッチン
グ量は３０Å以上孔径の３倍以下、即ち前記した通り孔
径が約６００Åであるから、１８００Å以下になるよう
にエッチング時間等を設定する。好ましくは、４０Å以
上で孔径の２倍以下である。
【００２９】
（実施例１）ＳＣ−１エッチング溶液（ＮＨ4 ＯＨ：Ｈ
2 Ｏ2 ：Ｈ2 Ｏ＝０．０５：１：５）を用い、該溶液に
よるエッチング、純水洗浄１０分間、温水（９０℃）洗
浄１０分間、純水洗浄１０分間の工程において、上記溶
液の温度を変えて０．５μｍ径以上のパーティクル除去
率、及び多孔質表面に成長したエピタキシャル層の過剰
エッチングによる欠陥密度との関係を測定した（図
２）。本実施例では、２０〜６０℃の温度範囲におい
て、パーティクル除去効果を持ちながら、多孔質表面に
は大きな影響を与えていないことがわかる。尚、温水洗
浄を行なうことにより、アンモニウム洗浄後に付着し易
いＡｌを除去することができる。
2 Ｏ2 ：Ｈ2 Ｏ＝０．０５：１：５）を用い、該溶液に
よるエッチング、純水洗浄１０分間、温水（９０℃）洗
浄１０分間、純水洗浄１０分間の工程において、上記溶
液の温度を変えて０．５μｍ径以上のパーティクル除去
率、及び多孔質表面に成長したエピタキシャル層の過剰
エッチングによる欠陥密度との関係を測定した（図
２）。本実施例では、２０〜６０℃の温度範囲におい
て、パーティクル除去効果を持ちながら、多孔質表面に
は大きな影響を与えていないことがわかる。尚、温水洗
浄を行なうことにより、アンモニウム洗浄後に付着し易
いＡｌを除去することができる。
【００３０】次にこの多孔質基体上に８００℃〜１１０
０℃でエピタキシャル成長を行った。反応ガスはＳｉＨ
2Ｃｌ2（ジクロロシラン）を用いたが、本発明において
はこの限りではない。成長した膜厚は３μｍである。そ
の後、エピタキシャル層面と、表面を５００〜１０００
０Å酸化したＳｉを貼りあわせた。このときに赤外顕微
鏡で貼りあわせ界面を観察したが、ボイドは観測できな
かった。
０℃でエピタキシャル成長を行った。反応ガスはＳｉＨ
2Ｃｌ2（ジクロロシラン）を用いたが、本発明において
はこの限りではない。成長した膜厚は３μｍである。そ
の後、エピタキシャル層面と、表面を５００〜１０００
０Å酸化したＳｉを貼りあわせた。このときに赤外顕微
鏡で貼りあわせ界面を観察したが、ボイドは観測できな
かった。
【００３１】またその後、多孔質Ｓｉと接するＳｉ基
体、多孔質Ｓｉを順次Ｈ2Ｏ2系のエッチング液で除去
し、ＳＯＩ基板を完成させた。得られたＳＯＩ基板の単
結晶層は、エピタキシャル成長中に発生、付着した数個
／ウエハのパーティクルに起因する微小ボイド（１〜１
０μｍ）以外はほぼ無欠陥であり、従来のウエハ当り数
個発生していた大きなボイド（≧１ｍｍφ）や、数百個
／ウエハ発生していた微小ボイドを大幅に低減すること
ができた。 （実施例２） 次に実施例１と同じ工程で、同じ溶液を用い、エッチン
グ量を変えてパーティクル除去率の変化を測定した。そ
の結果を図３に示す。バルクＳｉと同様に４０Å以上で
ほぼ完全にパーティクル除去効果が得られる。そこで、
ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝０．０１：１：５の溶液を
４０℃に温め、孔径６００Åの多孔質Ｓｉ基体を１０分
間エッチングした。エッチング量はＳｉ量で約６００Å
でパーティクルは＞０．３μｍの範囲で完全（９９．９
％）に除去できた。
体、多孔質Ｓｉを順次Ｈ2Ｏ2系のエッチング液で除去
し、ＳＯＩ基板を完成させた。得られたＳＯＩ基板の単
結晶層は、エピタキシャル成長中に発生、付着した数個
／ウエハのパーティクルに起因する微小ボイド（１〜１
０μｍ）以外はほぼ無欠陥であり、従来のウエハ当り数
個発生していた大きなボイド（≧１ｍｍφ）や、数百個
／ウエハ発生していた微小ボイドを大幅に低減すること
ができた。 （実施例２） 次に実施例１と同じ工程で、同じ溶液を用い、エッチン
グ量を変えてパーティクル除去率の変化を測定した。そ
の結果を図３に示す。バルクＳｉと同様に４０Å以上で
ほぼ完全にパーティクル除去効果が得られる。そこで、
ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝０．０１：１：５の溶液を
４０℃に温め、孔径６００Åの多孔質Ｓｉ基体を１０分
間エッチングした。エッチング量はＳｉ量で約６００Å
でパーティクルは＞０．３μｍの範囲で完全（９９．９
％）に除去できた。
【００３２】次に、ＳｉＨ4ガス、減圧下（０．１〜１
００Ｔｏｒｒ）、低温下（７５０〜９００℃）で０．５
〜５μｍのエピタキシャル成長を行った。重クロム酸カ
リウム溶液によるエッチングでは、単結晶層の欠陥は見
つからなかった。更に表面を５００Å酸化した後、表面
を５００〜１００００Å酸化したＳｉ基板と貼りあわせ
た後、９５０℃の熱処理を行うことで貼りあわせ界面の
大きなボイドを無くすことができた。また微小ボイドも
数個／ウエハに減少した。
００Ｔｏｒｒ）、低温下（７５０〜９００℃）で０．５
〜５μｍのエピタキシャル成長を行った。重クロム酸カ
リウム溶液によるエッチングでは、単結晶層の欠陥は見
つからなかった。更に表面を５００Å酸化した後、表面
を５００〜１００００Å酸化したＳｉ基板と貼りあわせ
た後、９５０℃の熱処理を行うことで貼りあわせ界面の
大きなボイドを無くすことができた。また微小ボイドも
数個／ウエハに減少した。
【００３３】以上、ＮＨ4ＯＨを用いた例を示したが、
純度が高いアルカリ性溶液であれば同様な効果が得られ
るので、ＫＯＨを用いることもできる。しかしこの場
合、濃度を適正化する必要がある。また他の候補として
は、ＴＭＡＨが有る。
純度が高いアルカリ性溶液であれば同様な効果が得られ
るので、ＫＯＨを用いることもできる。しかしこの場
合、濃度を適正化する必要がある。また他の候補として
は、ＴＭＡＨが有る。
【００３４】また、多孔質Ｓｉの孔径もこの限りではな
い。
い。
【００３５】更に実施例では、気相反応を用いたエピタ
キシャル成長について記述したが、他にもＭＢＥ（Ｍｏ
ｌｅｃｕｌｅｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）などのビ
ームを用いる方法、２周波励起を用いたバイアススパッ
タなどのＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）法を用いた方法などが可能であり、
本発明の効果を損うものではない。
キシャル成長について記述したが、他にもＭＢＥ（Ｍｏ
ｌｅｃｕｌｅｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）などのビ
ームを用いる方法、２周波励起を用いたバイアススパッ
タなどのＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）法を用いた方法などが可能であり、
本発明の効果を損うものではない。
【００３６】
【発明の効果】本発明の製造方法によると、ウエットエ
ッチングによる孔径の拡大等エピタキシャル成長への大
きな影響を与えることなく、多孔質層の多孔質Ｓｉ層表
面のパーティクルを除去し、高品質のＳＯＩ基板を安定
して供給することができ、製造歩留を著しく高めること
ができる。更にこのＳＯＩ基板を用いた集積回路は高性
能、高歩留、高信頼性を示し、ＳＯＩ基板を用いる妥当
性を充分保証するものである。本発明によりＳＯＩ基板
が工業的に多用される原動力が得られた。
ッチングによる孔径の拡大等エピタキシャル成長への大
きな影響を与えることなく、多孔質層の多孔質Ｓｉ層表
面のパーティクルを除去し、高品質のＳＯＩ基板を安定
して供給することができ、製造歩留を著しく高めること
ができる。更にこのＳＯＩ基板を用いた集積回路は高性
能、高歩留、高信頼性を示し、ＳＯＩ基板を用いる妥当
性を充分保証するものである。本発明によりＳＯＩ基板
が工業的に多用される原動力が得られた。
【図１】多孔質Ｓｉを用いた単結晶Ｓｉ基板の製造工程
を示す図である。
を示す図である。
【図２】本発明の実施例１の結果を示す図である。
【図３】本発明の実施例２の結果を示す図である。
【図４】単結晶Ｓｉ基板におけるボイドの発生の説明図
である。
である。
１ Ｓｉ基体 ２ 多孔質Ｓｉ ３ 単結晶Ｓｉ ４ Ｓｉ基体 ５ 絶縁層 ６ パーティクル ７ ボイド
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/306 H01L 27/12 H01L 21/203 H01L 21/205
Claims (4)
- 【請求項１】 半導体基体を多孔質化し、ＮＨ 4 ＯＨ、
ＫＯＨ、ＴＭＡＨのいずれかを含む２０〜６０℃のアル
カリ性のエッチング溶液で表面層を３０Å以上孔径の３
倍以下の厚さまでエッチング除去した後、非多孔質の半
導体単結晶を成長させることを特徴とする半導体基板の
製造方法。 - 【請求項２】 上記アルカリ性溶液が、Ｈ 2Ｏ2、Ｈ2Ｏ
を含む混合溶液であること特徴とする請求項１記載の半
導体基板の製造方法。 - 【請求項３】 半導体がＳｉであることを特徴とする請
求項１または２に記載の半導体基板の製造方法。 - 【請求項４】 上記半導体単結晶を成長させた多孔質半
導体基体を、もう一つの半導体基板表面に絶縁層を形成
してなる第２の基体と、上記半導体単結晶と絶縁層とが
接触するように貼りあわせてＳＯＩ基板を作製すること
を特徴とする請求項１乃至３のいずれかに記載の半導体
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02163893A JP3337735B2 (ja) | 1993-01-18 | 1993-01-18 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02163893A JP3337735B2 (ja) | 1993-01-18 | 1993-01-18 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216027A JPH06216027A (ja) | 1994-08-05 |
| JP3337735B2 true JP3337735B2 (ja) | 2002-10-21 |
Family
ID=12060618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02163893A Expired - Lifetime JP3337735B2 (ja) | 1993-01-18 | 1993-01-18 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3337735B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3925867B2 (ja) * | 2003-12-17 | 2007-06-06 | 関西ティー・エル・オー株式会社 | 多孔質層付きシリコン基板を製造する方法 |
| JP5433567B2 (ja) * | 2008-04-01 | 2014-03-05 | 信越化学工業株式会社 | Ｓｏｉ基板の製造方法 |
-
1993
- 1993-01-18 JP JP02163893A patent/JP3337735B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06216027A (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0553855B1 (en) | Semiconductor device substrate and process for producing the same | |
| US5374581A (en) | Method for preparing semiconductor member | |
| US5840616A (en) | Method for preparing semiconductor member | |
| US6468663B1 (en) | Semiconductor substrate and process for producing the same | |
| EP0499488B1 (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| EP0663688A2 (en) | Semiconductor substrate and process for producing same | |
| JPH05275663A (ja) | 半導体素子基体及びその作製方法 | |
| JPH05217821A (ja) | 半導体基板の作製方法 | |
| EP0501119A2 (en) | Method of producing semiconductor substrate | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| TW200406893A (en) | Substrate and manufacturing method therefor | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| US7226513B2 (en) | Silicon wafer cleaning method | |
| US6171512B1 (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| JP3337735B2 (ja) | 半導体基板の製造方法 | |
| JPH04346418A (ja) | 半導体基材の作製方法 | |
| JP3157030B2 (ja) | 半導体基体とその作製方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JP3171903B2 (ja) | 半導体基板及びその作製方法 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3201793B2 (ja) | Ｓｉ基体の加工方法 | |
| JPH0832037A (ja) | 半導体基板の作製方法 | |
| JP3128076B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
| JP3098811B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |