CN103280425B - 一种具有隔离层的复合衬底及其制造方法 - Google Patents
一种具有隔离层的复合衬底及其制造方法 Download PDFInfo
- Publication number
- CN103280425B CN103280425B CN201310201293.5A CN201310201293A CN103280425B CN 103280425 B CN103280425 B CN 103280425B CN 201310201293 A CN201310201293 A CN 201310201293A CN 103280425 B CN103280425 B CN 103280425B
- Authority
- CN
- China
- Prior art keywords
- separator
- sub
- substrate
- seed
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 83
- 150000001875 compounds Chemical class 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- -1 InGaN Inorganic materials 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 3
- 229910017083 AlN Inorganic materials 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 229910004541 SiN Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 48
- 239000013078 crystal Substances 0.000 description 27
- 230000007547 defect Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000005530 etching Methods 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 11
- 238000000407 epitaxy Methods 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 206010040844 Skin exfoliation Diseases 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- BHKKSKOHRFHHIN-MRVPVSSYSA-N 1-[[2-[(1R)-1-aminoethyl]-4-chlorophenyl]methyl]-2-sulfanylidene-5H-pyrrolo[3,2-d]pyrimidin-4-one Chemical compound N[C@H](C)C1=C(CN2C(NC(C3=C2C=CN3)=O)=S)C=CC(=C1)Cl BHKKSKOHRFHHIN-MRVPVSSYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000035618 desquamation Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
- H01L29/78657—SOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明提供一种具有隔离层的复合衬底的制造方法，包括：在基底上形成具有露出该基底的开口的第一子隔离层；利用横向生长法在第一子隔离层和基底上形成半导体材料薄膜构成的种子层；选择性刻蚀种子层，留下第一子隔离层上的一部分种子层作为种子区；形成覆盖基底、第一子隔离层和种子区的第二子隔离层；在第二子隔离层中形成开口，该开口暴露出所述种子区的至少一部分；以所述种子区的至少一部分作为种子，利用横向生长法在第二子隔离层上生长出半导体层。
Description
技术领域
本发明涉及一种用于制造半导体器件的衬底，尤其涉及一种具有隔离层的复合衬底及其制造方法。
背景技术
在半导体工业中，通常使用硅材料作为衬底，通过掺杂、光刻、沉积等手段在硅衬底上制作出各种半导体器件，但是这种在硅衬底上直接制作的半导体器件与硅衬底是电气耦合的，会导致较大的漏电流、高功耗和大的寄生电容。
近年来发展出了一种新的半导体器件衬底——绝缘体上硅晶片（SOI,SiliconOnInsulator），它由顶层的单晶硅、中间层的绝缘体氧化硅和底层的衬底单晶硅组成，在顶层的单晶硅中形成半导体器件。SOI利用氧化硅绝缘层隔断了顶层的半导体器件与底层衬底之间的电气耦合。基于SOI的集成电路具有漏电流小、功耗低、寄生电容小、响应速度快等一系列优点，是新一代集成电路芯片的主流技术。
另外，随着器件工艺的发展，还发展出了许多与SOI衬底相类似的衬底，如绝缘体上锗（GeOI）、绝缘体上氮化硅、绝缘体上GaN等等，这类衬底中均具有一个绝缘层，作为顶层半导体层与底层衬底之间的电隔离层，以将顶层半导体层中的半导体器件与底层衬底之间电隔离，从而减小漏电流、降低功耗和寄生电容。
除了电隔离层之外，某些光学器件，例如LED，还希望能够在衬底中引入光学隔离层，以反射LED发出的光，从而防止衬底漏光造成的光损耗。
这种具有电学或光学隔离层的衬底一般包括基底、隔离层和半导体层，其中基底通常由块体材料构成，隔离层用于在电学、光学等性质上使半导体层与基底相隔离。具有隔离层的衬底一般采用多层连续生长的方式，通过基底上先后生长隔离层和半导体层而形成。但是隔离层很薄，难以形成完整的晶格结构，通常为非晶态，因此后续生长的半导体层的晶格质量难以保证。例如若在蓝宝石基底上生长二氧化硅隔离层和GaN半导体层，由于二氧化硅隔离层是非晶结构，无法形成完整的晶格结构，因此无法直接在二氧化硅隔离层上生长GaN半导体外延层。
发明内容
因此，本发明的目的在于提供一种具有隔离层的复合衬底及其制造方法，能够确保顶层的半导体层具有良好的晶体质量，从而提高半导体层中所制作的半导体器件的性能。
本发明提供一种具有隔离层的复合衬底的制造方法，包括：
1）在基底上形成具有露出该基底的开口的第一子隔离层；
2）利用横向生长法在第一子隔离层和基底上形成半导体材料薄膜构成的种子层；
3）选择性刻蚀种子层，留下第一子隔离层上的一部分种子层作为种子区；
4）形成覆盖基底、第一子隔离层和种子区的第二子隔离层；
5）在第二子隔离层中形成开口以暴露出所述种子区的至少一部分。
根据本发明提供的方法，还包括步骤6）以所述种子区的至少一部分作为种子，利用横向生长法在第二子隔离层上生长半导体层。
根据本发明提供的方法，其中步骤2）中，所述种子层由多个开口处的基底上开始外延生长，并在两个开口中间的位置处接合，形成接合区，其中所述种子区优选不包括所述接合区。本发明也可以利用接合区中的种子层作为种子再进行横向外延，也同样可以实现本发明的目的，但优选为利用接合区以外的种子层作为种子进行横向外延。
根据本发明提供的方法，其中所述第一子隔离层和第二子隔离层由绝缘介质材料构成。
根据本发明提供的方法，其中所述第一子隔离层和第二子隔离层由金属材料构成。
根据本发明提供的方法，其中所述基底的材料为蓝宝石、Si、SiC、GaAs、InP或Ge。
根据本发明提供的方法，其中所述第一子隔离层和第二子隔离层的材料为SiO2、TiO2、Al2O3、Ti3O5、ZrO2、Ta2O5、SiN、AlN、钼、镍、钽、铂、钛、钨、铬中的一种或多种的组合。
根据本发明提供的方法，其中所述半导体层的材料为GaN、AlGaN、InGaN、GaAs、InGaAs、InGaAlP、Si、Ge或GeSi。
本发明提供一种复合衬底，包括：
基底；
基底上的具有开口的第一子隔离层；
第一子隔离层的开口以外的区域上方的种子区；
第二子隔离层，覆盖第一子隔离层的开口以及至少部分第一子隔离层，且具有至少露出种子区的一部分的开口。
根据本发明提供的复合衬底，还包括覆盖第一子隔离层和第二子隔离层的半导体层，该半导体层由种子区的至少一部分通过横向生长而形成。
本发明提供的复合衬底制造方法，能够确保顶层的半导体层具有良好的晶体质量，从而提高半导体层中所制作的半导体器件的性能。
本发明提供的方法可作为SOI衬底的替代制备方案，适应目前的硅工艺技术。
本发明提供的方法可作为广义的SOI衬底的制备方案，可以应用于硅上GaAs外延、硅上GaN外延、蓝宝石上或硅上带反射层GaNLED工艺技术等等。
本发明提供的方法中通过二次横向外延，避免了高密度位错缺陷区，利用位错缺陷较低的区域作为种子层进行第二次横向外延，可以生长高性能的异质外延材料。
本发明提供的方法所制造的复合衬底中，由于隔离层的存在，可通过简易的衬底剥离技术，使隔离层溶解，从而使半导体层剥离下来使用，剥离后剩余的基底可再次使用，大幅降低了器件的制作成本，实现了半导体工艺的绿色环保化。
附图说明
以下参照附图对本发明实施例作进一步说明，其中：
图1-图8为根据本发明的一个实施例的工艺流程的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合具体实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
本实施例提供一种具有隔离层的复合衬底的制造方法，其工艺流程如图1-8所示，包括：
1）如图1所示，利用PECVD法在蓝宝石基底1的表面沉积300nm厚的SiO2薄膜作为第一子隔离层2，然后利用光刻、刻蚀工艺在第一子隔离层2中形成多个开口21，露出蓝宝石基底1的表面，多个开口21构成光栅状图形，其周期为4微米，开口21宽为1微米；
2）如图2所示，利用MOCVD侧向外延生长技术，以开口21处的基底1为种子制备GaN薄膜以作为种子层3，该种子层3由多个开口21处的基底1上开始外延生长并横向外延，并在两个开口21中间的位置处接合，形成接合区202，最终完全覆盖第一子隔离层2；
3）如图3所示，在横向生长的GaN薄膜构成的种子层3的表面形成图案化的掩膜4（由光刻胶经曝光、显影等工艺形成），该掩模4呈光栅状图形，该光栅状图形的周期为4微米，光栅状条纹宽1微米，该光栅状掩膜4仅覆盖开口21之间的一部分种子层3，且不覆盖种子层3的接合区202；
4）如图4所示，以该掩膜4为刻蚀阻挡层刻蚀种子层3，留下被掩膜4遮挡的种子层3，作为种子区31，其中第一子隔离层2上未被掩膜4遮挡的GaN薄膜被刻蚀干净，开口21中可能会残留部分种子层3（如图4中所示），也可能没有种子层3的残留，这并不影响后续工艺以及所得产品的最终性能，因此工艺裕度较大；
5）如图5所示，去除掩膜4；
6）如图6所示，利用PECVD沉积300nm厚的SiO2薄膜作为第二子隔离层201；
7）如图7所示，在第二子隔离层201中形成开口以露出种子区31；
8）如图8所示，利用种子区31的GaN材料作为种子，进行GaN的二次横向外延生长，直至第二子隔离层201上的GaN薄膜形成一体，从而构成如图8所示的具有隔离层的复合衬底，其包括基底1、由第一子隔离层2和第二子隔离层201一起组成的隔离层以及隔离层上的半导体层301，其中基底上的第一子隔离层中具有开口，第一子隔离层的开口以外的区域上方具有种子区，第二子隔离层覆盖第一子隔离层的开口以及至少部分第一子隔离层，且具有至少露出种子区的一部分的开口，半导体层覆盖第一子隔离层和第二子隔离层，该半导体层由种子区的横向生长而形成。
在横向生长种子层3的过程中，GaN薄膜最初在第一子隔离层2中的开口21中形成，由于块材基底1与外延GaN材料存在晶格失配，开口处外延生长的GaN薄膜缺陷较多，随着横向外延生长的进行，GaN外延薄膜的缺陷逐渐减少，横向生长的GaN的晶体质量逐渐提高，因此在横向生长过程中，GaN的晶格结构逐渐趋于完整，离开口21越远缺陷越少，晶体质量越高，但是在两个开口21的中间位置处，由于材料体系和生长条件的影响，接合区202的外延层晶格结构可能会较差。因此接合区202中的种子层被刻蚀掉，仅利用接合区202以外的横向外延薄膜，即晶体质量较高的这部分，作为种子再进行二次外延，从而能够在非晶态的隔离层上形成晶体质量更高的GaN半导体层301。因此，本实施例提供的方法所制备出的具有隔离层的复合衬底中，半导体层的晶体质量高、缺陷少，从而能够提高半导体层中所制作的半导体器件的性能。
根据本发明的其他实施例，也可以利用接合区202中的种子层3作为种子再进行二次外延，也同样可以实现本发明的目的，但优选为利用接合区202以外的种子层3作为种子进行二次外延。
实施例2
本实施例提供一种具有隔离层的复合衬底的制造方法，其工艺流程如图1-8所示，包括：
1）如图1所示，利用PECVD法或热氧化法在硅基底1的表面形成300nm厚的SiO2薄膜作为第一子隔离层2，然后利用光刻、刻蚀工艺在第一子隔离层2中形成多个开口21，露出硅基底1的表面，多个开口21构成光栅状图形，其周期为4微米，开口21宽为1微米；
2）如图2所示，利用MOCVD横向外延生长技术，以开口21处的基底1为种子制备GaN薄膜作为种子层3，该种子层3由多个开口21处的基底1上开始外延生长并横向外延，并在两个开口21中间的位置处接合，形成接合区202，最终完全覆盖第一子隔离层2；
3）如图3所示，在横向生长的GaN薄膜构成的种子层3的表面形成图案化的掩膜4（由光刻胶经曝光、显影等工艺形成），该掩模4呈光栅状图形，该光栅状图形的周期为4微米，光栅状条纹宽1微米，该光栅状掩膜4仅覆盖开口21之间的一部分种子层3，且不覆盖种子层3的接合区202；
4）如图4所示，以该掩膜4为刻蚀阻挡层刻蚀种子层3，留下被掩膜4遮挡的种子层，作为种子区31，其中第一子隔离层2上未被掩膜4遮挡的GaN薄膜被刻蚀干净，开口21中可能会残留部分种子层3（如图4中所示），也可能没有种子层3的残留，这并不影响后续工艺以及所得产品的最终性能，因此工艺裕度较大；
5）如图5所示，去除掩膜4；
6）如图6所示，利用PECVD沉积300nm厚的SiO2薄膜作为第二子隔离层201；
7）如图7所示，在第二子隔离层201中形成开口以露出种子区31；
8）如图8所示，利用种子区31的GaN材料作为种子，进行GaN的二次横向外延生长，直至第二子隔离层201上的GaN薄膜形成一体，从而构成如图8所示的具有隔离层的复合衬底，其包括基底1、由第一子隔离层2和第二子隔离层201一起组成的隔离层以及隔离层上的半导体层301。其中基底上的第一子隔离层中具有开口，第一子隔离层的开口以外的区域上方具有种子区，第二子隔离层覆盖第一子隔离层的开口以及至少部分第一子隔离层，且具有至少露出种子区的一部分的开口，半导体层覆盖第一子隔离层和第二子隔离层，该半导体层由种子区的横向生长而形成。
在横向生长种子层3的过程中，GaN薄膜最初在第一子隔离层2中的开口21中形成，由于块材基底1与外延GaN材料存在晶格失配，开口处外延生长的GaN薄膜缺陷较多，随着横向外延生长的进行，GaN外延薄膜的缺陷逐渐减少，横向生长的GaN的晶体质量逐渐提高，因此在横向生长过程中，GaN的晶格结构逐渐趋于完整，离开口21越远缺陷越少，晶体质量越高，但是在两个开口21的中间位置处，由于材料体系和生长条件的影响，接合区202的外延层晶格结构可能会较差。因此接合区202中的种子层被刻蚀掉，仅利用接合区202以外的横向外延薄膜，即晶体质量较高的这部分，作为种子层再进行二次外延，从而能够在非晶态的隔离层上形成晶体质量更高的GaN半导体层301。因此，本实施例提供的方法所制备出的具有隔离层的复合衬底中，半导体层的晶体质量高、缺陷少，从而能够提高半导体层中所制作的半导体器件的性能。
实施例3
本实施例提供一种具有隔离层的复合衬底的制造方法，其工艺流程如图1-8所示，包括：
1）如图1所示，利用蒸发或溅射法在蓝宝石基底1的表面形成300nm厚的金属钼薄膜作为第一子隔离层2，然后利用光刻、刻蚀工艺在第一子隔离层2中形成多个开口21，露出蓝宝石基底1的表面，多个开口21构成光栅状图形，其周期为4微米，开口21宽为1微米；
2）如图2所示，利用MOCVD横向外延生长技术，以开口21处的基底1为种子制备GaN薄膜作为种子层3，该种子层3由多个开口21处的基底1上开始外延生长并横向外延，并在两个开口21中间的位置处接合，形成接合区202，最终完全覆盖第一子隔离层2；
3）如图3所示，在横向生长的GaN薄膜构成的种子层3的表面形成图案化的掩膜4（由光刻胶经曝光、显影等工艺形成），该掩模4呈光栅状图形，该光栅状图形的周期为4微米，光栅状条纹宽1微米，该光栅状掩膜4仅覆盖开口21之间的一部分种子层3，且不覆盖种子层3的接合区202；
4）如图4所示，以该掩膜4为刻蚀阻挡层刻蚀种子层3，留下被掩膜4遮挡的种子层，作为种子区31，其中第一子隔离层2上未被掩膜4遮挡的GaN薄膜被刻蚀干净，开口21中可能会残留部分种子层3（如图4中所示），也可能没有种子层3的残留，这并不影响后续工艺以及所得产品的最终性能，因此工艺裕度较大；
5）如图5所示，去除掩膜4；
6）如图6所示，利用蒸发或溅射法沉积300nm厚的金属钼薄膜作为第二子隔离层201；
7）如图7所示，在第二子隔离层201中形成开口以露出种子区31；
8）如图8所示，利用种子区31的GaN材料作为种子，进行GaN的二次横向外延生长，直至第二子隔离层201上的GaN薄膜形成一体，从而构成如图8所示的具有隔离层的复合衬底，其包括基底1、由第一子隔离层2和第二子隔离层201一起组成的隔离层以及隔离层上的GaN半导体层301。
在横向生长种子层3的过程中，GaN薄膜最初在第一子隔离层2中的开口21中形成，由于块材基底1与外延GaN材料存在晶格失配，开口处外延生长的GaN薄膜缺陷较多，随着横向外延生长的进行，GaN外延薄膜的缺陷逐渐减少，横向生长的GaN的晶体质量逐渐提高，因此在横向生长过程中，GaN的晶格结构逐渐趋于完整，离开口21越远缺陷越少，晶体质量越高，但是在两个开口21的中间位置处，由于材料体系和生长条件的影响，接合区202的外延层晶格结构可能会较差。因此接合区202中的种子层被刻蚀掉，仅利用接合区202以外的横向外延薄膜，即晶体质量较高的这部分，作为种子层再进行二次外延，从而能够在非晶态的隔离层上形成晶体质量更高的GaN半导体层301。因此，本实施例提供的方法所制备出的具有隔离层的复合衬底中，半导体层的晶体质量高、缺陷少，从而能够提高半导体层中所制作的半导体器件的性能。
利用本实施例提供的方法所制备的具有隔离层的复合衬底，可用于制备LED等光电器件，其中钼层可用作反射层，防止半导体层中的LED发出的光从衬底出射，从而提高LED的外量子效率。另外，根据本发明的其他实施例，也可以采用其他金属材料或反射率高的氧化物作为隔离层。
实施例4
本实施例提供一种具有隔离层的复合衬底的制造方法，其工艺流程如图1-8所示，包括：
1）如图1所示，利用PECVD法或热氧化法在硅基底1的表面形成200nm厚的SiO2薄膜作为第一子隔离层2，然后利用光刻、刻蚀工艺在第一子隔离层2中形成多个开口21，露出硅基底1的表面，多个开口21构成光栅状图形，其周期为2微米，开口21宽为0.5微米；
2）如图2所示，利用MOCVD横向外延生长技术，以开口21处的基底1为种子制备GaAs薄膜作为种子层3，该种子层3由多个开口21处的基底1上开始外延生长并横向外延，并在两个开口21中间的位置处接合，形成接合区202，最终完全覆盖第一子隔离层2；
3）如图3所示，在侧向生长的GaAs薄膜构成的种子层3的表面形成图案化的掩膜4（由光刻胶经曝光、显影等工艺形成），该掩模4呈光栅状图形，该光栅状图形的周期为2微米，光栅状条纹宽0.5微米，该光栅状掩膜4仅覆盖开口21之间的一部分种子层3，且不覆盖种子层3的接合区202；
4）如图4所示，以该掩膜4为刻蚀阻挡层刻蚀种子层3，留下被掩膜4遮挡的种子层，作为种子区31，其中第一子隔离层2上未被掩膜4遮挡的GaAs薄膜被刻蚀干净，开口21中可能会残留部分种子层3（如图4中所示），也可能没有种子层3的残留，这并不影响后续工艺以及所得产品的最终性能，因此工艺裕度较大；
5）如图5所示，去除掩膜4；
6）如图6所示，利用PECVD沉积200nm厚的SiO2薄膜作为第二子隔离层201；
7）如图7所示，在第二子隔离层201中形成开口以露出种子区31；
8）如图8所示，利用种子区31的GaAs材料作为种子，进行GaAs的二次横向外延生长，直至第二子隔离层201上的GaAs薄膜形成一体，从而构成如图8所示的具有隔离层的复合衬底，其包括基底1、由第一子隔离层2和第二子隔离层201一起组成的隔离层以及隔离层上的半导体层301。
在横向生长种子层3的过程中，GaAs薄膜最初在第一子隔离层2中的开口21中形成，由于块材基底1与外延GaAs材料存在晶格失配，开口处外延生长的GaAs薄膜缺陷较多，随着横向外延生长的进行，GaAs外延薄膜的缺陷逐渐减少，横向生长的GaAs的晶体质量逐渐提高，因此在横向生长过程中，GaAs的晶格结构逐渐趋于完整，离开口21越远缺陷越少，晶体质量越高，但是在两个开口21的中间位置处，由于材料体系和生长条件的影响，接合区202的外延层晶格结构可能会较差。因此接合区202中的种子层被刻蚀掉，仅利用接合区202以外的横向外延薄膜，即晶体质量较高的这部分，作为种子层再进行二次外延，从而能够在非晶态的隔离层上形成晶体质量更高的GaAs半导体层301。因此，本实施例提供的方法所制备出的具有隔离层的复合衬底中，半导体层的晶体质量高、缺陷少，从而能够提高半导体层中所制作的半导体器件的性能。
实施例5
本实施例提供一种具有隔离层的复合衬底的制造方法，其工艺流程如图1-8所示，包括：
1）如图1所示，利用热氧化法在硅基底1的表面形成100nm厚的SiO2薄膜作为第一子隔离层2，然后利用光刻、刻蚀工艺在第一子隔离层2中形成多个开口21，露出硅基底1的表面，多个开口21构成光栅状图形，其周期为2微米，开口21宽为0.5微米；
2）如图2所示，利用CVD横向外延生长技术，以开口21处的基底1为种子制备Si薄膜作为种子层3，该种子层3由多个开口21处的基底1上开始外延生长并横向外延，并在两个开口21中间的位置处接合，形成接合区202，最终覆盖第一子隔离层2；
3）如图3所示，在横向生长的Si薄膜构成的种子层3的表面形成图案化的掩膜4（由光刻胶经曝光、显影等工艺形成），该掩模4呈光栅状图形，该光栅状图形的周期为2微米，光栅状条纹宽0.5微米，该光栅状掩膜4仅覆盖开口21之间的一部分种子层3，且不覆盖种子层3的接合区202；
4）如图4所示，以该掩膜4为刻蚀阻挡层刻蚀种子层3，留下被掩膜4遮挡的种子层，作为种子区31，其中第一子隔离层2上未被掩膜4遮挡的Si薄膜被刻蚀干净，开口21中可能会残留部分种子层3（如图4中所示），也可能没有种子层3的残留，这并不影响后续工艺以及所得产品的最终性能，因此工艺裕度较大；
5）如图5所示，去除掩膜4；
6）如图6所示，利用PECVD沉积200nm厚的SiO2薄膜作为第二子隔离层201；
7）如图7所示，在第二子隔离层201中形成开口以露出种子区31；
8）如图8所示，利用种子区31的Si材料作为种子，进行Si的二次横向外延生长，直至第二子隔离层201上的Si薄膜形成一体，从而构成如图8所示的具有隔离层的复合衬底，其包括基底1、由第一子隔离层2和第二子隔离层201一起组成的隔离层以及隔离层上的半导体层301。
在横向生长种子层3的过程中，Si薄膜最初在第一子隔离层2中的开口21中形成，由于块材基底1与外延Si材料存在晶格失配，开口处外延生长的Si薄膜缺陷较多，随着横向外延生长的进行，Si外延薄膜的缺陷逐渐减少，横向生长的Si的晶体质量逐渐提高，因此在横向生长过程中，Si的晶格结构逐渐趋于完整，离开口21越远缺陷越少，晶体质量越高，但是在两个开口21的中间位置处，由于材料体系和生长条件的影响，接合区202的外延层晶格结构可能会较差。因此接合区202中的种子层被刻蚀掉，仅利用接合区202以外的横向外延薄膜，即晶体质量较高的这部分，作为种子层再进行二次外延，从而能够在非晶态的隔离层上形成晶体质量更高的Si半导体层301。因此，本实施例提供的方法所制备出的具有隔离层的复合衬底中，半导体层的晶体质量高、缺陷少，从而能够提高半导体层中所制作的半导体器件的性能。
根据本发明的其他实施例，其中本发明中所采用的基底材料包括但不限于：蓝宝石、Si、SiC、GaAs、InP、Ge等，本领域技术人员可根据实际需要灵活地选择所需衬底的材料种类。
根据本发明的其他实施例，其中本发明中所采用的隔离层材料可包括绝缘介质材料（即电学隔离层材料）、金属等高反射材料（即光学隔离层材料，例如不透光的材料）。隔离层材料包括但不限于SiO2、TiO2、Al2O3、Ti3O5、ZrO2、Ta2O5、SiN、AlN、钼、镍、钽、铂、钛、钨、铬、以及上述材料构成的组合。
根据本发明的其他实施例，也可以利用接合区中的种子层作为种子再进行横向外延，也同样可以实现本发明的目的，但优选为利用接合区以外的种子层作为种子进行横向外延。
本发明中所说的隔离层不限于电学和光学上的隔离，也可以在其他物理或化学参数上使其两侧的半导体层和基底层相隔离，例如具有湿法化学腐蚀选择性的隔离。更广义地讲，本发明中所指的隔离层是指将半导体层与基底在上分离，本领域技术人员可根据实际需要而灵活地组合基底、隔离层、半导体层的各自的材料。
根据本发明的其他实施例，其中子隔离层的制备方法不限于上述实施例中所述的方法，还可以为其他本领域公知的薄膜制备方法，例如化学气相淀积、电子束蒸发、溅射、原子层淀积、热氧化、湿法氧化等。
根据本发明的其他实施例，其中第一子隔离层2中形成的多个开口21也可以为其他图形，例如矩阵状。
根据本发明的其他实施例，其中隔离层之上形成的适合侧向生长的半导体材料，包括但不限于：GaN、AlGaN、InGaN、GaAs、InGaAs、InGaAlP、Si、Ge、GeSi材料等。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (7)
1.一种具有隔离层的复合衬底的制造方法，包括：
1)在基底上形成具有露出该基底的多个开口的第一子隔离层；
2)利用横向生长法在第一子隔离层和基底上形成半导体材料薄膜构成的种子层；
3)选择性刻蚀种子层，留下第一子隔离层上的一部分种子层作为种子区，所述种子区在所述第一子隔离层的开口以外的区域上方；
4)形成覆盖基底、第一子隔离层和种子区的第二子隔离层；
5)在第二子隔离层中形成开口以暴露出所述种子区的至少一部分；
6)以所述种子区的至少一部分作为种子，利用横向生长法在第二子隔离层上生长半导体层；
其中，在步骤2)中，所述种子层由多个开口处的基底上开始外延生长，并在两个开口中间的位置处接合，形成接合区，其中所述种子区不包括所述接合区。
2.根据权利要求1所述的方法，其中所述第一子隔离层和第二子隔离层由绝缘介质材料构成。
3.根据权利要求1所述的方法，其中所述第一子隔离层和第二子隔离层由金属材料构成。
4.根据权利要求1所述的方法，其中所述基底的材料为蓝宝石、Si、SiC、GaAs、InP或Ge。
5.根据权利要求1所述的方法，其中所述第一子隔离层和第二子隔离层的材料为SiO2、TiO2、Al2O3、Ti3O5、ZrO2、Ta2O5、SiN、AlN、钼、镍、钽、铂、钛、钨、铬中的一种或多种的组合。
6.根据权利要求1所述的方法，其中所述半导体层的材料为GaN、AlGaN、InGaN、GaAs、InGaAs、InGaAlP、Si、Ge或GeSi。
7.一种由根据权利要求1的方法制造的复合衬底，包括：
基底；
基底上的具有开口的第一子隔离层；
第一子隔离层的开口以外的区域上方的种子区；
第二子隔离层，覆盖第一子隔离层的开口以及至少部分第一子隔离层，且具有至少露出种子区的一部分的开口；
覆盖第一子隔离层和第二子隔离层的半导体层，该半导体层由种子区的至少一部分通过横向生长而形成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310201293.5A CN103280425B (zh) | 2013-05-27 | 2013-05-27 | 一种具有隔离层的复合衬底及其制造方法 |
| PCT/CN2014/078482 WO2014190890A1 (zh) | 2013-05-27 | 2014-05-27 | 一种具有隔离层的复合衬底及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310201293.5A CN103280425B (zh) | 2013-05-27 | 2013-05-27 | 一种具有隔离层的复合衬底及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103280425A CN103280425A (zh) | 2013-09-04 |
| CN103280425B true CN103280425B (zh) | 2016-03-30 |
Family
ID=49062911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310201293.5A Active CN103280425B (zh) | 2013-05-27 | 2013-05-27 | 一种具有隔离层的复合衬底及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103280425B (zh) |
| WO (1) | WO2014190890A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280425B (zh) * | 2013-05-27 | 2016-03-30 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
| CN108346718A (zh) * | 2017-01-25 | 2018-07-31 | 合肥彩虹蓝光科技有限公司 | 利用低折射率材料为介质的复合图形衬底及其制作方法 |
| CN108807279B (zh) * | 2018-06-25 | 2021-01-22 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5185286A (en) * | 1990-09-28 | 1993-02-09 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| CN1490844A (zh) * | 2002-10-16 | 2004-04-21 | 中国科学院半导体研究所 | 氮化镓及其化合物半导体的横向外延生长方法 |
| CN101093847A (zh) * | 2006-06-19 | 2007-12-26 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN101924021A (zh) * | 2010-07-02 | 2010-12-22 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 半导体装置及其制造方法和发光器件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760036A (en) * | 1987-06-15 | 1988-07-26 | Delco Electronics Corporation | Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation |
| JP3206943B2 (ja) * | 1991-12-26 | 2001-09-10 | ローム株式会社 | Ｓｏｉ基板の製法および半導体装置 |
| US5525536A (en) * | 1991-12-26 | 1996-06-11 | Rohm Co., Ltd. | Method for producing SOI substrate and semiconductor device using the same |
| JP2004055943A (ja) * | 2002-07-23 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US20060113596A1 (en) * | 2004-12-01 | 2006-06-01 | Samsung Electronics Co., Ltd. | Single crystal substrate and method of fabricating the same |
| US7473985B2 (en) * | 2005-06-16 | 2009-01-06 | International Business Machines Corporation | Hybrid oriented substrates and crystal imprinting methods for forming such hybrid oriented substrates |
| CN101504930B (zh) * | 2008-02-06 | 2013-10-16 | 株式会社半导体能源研究所 | Soi衬底的制造方法 |
| CN103280425B (zh) * | 2013-05-27 | 2016-03-30 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
-
2013
- 2013-05-27 CN CN201310201293.5A patent/CN103280425B/zh active Active
-
2014
- 2014-05-27 WO PCT/CN2014/078482 patent/WO2014190890A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5185286A (en) * | 1990-09-28 | 1993-02-09 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| CN1490844A (zh) * | 2002-10-16 | 2004-04-21 | 中国科学院半导体研究所 | 氮化镓及其化合物半导体的横向外延生长方法 |
| CN101093847A (zh) * | 2006-06-19 | 2007-12-26 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN101924021A (zh) * | 2010-07-02 | 2010-12-22 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 半导体装置及其制造方法和发光器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103280425A (zh) | 2013-09-04 |
| WO2014190890A1 (zh) | 2014-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6484076B2 (ja) | 光デバイス | |
| US8686474B2 (en) | III-V compound semiconductor epitaxy from a non-III-V substrate | |
| US20070164298A1 (en) | LED having vertical structure and method for fabricating the same | |
| JP2011199122A (ja) | 半導体発光素子の製造方法 | |
| CN101621109B (zh) | 半导体结构及发光二极管 | |
| CN111989777A (zh) | 用于制造具有二极管的矩阵的光电器件的方法 | |
| JP2014183195A (ja) | 半導体装置とその製造方法 | |
| EP3428957B1 (en) | Method for producing semiconductor device | |
| CN103413776B (zh) | 一种具有隔离层的复合衬底及其制造方法 | |
| US20100012954A1 (en) | Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes | |
| CN103280425B (zh) | 一种具有隔离层的复合衬底及其制造方法 | |
| US20180315591A1 (en) | Hetero-integration of iii-n material on silicon | |
| US9372307B1 (en) | Monolithically integrated III-V optoelectronics with SI CMOS | |
| CN209880627U (zh) | 基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构 | |
| KR100786797B1 (ko) | 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법 | |
| US9401583B1 (en) | Laser structure on silicon using aspect ratio trapping growth | |
| CN109755358B (zh) | 垂直结构器件及其制备方法 | |
| CN112301325A (zh) | 一种3d叠层掩模衬底结构及其制备方法和外延生长方法 | |
| US20240079525A1 (en) | Efficient group iii-nitride led devices and method of fabrication | |
| JPH11297630A (ja) | 結晶製造方法および発光素子 | |
| US20190296181A1 (en) | Aluminum gallium arsenide and indium gallium phosphide power converter on silicon | |
| CN114823714A (zh) | 一种单片异质集成结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |