CN101924021A - 半导体装置及其制造方法和发光器件 - Google Patents
半导体装置及其制造方法和发光器件 Download PDFInfo
- Publication number
- CN101924021A CN101924021A CN 201010225103 CN201010225103A CN101924021A CN 101924021 A CN101924021 A CN 101924021A CN 201010225103 CN201010225103 CN 201010225103 CN 201010225103 A CN201010225103 A CN 201010225103A CN 101924021 A CN101924021 A CN 101924021A
- Authority
- CN
- China
- Prior art keywords
- mask
- window region
- layer
- width
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明提供了一种半导体装置，包括：衬底；缓冲层，位于衬底之上；籽晶层，位于缓冲层之上；第一掩模层，位于籽晶层之上；第一外延层，由籽晶层穿过所述第一窗口区侧向生长形成，位于第一掩模层之上，并覆盖第一窗口区；第二掩模层，位于第一外延层之上；以及第二外延层，由第一外延层侧向生长形成，位于所述第一外延层之上。本发明还提供了一种具有上述半导体装置的发光器件。本发明还提供了用于制造上述半导体装置的方法。在上述技术方案中，由于采用两次侧向覆盖外延技术，可以有效地降低外延层中的位错密度。
Description
技术领域
本发明涉及半导体技术，具体而言，本发明涉及半导体装置及其制造方法和发光器件。
背景技术
发光二极管(Light Emitting Diode，LED)是正向电流流过直接带隙材料构成的pn结时跨越pn结的非平衡截流子发生辐射复合而发光的一种发光器件。该器件具有高效节能、寿命长、体积小响应快和没有荧光灯汞污染的特点。该器件广泛应用于显示屏，交通信号灯，汽车指示灯及装饰照明等方面。随着世界能源需求的不断增长和自然资源的日趋匮乏，其高效节能的优点，得到了人们越来越高的重视。世界许多国家纷纷提出白光LED照明计划，大力开发高亮度LED，使其能尽快应用于普通照明等领域。目前，GaN基高亮度蓝、绿光发光二极管应用于大屏幕全彩色显示和交通信号灯，及具大市场前景的白光照明。然而，该器件还存在亮度不够高等缺点，还不能满足白光照明的需要。材料的优劣直接影响着LED的性能，要想提高LED的性能，必须能够生长出更好质量的外延层材料。
GaN基蓝光、绿光LED所使用的GaN材料一般采用MOVPE方法在衬底上外延得到。蓝宝石是GaN基蓝光、绿光LED使用最广泛的衬底。然则由于蓝宝石和GaN之间存在晶格失配及化学性质差异较大，直接在蓝宝石上生长的GaN材料有裂纹且存在较高的位错密度。高位错密度会导致器件的漏电流加大、效率下降和寿命降低。
1986年，Amano等首先利用MOVPE技术在蓝宝石衬底上低温生长AlN成核层(或称缓冲层)，1991年Nakamura等利用低温生长薄GaN成核层，然后高温生长体GaN外延层的两步外延生长工艺的方法，获得了如镜的高质量GaN外延层。该方法的处理过程参见图1，首先利用MOVPE技术在蓝宝石衬底或SiC衬底101上，采用450～600℃的低温生长
的AlN或GaN成核层102(或称缓冲层)，然后温度升高至1000℃～1100℃生长体GaN外延层103。
虽然采用两步生长方法提高了GaN外延层的晶体质量，但是仍然存在高达108～1010cm-2的位错密度。如此高的位错密度，仍然会对器件的性能造成显著影响，导致器件的漏电流加大，效率下降和寿命的降低。
为了进一步提高GaN外延层晶体质量，1994年，Kato等利用侧向覆盖外延技术生长GaN使得位错降低至107cm-2量级。随后，Nakamura利用此技术成功制备出了长寿命的GaN蓝光激光器，并在此基础上实现了器件的商品化。
该方法的具体处理过程参见图2，先在蓝宝石上或SiC衬底201上按两步外延法生长成核层202及GaN籽晶层203(1～2μm)。然后在GaN籽晶层上用CVD方法沉积厚度约为10nm的SiO2(或SiNx)膜204。再用常规光刻方法在SiO2膜上开出条形窗口，暴露出GaN籽晶层。一般条形窗口宽为3～5μm，SiO2掩模条宽约20μm。SiO2掩模条沿GaN籽晶层的
方向或方向。将带有图形衬底清洗，去除窗口的表面氧化物后，放入MOCVD反应室中进行第二次GaN外延生长。窗口区生长出的GaN薄膜的厚度未超过掩模层厚度时，GaN薄膜只在窗口区生长。当窗口区生长出的GaN薄膜的厚度超过掩模层厚度后，外延层在继续垂直生长的同时也会在掩模层上进行侧向生长。一段时间后，相邻的生长侧面相互连接，最终形成新的GaN外延层205平面。
采用侧向覆盖外延的生长GaN时，由于掩模条的存在，使其下方GaN中的穿透位错终止于GaN和掩模的界面而被阻断，不能继续向上层GaN中扩展。从而大幅度降低了掩模层上方外延层中的位错密度。但是，由于窗口区没有介质膜，从GaN籽晶层延伸上来的穿透位错在二次外延GaN中全部继续向上扩展而到达样品表面。因此，窗口区的GaN外延层中位错密度仍然较高。
因此，需要提供一种能够降低外延层中的位错密度的半导体装置及其制造方法。
发明内容
本发明所要解决的技术问题在于，提供一种半导体装置及其制造方法，能够有效降低外延层中的位错密度。
为了解决上述技术问题，本发明提供了一种半导体装置，包括：衬底；缓冲层，位于所述衬底之上；籽晶层，位于所述缓冲层之上；第一掩模层，位于所述籽晶层之上，所述第一掩模层包括多个第一掩模条和由两个相邻的所述第一掩模条限定的第一窗口区，所述第一窗口区露出所述籽晶层的一部分；第一外延层，由所述籽晶层穿过所述第一窗口区侧向生长形成，位于所述第一掩模层之上，并覆盖所述第一窗口区；第二掩模层，位于所述第一外延层之上，所述第二掩模层包括多个第二掩模条和由两个相邻的所述第二掩模条限定的第二窗口区，所述第二掩模条位于所述第一窗口区的上方；以及第二外延层，由所述第一外延层穿过所述第二窗口区侧向生长形成，位于所述第二掩模层之上，并覆盖所述第二窗口区。
通过上述技术方案，由于采用两次侧向覆盖外延技术，在第一窗口区的上方形成第二掩模条，从而可以有效地降低外延层中的位错密度，提高器件的良品率和使用寿命。
在上述技术方案中，优选地，所述第一掩模条的宽度大于等于所述第一窗口区的宽度，所述第二掩模条的宽度大于等于所述第一窗口区的宽度，从而可以实现更好的技术效果。
在上述技术方案中，优选地，所述第一掩模条的宽度在5μm至20μm的范围内，所述第二掩模条的宽度在5μm至18μm的范围内，所述第一窗口区的宽度在3μm至5μm的范围内。
在上述技术方案中，优选地，所述第二掩模条的宽度在5μm至8μm的范围内。
在上述技术方案中，优选地，所述第二窗口区的宽度小于等于所述第一掩模条的宽度。
在上述技术方案中，优选地，所述籽晶层的厚度在0.5μm至2μm的范围内。
在上述技术方案中，优选地，所述籽晶层的厚度在0.5μm至1μm的范围内。
在上述技术方案中，优选地，所述第一外延层的厚度在0.5μm至2μm的范围内。
在上述技术方案中，优选地，所述第一掩模层和所述第二掩模层的厚度分别在5nm至15nm的范围内。
在上述技术方案中，优选地，所述第一掩模层和所述第二掩模层的厚度分别优选为10nm。
在上述技术方案中，优选地，所述衬底的材料为蓝宝石或SiC，所述籽晶层的材料为GaN、AiN或GaAs，所述第一掩模层和所述第二掩模层为SiO2层或SiNx层。
在上述技术方案中，优选地，所述第一掩模条和所述第二掩模条沿所述籽晶层的
方向或方向。
本发明还提供了一种用于制造半导体装置的方法，包括以下步骤：步骤402，提供衬底；步骤404，在所述衬底上生成缓冲层和位于所述缓冲层上的籽晶层；步骤406，通过化学气相沉积法在所述籽晶层上沉积第一掩模层；步骤408，通过光刻法在所述第一掩模层中形成多个第一窗口区，露出所述籽晶层，其中，两个相邻的所述第一窗口区限定一个第一掩模条；步骤410，清洗所述衬底，去除所述多个第一窗口区的表面氧化物，通过金属有机物化学气相淀积法使所述籽晶层生长，穿过所述第一窗口区在所述第一掩模层上侧向生长形成第一外延层，并覆盖所述第一窗口区；步骤412，通过化学气相沉积法在所述第一外延层上沉积第二掩模层；步骤414，通过光刻法在所述第二掩模层中形成多个第二窗口区，露出所述第一外延层，其中，两个相邻的所述第二窗口区限定一个第二掩模条，所述第二掩模条位于所述第一窗口区的上方；步骤416，清洗所述衬底，去除所述多个第二窗口区的表面氧化物，通过金属有机物化学气相淀积法使所述第一外延层生长，穿过所述第二窗口区在所述第二掩模层上侧向生长形成第二外延层，并覆盖所述第二窗口区。
通过上述技术方案，由于采用两次侧向覆盖外延技术，在第一窗口区的上方形成第二掩模条，从而可以有效地降低外延层中的位错密度。
在上述技术方案中，优选地，使所述第一掩模条的宽度大于等于所述第一窗口区的宽度，使所述第二掩模条的宽度大于等于所述第一窗口区的宽度，从而可以实现更好的技术效果。
在上述技术方案中，优选地，将所述第一掩模条的宽度限定在5μm至20μm的范围内，将所述第二掩模条的宽度限定在5μm至18μm的范围内，将所述第一窗口区的宽度限定在3μm至5μm的范围内。
在上述技术方案中，优选地，将所述第二掩模条的宽度限定在5μm至8μm的范围内。
在上述技术方案中，优选地，使所述第二窗口区的宽度小于等于所述第一掩模条的宽度。
在上述技术方案中，优选地，将所述籽晶层的厚度限定在0.5μm至2μm的范围内。
在上述技术方案中，优选地，将所述籽晶层的厚度限定在0.5μm至1μm的范围内。
在上述技术方案中，优选地，将所述第一外延层的厚度限定在0.5μm至2μm的范围内。
在上述技术方案中，优选地，所述衬底为蓝宝石衬底或SiC衬底，所述籽晶层为GaN籽晶层或GaAs，所述第一掩模层和所述第二掩模层为SiO2层或SiNx层。
在上述技术方案中，优选地，使所述第一掩模条和所述第二掩模条沿所述籽晶层的
方向或
方向。
本发明还提供了一种发光器件，包括半导体装置，所述半导体装置包括：衬底；缓冲层，位于所述衬底之上；籽晶层，位于所述缓冲层之上；第一掩模层，位于所述籽晶层之上，所述第一掩模层包括多个第一掩模条和由两个相邻的所述第一掩模条限定的第一窗口区，所述第一窗口区露出所述籽晶层的一部分；第一外延层，由所述籽晶层穿过所述第一窗口区侧向生长形成，位于所述第一掩模层之上，并覆盖所述第一窗口区；第二掩模层，位于所述第一外延层之上，所述第一掩模层包括多个第二掩模条和由两个相邻的所述第二掩模条限定的第二窗口区，所述第二掩模条位于所述第一窗口区的上方；以及第二外延层，由所述第一外延层穿过所述第二窗口区侧向生长形成，位于所述第二掩模层之上，并覆盖所述第二窗口区。
根据上述技术方案，通过两次侧向覆盖外延技术，改进了原有的一次侧向外延的窗口区穿透位错继续向上方延伸的缺点，进一步大幅度降低了外延层的位错密度，提高了GaN外延层的质量，提高了半导体装置的良品率和使用寿命。上述技术方案也可用其他材料的异质外延生长，以提高外延层的质量。
附图说明
图1示出了现有技术中采用两步生长方法生成的半导体装置的示意图；
图2示出了现有技术中采用侧向覆盖外延方法生成的半导体装置的示意图；
图3示出了根据本发明的半导体装置的示意图；以及
图4示出了根据本发明的用于制造半导体装置的方法的流程图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。
另外，结合示意图详细描述本发明时，为了便于说明，表示装置结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，并不用于限定本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3示出了根据本发明的半导体装置的示意图。
该半导体装置包括：衬底302；缓冲层304，位于所述衬底之上；籽晶层306，位于所述缓冲层304之上；第一掩模层310，位于所述籽晶层306之上，所述第一掩模层310包括多个第一掩模条312和由两个相邻的所述第一掩模条312限定的第一窗口区314，所述第一窗口区314露出所述籽晶层306的一部分；第一外延层308，由所述籽晶层306穿过所述第一窗口区314侧向生长形成，位于所述第一掩模层310之上，并覆盖所述第一窗口区314；第二掩模层318，位于所述第一外延层308之上，所述第二掩模层318包括多个第二掩模条320和由两个相邻的所述第二掩模条320限定的第二窗口区322，所述第二掩模条320位于所述第一窗口区314的上方；以及第二外延层324，由所述第一外延层308穿过所述第二窗口区322侧向生长形成，位于所述第一外延层308之上，并覆盖所述第二窗口区322。
通过上述技术方案，由于采用两次侧向覆盖外延技术，在第一窗口区322的上方形成第二掩模条320，从而可以有效地降低外延层中的位错密度，提高了半导体装置的良品率和使用寿命。
在上述技术方案中，优选地，所述第一掩模条312的宽度大于等于所述第一窗口区314的宽度，所述第二掩模条320的宽度大于等于所述第一窗口区314的宽度，从而可以实现更好的技术效果。
在上述技术方案中，优选地，所述第一掩模条312的宽度在5μm至20μm的范围内，所述第二掩模条320的宽度在5μm至18μm的范围内，所述第一窗口区314的宽度在3μm至5μm的范围内。
在上述技术方案中，优选地，所述第二掩模条320的宽度在5μm至8μm的范围内。
在上述技术方案中，优选地，所述第二窗口区320的宽度小于等于所述第一掩模条312的宽度。
在上述技术方案中，优选地，所述籽晶层306的厚度在0.5μm至2μm的范围内。
在上述技术方案中，优选地，所述籽晶层306的厚度在0.5μm至1μm的范围内。
在上述技术方案中，优选地，所述第一外延层308的厚度在0.5μm至2μm的范围内。
在上述技术方案中，优选地，所述第一掩模层310和所述第二掩模层318的厚度分别在5nm至15nm的范围内。
在上述技术方案中，优选地，所述第一掩模层310和所述第二掩模层318的厚度分别优选为10nm。
在上述技术方案中，优选地，所述衬底302的材料为蓝宝石或SiC，所述籽晶层306的材料为GaN、AiN或GaAs，所述第一掩模层310和所述第二掩模层318为SiO2层或SiNx层。
在上述技术方案中，优选地，所述第一掩模条310和所述第二掩模条318沿所述籽晶层的
方向或
方向。
下面，以一个具体的实施例来说明图3所示出的半导体装置的制造过程。
首先在蓝宝石上或SiC衬底302上按两步外延法生长成核层(也称之为缓冲层)304及GaN籽晶层306。然后在GaN籽晶层306上用CVD方法沉积厚度约为10nm的SiO2(或SiNx)膜(对应于第一掩模层)310。再用常规光刻方法在SiO2膜(对应于第一掩模层)310上开出条形窗口(对应于第一窗口区)314，暴露出GaN籽晶层306。SiO2掩模条(对应于第一掩模条)312沿GaN籽晶层306的
方向或
方向。将带有图形的衬底清洗，去除第一窗口区314的表面氧化物后，放入MOCVD反应室中进行第二次GaN外延生长。第一窗口区314生长出的GaN薄膜的厚度未超过掩模层厚度时，GaN薄膜只在窗口区生长。当第一窗口区314生长出的GaN薄膜的厚度超过第一掩模层310厚度后，第一外延层308在继续垂直生长的同时也会在第一掩模层310上进行侧向生长。一段时间后，相邻的生长侧面相互连接，最终形成GaN外延层308平面。随后将该外延片取出MOCVD反应室，沉积SiO2(或SiNx)膜(第二掩模层)318，并进行光刻出条形窗口(第二窗口区)322暴露出GaN籽晶层。该条形窗口322位于前次外延层的侧向外延区(第一掩模条312上方的区域)的正上方，且本次条形窗口区322的宽度小于前次掩模的宽度。SiO2掩模条320沿GaN籽晶层的方向或
方向。将带有图形的衬底清洗，去除窗口的表面氧化物后，放入MOCVD反应室中进行第三次GaN外延生长。最终形成新GaN外延层324平面。如图3所示。
通常，必须等到侧向外延的生长面连结之后，才能得到平整的GaN表面。为了较快地得到平整的GaN表面，减少工艺时间。可以通过优化第一次掩模条宽与窗口宽度及第二次掩模条宽与窗口宽度，减少侧向外延的宽度来实现。一般地，第一次窗口区条宽为3μm至5μm，掩模条宽度要比窗口区宽度大一些，为5μm至20μm。第二次掩模条宽比第一次的窗口区宽度略大，为5μm至15μm，优选5μm至8μm。
另外，由于采用两次侧向外延生长，可以有效阻断下方GaN籽晶层中的穿透位错向上方外延的延伸。因此，可以优化GaN籽晶层306的厚度以减少工艺时间。GaN籽晶层306的厚度一般为0.5μm至2μm，优选0.5μm至1μm。第一外延层308厚度由其是否达到平整状态决定，若不平整，可增加其厚度，以使其表面平整。该厚度一般为0.5μm至2μm。
上述技术方案也可用于其他材料的异质外延生长，以提高外延层的质量。
本发明还提供了一种发光器件，包括如上所述的半导体装置。
图4示出了根据本发明的用于制造半导体装置的方法的流程图。
根据本发明的用于制造半导体装置的方法包括以下步骤：步骤402，提供衬底；步骤404，在所述衬底上生成缓冲层和位于所述缓冲层上的籽晶层；步骤406，通过化学气相沉积法在所述籽晶层上沉积第一掩模层；步骤406，通过光刻法在所述第一掩模层中形成多个第一窗口区，露出所述籽晶层，其中，两个相邻的所述第一窗口区限定一个第一掩模条；步骤408，清洗所述衬底，去除所述多个第一窗口区的表面氧化物，通过金属有机物化学气相淀积法使所述籽晶层生长，穿过所述第一窗口区在所述第一掩模层上侧向生长形成第一外延层，并覆盖所述第一窗口区；步骤410，通过化学气相沉积法在所述第一外延层上沉积第二掩模层；步骤412，通过光刻法在所述第二掩模层中形成多个第二窗口区，露出所述第一外延层，其中，两个相邻的所述第二窗口区限定一个第二掩模条，所述第二掩模条位于所述第一窗口区的上方；步骤414，清洗所述衬底，去除所述多个第二窗口区的表面氧化物，通过金属有机物化学气相淀积法使所述第一外延层生长，穿过所述第二窗口区在所述第二掩模层上侧向生长形成第二外延层，并覆盖所述第二窗口区。
通过上述技术方案，由于采用两次侧向覆盖外延技术，在第一窗口区的上方形成第二掩模条，从而可以有效地降低外延层中的位错密度。
在上述技术方案中，优选地，使所述第一掩模条的宽度大于等于所述第一窗口区的宽度，使所述第二掩模条的宽度大于等于所述第一窗口区的宽度，从而可以实现更好的技术效果。
在上述技术方案中，优选地，将所述第一掩模条的宽度限定在5μm至20μm的范围内，将所述第二掩模条的宽度限定在5μm至18μm的范围内，将所述第一窗口区的宽度限定在3μm至5μm的范围内。
在上述技术方案中，优选地，将所述第二掩模条的宽度限定在5μm至8μm的范围内。
在上述技术方案中，优选地，使所述第二窗口区的宽度小于等于所述第一掩模条的宽度。
在上述技术方案中，优选地，将所述籽晶层的厚度限定在0.5μm至2μm的范围内。
在上述技术方案中，优选地，将所述籽晶层的厚度限定在0.5μm至1μm的范围内。
在上述技术方案中，优选地，将所述第一外延层的厚度限定在0.5μm至2μm的范围内。
在上述技术方案中，优选地，所述衬底为蓝宝石衬底或SiC衬底，所述籽晶层为GaN籽晶层或GaAs，所述第一掩模层和所述第二掩模层为SiO2层或SiNx层。
在上述技术方案中，优选地，使所述第一掩模条和所述第二掩模条沿所述籽晶层的
方向或
方向。
根据本发明的技术方案，可以通过两次侧向覆盖外延改进原有的一次侧向外延的窗口区穿透位错继续向上方延伸的缺点，进一步大幅度降低了外延层的位错密度，提高了GaN外延层的质量。
本领域技术人员应当理解，根据本发明的技术方案，也可用于其他材料的异质外延生长，以提高外延层的质量，
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (23)
1.一种半导体装置，其特征在于，包括：
衬底(302)；
缓冲层(304)，位于所述衬底(302)之上；
籽晶层(306)，位于所述缓冲层(304)之上；
第一掩模层(310)，位于所述籽晶层(306)之上，所述第一掩模层(310)包括多个第一掩模条(312)和由两个相邻的所述第一掩模条(312)限定的第一窗口区(314)，所述第一窗口区(314)露出所述籽晶层(306)的一部分；
第一外延层(308)，由所述籽晶层(306)穿过所述第一窗口区(312)侧向生长形成，位于所述第一掩模层(310)之上，覆盖所述第一窗口区(314)；
第二掩模层(318)，位于所述第一外延层(308)之上，所述第二掩模层(318)包括多个第二掩模条(320)和由两个相邻的所述第二掩模条(320)限定的第二窗口区(322)，所述第二窗口区(322)位于所述第一掩模条(312)的上方，所述第二掩模条(320)位于所述第一窗口区(314)的上方；以及
第二外延层(324)，由所述第一外延层(308)穿过所述第二窗口区(322)侧向生长形成，位于所述第二掩模层(318)之上，覆盖所述第二窗口区(322)。
2.根据权利要求1所述的半导体装置，其特征在于，所述第一掩模条(312)的宽度大于等于所述第一窗口区(314)的宽度，所述第二掩模条(320)的宽度大于等于所述第一窗口区(314)的宽度。
3.根据权利要求2所述的半导体装置，其特征在于，所述第一掩模条(312)的宽度在5μm至20μm的范围内，所述第二掩模条(320)的宽度在5μm至18μm的范围内，所述第一窗口区(314)的宽度在3μm至5μm的范围内。
4.根据权利要求3所述的半导体装置，其特征在于，所述第二掩模条(320)的宽度在5μm至8μm的范围内。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述第二窗口区(322)的宽度小于等于所述第一掩模条(312)的宽度。
6.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述籽晶层(306)的厚度在0.5μm至2μm的范围内。
7.根据权利要求6所述的半导体装置，其特征在于，所述籽晶层(306)的厚度在0.5μm至1μm的范围内。
8.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述第一外延层(308)的厚度在0.5μm至2μm的范围内。
9.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述第一掩模层(310)和所述第二掩模层(318)的厚度分别在5nm至15nm的范围内。
10.根据权利要求9所述的半导体装置，其特征在于，所述第一掩模层(310)和所述第二掩模层(318)的厚度分别优选为10nm。
11.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述衬底(302)的材料为蓝宝石或SiC，所述籽晶层(306)的材料为GaN、AiN或GaAs，所述第一掩模层(310)和所述第二掩模层(318)的材料为SiO2或SiNx。
12.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述第一掩模条(312)和所述第二掩模条(320)沿所述籽晶层(306)的
方向或方向。
13.一种用于制造半导体装置的方法，其特征在于，包括以下步骤：
步骤402，提供衬底；
步骤404，在所述衬底上生成缓冲层和位于所述缓冲层上的籽晶层；
步骤406，通过化学气相沉积法在所述籽晶层上沉积第一掩模层；
步骤408，通过光刻法在所述第一掩模层中形成多个第一窗口区，露出所述籽晶层，其中，两个相邻的所述第一窗口区限定一个第一掩模条；
步骤410，清洗所述衬底，去除所述多个第一窗口区的表面氧化物，通过金属有机物化学气相淀积法使所述籽晶层生长，穿过所述第一窗口区在所述第一掩模层上侧向生长形成第一外延层，并覆盖所述第一窗口区；
步骤412，通过化学气相沉积法在所述第一外延层上沉积第二掩模层；
步骤414，通过光刻法在所述第二掩模层中形成多个第二窗口区，露出所述第一外延层，其中，两个相邻的所述第二窗口区限定一个第二掩模条，所述第二掩模条位于所述第一窗口区的上方，所述第二窗口区位于所述第一掩模条的上方；
步骤416，清洗所述衬底，去除所述多个第二窗口区的表面氧化物，通过金属有机物化学气相淀积法使所述第一外延层生长，穿过所述第二窗口区在所述第二掩模层上侧向生长形成第二外延层，并覆盖所述第二窗口区。
14.根据权利要求13所述的方法，其特征在于，使所述第一掩模条的宽度大于等于所述第一窗口区的宽度，使所述第二掩模条的宽度大于等于所述第一窗口区的宽度。
15.根据权利要求13所述的方法，其特征在于，将所述第一掩模条的宽度限定在5μm至20μm的范围内，将所述第二掩模条的宽度限定在5μm至18μm的范围内，将所述第一窗口区的宽度限定在3μm至5μm的范围内。
16.根据权利要求13所述的方法，其特征在于，将所述第二掩模条的宽度限定在5μm至8μm的范围内。
17.根据权利要求13至16中任一项所述的方法，其特征在于，使所述第二窗口区的宽度小于等于所述第一掩模条的宽度。
18.根据权利要求13至16中任一项所述的方法，其特征在于，将所述籽晶层的厚度限定在0.5μm至2μm的范围内。
19.根据权利要求18所述的方法，其特征在于，将所述籽晶层的厚度限定在0.5μm至1μm的范围内。
20.根据权利要求13至16中任一项所述的方法，其特征在于，将所述第一外延层的厚度限定在0.5μm至2μm的范围内。
21.根据权利要求13至16中任一项所述的方法，其特征在于，所述衬底为蓝宝石衬底或SiC衬底，所述籽晶层为GaN籽晶层或GaAs，所述第一掩模层和所述第二掩模层为SiO2层或SiNx层。
22.根据权利要求13至16中任一项所述的方法，其特征在于，使所述第一掩模条和所述第二掩模条沿所述籽晶层的方向或
方向。
23.一种发光器件，其特征在于，包括如权利要求1至12中任一项所述的半导体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010225103XA CN101924021B (zh) | 2010-07-02 | 2010-07-02 | 半导体装置及其制造方法和发光器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010225103XA CN101924021B (zh) | 2010-07-02 | 2010-07-02 | 半导体装置及其制造方法和发光器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101924021A true CN101924021A (zh) | 2010-12-22 |
| CN101924021B CN101924021B (zh) | 2012-07-04 |
Family
ID=43338858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010225103XA Active CN101924021B (zh) | 2010-07-02 | 2010-07-02 | 半导体装置及其制造方法和发光器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101924021B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102492986A (zh) * | 2011-12-02 | 2012-06-13 | 北京大学 | 一种选区异质外延衬底结构及其制备和外延层生长方法 |
| CN103280425A (zh) * | 2013-05-27 | 2013-09-04 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
| CN103413776A (zh) * | 2013-07-09 | 2013-11-27 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
| CN106469648A (zh) * | 2015-08-31 | 2017-03-01 | 中国科学院微电子研究所 | 一种外延结构及方法 |
| CN106981415A (zh) * | 2017-04-19 | 2017-07-25 | 华南理工大学 | GaN高电子迁移率晶体管的氮化镓薄膜及其纳米外延过生长方法 |
| WO2024000540A1 (zh) * | 2022-06-30 | 2024-01-04 | 苏州晶湛半导体有限公司 | 材料结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0966047A2 (en) * | 1998-06-18 | 1999-12-22 | Sumitomo Electric Industries, Ltd. | GaN single crystal substrate and method of producing same |
| JP2002280314A (ja) * | 2001-03-22 | 2002-09-27 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子 |
| US6756246B2 (en) * | 2001-09-06 | 2004-06-29 | Sumitomo Chemical Company, Limited | Method for fabricating III-V group compound semiconductor |
| CN1748290A (zh) * | 2002-12-27 | 2006-03-15 | 通用电气公司 | 氮化镓晶体、同质外延氮化镓基器件及其制造方法 |
| CN101060076A (zh) * | 2007-05-14 | 2007-10-24 | 武汉大学 | 一种GaN绝缘或半绝缘外延层的制备方法 |
-
2010
- 2010-07-02 CN CN201010225103XA patent/CN101924021B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0966047A2 (en) * | 1998-06-18 | 1999-12-22 | Sumitomo Electric Industries, Ltd. | GaN single crystal substrate and method of producing same |
| JP2002280314A (ja) * | 2001-03-22 | 2002-09-27 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子 |
| US6756246B2 (en) * | 2001-09-06 | 2004-06-29 | Sumitomo Chemical Company, Limited | Method for fabricating III-V group compound semiconductor |
| CN1748290A (zh) * | 2002-12-27 | 2006-03-15 | 通用电气公司 | 氮化镓晶体、同质外延氮化镓基器件及其制造方法 |
| CN101060076A (zh) * | 2007-05-14 | 2007-10-24 | 武汉大学 | 一种GaN绝缘或半绝缘外延层的制备方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102492986A (zh) * | 2011-12-02 | 2012-06-13 | 北京大学 | 一种选区异质外延衬底结构及其制备和外延层生长方法 |
| CN102492986B (zh) * | 2011-12-02 | 2014-05-28 | 北京大学 | 一种选区异质外延衬底结构及其制备和外延层生长方法 |
| CN103280425A (zh) * | 2013-05-27 | 2013-09-04 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
| CN103280425B (zh) * | 2013-05-27 | 2016-03-30 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
| CN103413776A (zh) * | 2013-07-09 | 2013-11-27 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
| CN103413776B (zh) * | 2013-07-09 | 2015-07-22 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
| CN106469648A (zh) * | 2015-08-31 | 2017-03-01 | 中国科学院微电子研究所 | 一种外延结构及方法 |
| CN106469648B (zh) * | 2015-08-31 | 2019-12-13 | 中国科学院微电子研究所 | 一种外延结构及方法 |
| CN106981415A (zh) * | 2017-04-19 | 2017-07-25 | 华南理工大学 | GaN高电子迁移率晶体管的氮化镓薄膜及其纳米外延过生长方法 |
| WO2024000540A1 (zh) * | 2022-06-30 | 2024-01-04 | 苏州晶湛半导体有限公司 | 材料结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101924021B (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100479206C (zh) | 氮化物半导体发光器件及其制备方法 | |
| CN101924021B (zh) | 半导体装置及其制造方法和发光器件 | |
| CN100495750C (zh) | 一种氮化镓基发光二极管外延片结构及其制备方法 | |
| CN103151437A (zh) | 具有垂直结构的发光二极管 | |
| CN104037287A (zh) | 生长在Si衬底上的LED外延片及其制备方法 | |
| KR100689975B1 (ko) | 질화물계 발광 소자의 삼원 질화물계 버퍼층 및 그 제조방법 | |
| CN104037284A (zh) | 一种生长在Si衬底上的GaN薄膜及其制备方法和应用 | |
| CN102184846A (zh) | 一种图形化衬底的制备方法 | |
| JP2007300050A (ja) | 窒化ガリウム系化合物半導体エピタキシー層構造とその製造方法 | |
| CN104037291B (zh) | 一种生长在图形化硅衬底上的半极性GaN薄膜及其制备方法 | |
| US20060141753A1 (en) | Epitaxial structure of gallium nitride series semiconductor device and process of manufacturing the same | |
| CN104037288A (zh) | 一种生长在Si衬底上的LED外延片及其制备方法 | |
| CN1983656A (zh) | 具有垂直结构的发光二极管及其制造方法 | |
| WO2019149095A1 (zh) | 一种GaN基LED外延结构及其制备方法 | |
| CN103996611A (zh) | 一种生长在金属Al衬底上的GaN薄膜及其制备方法和应用 | |
| CN106098883B (zh) | 一种量子阱结构、一种led外延结构及其生长方法 | |
| CN111599904A (zh) | 一种生长在Si衬底上的LED外延片及其制备方法 | |
| CN203910838U (zh) | 一种生长在Si衬底上的GaN薄膜 | |
| CN106229388A (zh) | 一种氮化镓基发光二极管的外延片的制备方法 | |
| CN205790046U (zh) | 一种量子阱结构 | |
| CN212085035U (zh) | 一种生长在Si衬底上的GaN薄膜 | |
| CN108649108B (zh) | 量子阱发光层和发光二极管及其制备方法 | |
| KR101180414B1 (ko) | 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법 | |
| CN106299068B (zh) | 基于Os衬底的外延结构及其制作方法 | |
| JP2007073947A (ja) | 窒化ガリウム系化合物半導体の結晶エピタキシー構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 100176 8 Wenchang Avenue, Beijing economic and Technological Development Zone, Beijing Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100015 Jiuxianqiao East Road, Chaoyang District, Beijing Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |