CN103413776A - 一种具有隔离层的复合衬底及其制造方法 - Google Patents

一种具有隔离层的复合衬底及其制造方法 Download PDF

Info

Publication number
CN103413776A
CN103413776A CN201310286462XA CN201310286462A CN103413776A CN 103413776 A CN103413776 A CN 103413776A CN 201310286462X A CN201310286462X A CN 201310286462XA CN 201310286462 A CN201310286462 A CN 201310286462A CN 103413776 A CN103413776 A CN 103413776A
Authority
CN
China
Prior art keywords
separator
sub
silicon
seed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310286462XA
Other languages
English (en)
Other versions
CN103413776B (zh
Inventor
陈弘
贾海强
江洋
王文新
马紫光
王禄
李卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201310286462.XA priority Critical patent/CN103413776B/zh
Publication of CN103413776A publication Critical patent/CN103413776A/zh
Priority to PCT/CN2014/081804 priority patent/WO2015003609A1/zh
Application granted granted Critical
Publication of CN103413776B publication Critical patent/CN103413776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种具有隔离层的复合衬底的制造方法，包括：1）在硅基底上形成具有露出该硅基底的开口的第一子隔离层；2）利用横向生长法在第一子隔离层和所述硅基底上形成硅薄膜构成的种子层；3）在种子层上形成掩膜，覆盖所述开口之间的部分种子层；4）将种子层热氧化为二氧化硅层以作为第二子隔离层，其中所述掩膜的熔点高于热氧化种子层的温度；5）去除掩膜，露出被所述掩膜覆盖的部分种子层，以作为种子区。

Description

一种具有隔离层的复合衬底及其制造方法
技术领域
本发明涉及一种用于制造半导体器件的衬底，尤其涉及一种具有隔离层的复合衬底及其制造方法。
背景技术
在半导体工业中，通常使用硅材料作为衬底，通过掺杂、光刻、沉积等手段在硅衬底上制作出各种半导体器件，但是这种在硅衬底上直接制作的半导体器件与硅衬底是电气耦合的，会导致较大的漏电流、高功耗和大的寄生电容。
近年来发展出了一种新的半导体器件衬底——绝缘体上硅晶片（SOI,Silicon On Insulator），它由顶层的单晶硅、中间层的绝缘体氧化硅和底层的衬底单晶硅组成，在顶层的单晶硅中形成半导体器件。SOI利用氧化硅绝缘层隔断了顶层的半导体器件与底层衬底之间的电气耦合。基于SOI的集成电路具有漏电流小、功耗低、寄生电容小、响应速度快等一系列优点，是新一代集成电路芯片的主流技术。
硅SOI衬底一般包括硅基底、绝缘隔离层和硅外延层，其中的隔离层用于在电学等性质上使半导体外延层与硅基底相隔离。
常规硅SOI衬底的制备方法比较复杂、工艺难度大、高成本、环保性差，例如申请号为200510115630.4的专利中所描述的，主要的步骤是在硅衬底上形成氧化层，之后通过邦定（bonding）工艺和另一硅片键和，再通过减薄工艺将其中一面硅片减薄，制备成SOI衬底。
之所以现有技术中通常采用复杂的“邦定（bonding）工艺”，是因为具有绝缘隔离层的SOI衬底无法通过多层连续生长的方式在基底上先后生长隔离层和半导体层而形成。这是因为绝缘隔离层通常为非晶态，因此后续生长的硅半导体外延层难以形成完整的晶格结构。
发明内容
因此，本发明的目的在于提供一种具有隔离层的复合衬底及其制造方法。
本发明提供了一种具有隔离层的复合衬底的制造方法，包括：
1）在硅基底上形成具有露出该硅基底的开口的第一子隔离层；
2）利用横向生长法在第一子隔离层和所述硅基底上形成硅薄膜构成的种子层；
3）在种子层上形成掩膜，覆盖所述开口之间的部分种子层；
4）将种子层热氧化为二氧化硅层以作为第二子隔离层，其中所述掩膜的熔点高于热氧化种子层的温度；
5）去除掩膜，露出被所述掩膜覆盖的部分种子层，以作为种子区。
根据本发明提供的方法，还包括步骤6）以所述种子区的至少一部分作为种子，利用横向生长法在第二子隔离层上生长硅或硅锗半导体层。
根据本发明提供的方法，其中步骤2）中，所述种子层由多个开口处的硅基底上开始外延生长，并在两个开口中间的位置处接合，形成接合区，其中所述种子区不包括所述接合区。
根据本发明提供的方法，其中所述第一子隔离层由绝缘介质材料构成。
根据本发明提供的方法，其中所述第一子隔离层由金属材料构成。
根据本发明提供的方法，其中步骤1）中，第一子隔离层通过热氧化硅基底而形成。
根据本发明提供的方法，其中所述第一子隔离层的材料为SiO2、TiO2、Al2O3、Ti3O5、ZrO2、Ta2O5、SiN、AlN、钼、铑、钯、钽、铂、钛、钨、铬中的一种或多种的组合。
根据本发明提供的方法，其中步骤3）还包括刻蚀掉一部分厚度的未被掩膜覆盖的种子层。
本发明还提供一种由上述方法制造的复合衬底，包括：
硅基底；
硅基底上的具有开口的第一子隔离层；
第二子隔离层，覆盖第一子隔离层的开口以及至少部分第一子隔离层，由硅薄膜氧化而成，且其中具有未被氧化的部分硅薄膜以用作种子区，种子区位于第一子隔离层的开口以外的区域上方。
根据本发明提供的复合衬底，还包括覆盖第一子隔离层和第二子隔离层的半导体层，该半导体层由种子区的至少一部分通过横向生长而形成。
本发明提供的方法能够采用多层连续生长的方式形成，同时还能够确保顶层的半导体层具有良好的晶体质量，从而提高半导体层中所制作的半导体器件的性能。
另外本发明提供的方法通过二次横向外延，避免了高密度位错缺陷区，利用位错缺陷较低的区域作为种子层进行第二次横向外延，可以生长高性能的异质外延材料。
本发明提供的方法所制造的复合衬底中，由于隔离层的存在，可通过简易的衬底剥离技术，使隔离层溶解，从而使半导体层剥离下来使用，剥离后剩余的基底可再次使用，大幅降低了器件的制作成本，实现了半导体工艺的绿色环保化。
附图说明
以下参照附图对本发明实施例作进一步说明，其中：
图1-图7为根据本发明的一个实施例的工艺流程的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合具体实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
本实施例提供一种具有绝缘隔离层的硅SOI衬底的制造方法，其工艺流程如图1-7所示，包括：
1）如图1所示，利用热氧化法在硅基底1的表面形成300nm厚的SiO2薄膜作为第一子隔离层2，然后利用光刻、刻蚀工艺在第一子隔离层2中形成多个开口21，露出硅基底1的表面，多个开口21构成光栅状图形，其周期为4微米，开口21宽为1微米；
2）如图2所示，利用CVD侧向外延生长技术，以开口21处暴露出的硅基底1为种子制备硅薄膜以作为种子层3，该种子层3由多个开口21处的硅基底1开始外延生长，然后横向外延并在两个开口21中间的位置处接合，形成接合区202，最终完全覆盖第一子隔离层2，其中种子层3横向外延的部分的厚度为300nm；
3）如图3所示，在横向生长的硅薄膜构成的种子层3的表面通过蒸发、光刻、剥离、腐蚀等工艺，形成图案化的300nm厚的钼金属膜掩膜4，该掩膜4呈光栅状图形，该光栅状图形的周期为4微米，光栅状条纹宽1微米，该光栅状掩膜4仅覆盖开口21之间的一部分种子层3，且不覆盖种子层3的接合区202；
4）如图4所示，以钼掩膜4为刻蚀阻挡层刻蚀硅种子层3，留下150nm厚的种子层3；
5）如图5所示，进行热氧化工艺，未被钼掩膜4覆盖区域的硅种子层3在氧化工艺中被热氧化成为二氧化硅层以作为第二子隔离层201，留下被钼掩膜4遮挡的部分种子层3未被氧化以作为种子区31。由于步骤4）中刻蚀掉了150nm厚的种子层3，因此可缩短热氧化种子层3的时间。开口21中可能会残留部分未被氧化种子层3，也可能没有种子层3的残留，这并不影响后续工艺以及所得产品的最终性能，因此工艺裕度较大；
6）如图6所示，去除钼掩膜4，露出种子区31；
7）如图7所示，采用CVD工艺，利用种子区31的硅材料作为种子，进行硅的二次横向外延生长，直至第二子隔离层201上的硅薄膜形成一体，从而构成如图7所示的具有氧化硅绝缘隔离层的硅SOI衬底。其包括硅基底1、由第一子隔离层2和第二子隔离层201一起组成的隔离层以及隔离层上的硅半导体层301，其中硅基底上的第一子隔离层中具有开口，第二子隔离层201覆盖第一子隔离层的开口21以及至少部分第一子隔离层2，第一子隔离层2由硅薄膜氧化而成，且其中具有未被氧化的部分用作种子区31，种子区31位于第一子隔离层的开口21以外的区域上方，半导体层覆盖第一子隔离层2和第二子隔离层201，该半导体层由种子区31的横向生长而形成。
在横向生长种子层3的过程中，Si薄膜最初在第一子隔离层2中的开口21中形成。随着横向外延生长的进行，Si外延薄膜的缺陷逐渐减少，横向生长的Si的晶体质量逐渐提高。因此在横向生长过程中，Si的晶格结构逐渐趋于完整，离开口21越远缺陷越少，晶体质量越高。但是在两个开口21的中间位置处，由于材料体系和生长条件的影响，接合区202的外延层晶格结构可能会较差。因此接合区202中的种子层被刻蚀掉，仅利用接合区202以外的横向外延薄膜，即晶体质量较高的这部分，作为种子再进行二次外延，从而能够在非晶态的隔离层上形成晶体质量更高的Si半导体层301。因此，本实施例提供的方法所制备出的具有隔离层的复合衬底中，半导体层的晶体质量高、缺陷少，从而能够提高半导体层中所制作的半导体器件的性能。
根据本发明的其他实施例，也可以利用接合区202中的种子层3作为种子再进行二次外延，也同样可以实现本发明的目的，但优选为利用接合区202以外的种子层3作为种子进行二次外延。
根据本发明的其他实施例，其中第一子隔离层的形成方法不限于热氧化法，也可以利用其他方法，例如CVD法等，在硅基底1上形成第一子隔离层。
根据本发明的其他实施例，其中本发明中所采用的第一子隔离层材料可包括绝缘介质材料（即电学隔离层材料）、金属等高反射材料（即光学隔离层材料，例如不透光的材料）。第一子隔离层材料包括但不限于SiO2、TiO2、Al2O3、Ti3O5、ZrO2、Ta2O5、SiN、AlN、钼、铑、钯、钽、铂、钛、钨、铬、以及上述材料构成的组合。本发明中所说的隔离层不限于电学和光学上的隔离，也可以在其他物理或化学参数上使其两侧的半导体层和基底层相隔离。更广义地讲，本发明中所指的隔离层是指将半导体层与基底在空间上分离的层。
根据本发明的其他实施例，其中上述步骤4）也可以被省略，通过在步骤5）中延长热氧化时间来达到完全氧化种子层3的目的。
根据本发明的其他实施例，其中掩膜4的材料不限于钼，也可以为其他熔点高于步骤5）中热氧化硅种子层3的温度的材料，例如高熔点的金属。将硅热氧化成氧化硅通常需要700°以上的温度，因此掩膜4的材料的熔点需要高于700°。
根据本发明的其他实施例，其中第一子隔离层2中形成的多个开口21也可以为其他图形，例如矩阵状。
根据本发明的其他实施例，其中步骤7）中，利用种子区31进行二次横向外延生长的薄膜还可以为硅锗半导体层。由于硅锗能够以任意比例互溶，因此利用硅种子区31也可以横向外延生长出晶体质量非常高的硅锗半导体层。
本发明提供的方法可作为硅或锗硅SOI衬底的制备方案，适应目前的硅工艺技术。
本发明提供的方法中通过二次横向外延，避免了高密度位错缺陷区，利用位错缺陷较低的区域作为种子层进行第二次横向外延，可以生长高性能的硅或锗硅外延材料。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种具有隔离层的复合衬底的制造方法，包括：
1）在硅基底上形成具有露出该硅基底的开口的第一子隔离层；
2）利用横向生长法在第一子隔离层和所述硅基底上形成硅薄膜构成的种子层；
3）在种子层上形成掩膜，覆盖所述开口之间的部分种子层；
4）将种子层热氧化为二氧化硅层以作为第二子隔离层，其中所述掩膜的熔点高于热氧化种子层的温度；
5）去除掩膜，露出被所述掩膜覆盖的部分种子层，以作为种子区。
2.根据权利要求1所述的方法，还包括步骤6）：以所述种子区的至少一部分作为种子，利用横向生长法在第二子隔离层上生长硅或硅锗半导体层。
3.根据权利要求1所述的方法，其中步骤2）中，所述种子层由多个开口处的硅基底上开始外延生长，并在两个开口中间的位置处接合，形成接合区，其中所述种子区不包括所述接合区。
4.根据权利要求1所述的方法，其中所述第一子隔离层由绝缘介质材料构成。
5.根据权利要求1所述的方法，其中所述第一子隔离层由金属材料构成。
6.根据权利要求1所述的方法，其中步骤1）中，第一子隔离层通过热氧化硅基底而形成。
7.根据权利要求1所述的方法，其中所述第一子隔离层的材料为SiO2、TiO2、Al2O3、Ti3O5、ZrO2、Ta2O5、SiN、AlN、钼、铑、钯、钽、铂、钛、钨、铬中的一种或多种的组合。
8.根据权利要求1所述的方法，其中步骤3）还包括刻蚀掉一部分厚度的未被掩膜覆盖的种子层。
9.一种复合衬底，包括：
硅基底；
硅基底上的具有开口的第一子隔离层；
第二子隔离层，覆盖第一子隔离层的开口以及至少部分第一子隔离层，由硅薄膜氧化而成，且其中具有未被氧化的部分硅薄膜以用作种子区，种子区位于第一子隔离层的开口以外的区域上方。
10.根据权利要求9所述的复合衬底，还包括覆盖第一子隔离层和第二子隔离层的半导体层，该半导体层由种子区的至少一部分通过横向生长而形成。
CN201310286462.XA 2013-07-09 2013-07-09 一种具有隔离层的复合衬底及其制造方法 Active CN103413776B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310286462.XA CN103413776B (zh) 2013-07-09 2013-07-09 一种具有隔离层的复合衬底及其制造方法
PCT/CN2014/081804 WO2015003609A1 (zh) 2013-07-09 2014-07-08 一种具有隔离层的复合衬底及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310286462.XA CN103413776B (zh) 2013-07-09 2013-07-09 一种具有隔离层的复合衬底及其制造方法

Publications (2)

Publication Number Publication Date
CN103413776A true CN103413776A (zh) 2013-11-27
CN103413776B CN103413776B (zh) 2015-07-22

Family

ID=49606775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310286462.XA Active CN103413776B (zh) 2013-07-09 2013-07-09 一种具有隔离层的复合衬底及其制造方法

Country Status (2)

Country Link
CN (1) CN103413776B (zh)
WO (1) WO2015003609A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015003609A1 (zh) * 2013-07-09 2015-01-15 中国科学院物理研究所 一种具有隔离层的复合衬底及其制造方法
CN108336084A (zh) * 2018-02-28 2018-07-27 电子科技大学 高压隔离层及其制备方法和应用
WO2021226839A1 (zh) * 2020-05-12 2021-11-18 苏州晶湛半导体有限公司 Ⅲ族氮化物结构及其制作方法
CN114883425A (zh) * 2022-05-25 2022-08-09 中国科学院电工研究所 一种晶硅异质结太阳电池的迎光面结构
CN115142137A (zh) * 2021-12-14 2022-10-04 常州瞻驰光电科技股份有限公司 一种新型光学镀膜材料及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185286A (en) * 1990-09-28 1993-02-09 Nippon Steel Corporation Process for producing laminated semiconductor substrate
JP2004055943A (ja) * 2002-07-23 2004-02-19 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
US20060113596A1 (en) * 2004-12-01 2006-06-01 Samsung Electronics Co., Ltd. Single crystal substrate and method of fabricating the same
CN101093847A (zh) * 2006-06-19 2007-12-26 株式会社东芝 半导体器件及其制造方法
CN101924021A (zh) * 2010-07-02 2010-12-22 北京北方微电子基地设备工艺研究中心有限责任公司 半导体装置及其制造方法和发光器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891092A (en) * 1986-01-13 1990-01-02 General Electric Company Method for making a silicon-on-insulator substrate
FR2646860B1 (fr) * 1989-05-15 1996-07-19 Sanyo Electric Co Procede pour la formation d'une structure soi
JP2690412B2 (ja) * 1991-06-11 1997-12-10 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
JP3984014B2 (ja) * 2001-09-26 2007-09-26 株式会社東芝 半導体装置用基板を製造する方法および半導体装置用基板
CN103413776B (zh) * 2013-07-09 2015-07-22 中国科学院物理研究所 一种具有隔离层的复合衬底及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185286A (en) * 1990-09-28 1993-02-09 Nippon Steel Corporation Process for producing laminated semiconductor substrate
JP2004055943A (ja) * 2002-07-23 2004-02-19 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
US20060113596A1 (en) * 2004-12-01 2006-06-01 Samsung Electronics Co., Ltd. Single crystal substrate and method of fabricating the same
CN101093847A (zh) * 2006-06-19 2007-12-26 株式会社东芝 半导体器件及其制造方法
CN101924021A (zh) * 2010-07-02 2010-12-22 北京北方微电子基地设备工艺研究中心有限责任公司 半导体装置及其制造方法和发光器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015003609A1 (zh) * 2013-07-09 2015-01-15 中国科学院物理研究所 一种具有隔离层的复合衬底及其制造方法
CN108336084A (zh) * 2018-02-28 2018-07-27 电子科技大学 高压隔离层及其制备方法和应用
CN108336084B (zh) * 2018-02-28 2020-11-24 电子科技大学 高压隔离层及其制备方法和应用
WO2021226839A1 (zh) * 2020-05-12 2021-11-18 苏州晶湛半导体有限公司 Ⅲ族氮化物结构及其制作方法
CN115142137A (zh) * 2021-12-14 2022-10-04 常州瞻驰光电科技股份有限公司 一种新型光学镀膜材料及其制备方法
CN115142137B (zh) * 2021-12-14 2024-02-13 常州瞻驰光电科技股份有限公司 一种新型光学镀膜材料及其制备方法
CN114883425A (zh) * 2022-05-25 2022-08-09 中国科学院电工研究所 一种晶硅异质结太阳电池的迎光面结构
CN114883425B (zh) * 2022-05-25 2023-11-21 中国科学院电工研究所 一种晶硅异质结太阳电池的迎光面结构

Also Published As

Publication number Publication date
WO2015003609A1 (zh) 2015-01-15
CN103413776B (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
US20200158954A1 (en) Integrated photonics including waveguiding material
KR100790869B1 (ko) 단결정 기판 및 그 제조방법
US4448632A (en) Method of fabricating semiconductor devices
CN103413776B (zh) 一种具有隔离层的复合衬底及其制造方法
EP2333824B1 (en) Manufacture of thin SOI devices
JPH05175469A (ja) 半導体基材の作製方法
CN105990375A (zh) Goi衬底上的光电子和cmos集成
US20070278494A1 (en) Single-crystal layer on a dielectric layer
US7867812B2 (en) Method for production of thin semiconductor solar cells and integrated circuits
JPH05217821A (ja) 半導体基板の作製方法
JP2007329200A (ja) 半導体装置の製造方法
US7749817B2 (en) Single-crystal layer on a dielectric layer
JPS61289618A (ja) 半導体装置の製造方法
CN103280425B (zh) 一种具有隔离层的复合衬底及其制造方法
CN101093847A (zh) 半导体器件及其制造方法
CN209880627U (zh) 基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构
JP2989051B2 (ja) 炭化シリコンバイポーラ半導体装置およびその製造方法
TW201725173A (zh) 用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件
US11205702B2 (en) Method for manufacturing a structure for forming a tridimensional monolithic integrated circuit
US20140319612A1 (en) Semiconductor-on-insulator structure and process for producing same
JPS60143624A (ja) 半導体装置の製造方法
JPS6047239B2 (ja) 単結晶シリコン薄膜の製造方法
KR20060061201A (ko) 단결정 실리콘 기판 및 그 제조방법
US8932942B2 (en) Method of forming an electrical contact between a support wafer and the surface of a top silicon layer of a silicon-on-insulator wafer and an electrical device including such an electrical contact
CN102201373B (zh) 基于绝缘体上硅的电子式熔线的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant