CN108336084B - 高压隔离层及其制备方法和应用 - Google Patents
高压隔离层及其制备方法和应用 Download PDFInfo
- Publication number
- CN108336084B CN108336084B CN201810165171.8A CN201810165171A CN108336084B CN 108336084 B CN108336084 B CN 108336084B CN 201810165171 A CN201810165171 A CN 201810165171A CN 108336084 B CN108336084 B CN 108336084B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- isolation layer
- containing material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 200
- 238000002360 preparation method Methods 0.000 title abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 100
- 239000000463 material Substances 0.000 claims abstract description 100
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 100
- 239000010703 silicon Substances 0.000 claims abstract description 100
- 238000000034 method Methods 0.000 claims abstract description 93
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 71
- 230000003647 oxidation Effects 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 239000007800 oxidant agent Substances 0.000 claims abstract description 24
- 230000001590 oxidative effect Effects 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 12
- 230000008021 deposition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Element Separation (AREA)
Abstract
本发明提供的高压隔离层及其制备方法和应用，涉及半导体制造技术领域。一种高压隔离层的制备方法，包括：在衬底上采用沉积法制备第一含硅材料层，采用热氧化法使第一含硅材料层与氧化剂反应形成第一隔离层。可选的在第一隔离层上制备至少一层第二隔离层，制备第二隔离层的方法包括：采用沉积法在衬底最外层的隔离层上制备第二含硅材料层，采用热氧化法使第二含硅材料层与氧化剂反应形成第二隔离层。该制备方法工艺时间短，可控性强，对衬底材料没有要求。
Description
技术领域
本发明涉及半导体制造技术领域，且特别涉及高压隔离层及其制备方法和应用。
背景技术
高压集成电路需要在衬底上形成高压隔离层来耐受高压电路和低压电路之间的高电压差。集成高压隔离器件例如集成隔离变压器或集成隔离电容等也需要在原边线圈或原边电极板和副边线圈或副边电极板之间形成高压隔离层来实现高压隔离能力。在这些应用中，在衬底上形成的高压隔离层一方面需要使用具有高隔离强度的材料，另一方面也需要隔离层具有足够的厚度，以此来保证足够的隔离电压。
硅基化合物例如氧化硅、氮化硅、氮氧化硅等是集成电路常用的隔离材料。硅基化合物的制备通常有两类方法，一种是沉积法，另一种是热氧化法。目前报道的沉积法制备的硅基化合物层保形性较差，热氧化法制备厚度较厚的硅基化合物层的工艺时间较长，并且热氧化法制备硅基化合物层只适用于衬底材料含硅的情况。上述两种方法均具有缺点。
发明内容
本发明的目的在于提供一种高压隔离层的制备方法，该制备方法工艺时间短，可控性强，对衬底材料没有要求。
本发明的另一目的在于提供一种高压隔离层，厚度均匀，具有较好的隔离强度和保形性。
本发明解决其技术问题是采用以下技术方案来实现的：
一种高压隔离层的制备方法，包括：
在衬底上采用沉积法制备第一含硅材料层，采用热氧化法使第一含硅材料层与氧化剂反应形成第一隔离层。
可选的在第一隔离层上制备至少一层第二隔离层，制备第二隔离层的方法包括：采用沉积法在衬底最外层的隔离层上制备第二含硅材料层，采用热氧化法使第二含硅材料层与氧化剂反应形成第二隔离层。
一种高压隔离层，由上述高压隔离层的制备方法制作而成。
上述高压隔离层在制备信号隔离电容和隔离变压器中的应用。
本发明实施例的高压隔离层及其制备方法和应用的有益效果是：
本发明将沉积法和热氧化法相结合制备隔离层，在衬底上沉积含硅材料层后，采用热氧化法氧化含硅材料层，使其发生氧化反应制得隔离层。当需要增加隔离层厚度时，重复上述沉积和氧化步骤，多次制得隔离层以增加厚度。该方法不要求衬底的材料，应用范围更广。该方法可以在沟槽侧壁和底部形成厚度均匀的隔离层，并且与衬底表面的隔离层厚度相同，具有较好的保形性。由于制备的隔离层由热氧化生成，因此具有更好的隔离强度。在具有相同隔离能力时，本发明制得的隔离层厚度更小。并且该方法在制备厚度较厚的隔离层时能显著减少工艺时间。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为在具有沟槽的衬底上采用低压化学气相沉积制备的氧化硅层和多晶硅层的微观形貌图，(a)为沟槽靠近表面的部位，(b)为沟槽靠近底部的部位；
图2为本发明实施例1提供的高压隔离层制备流程和结构图；
图3为本发明实施例2提供的高压隔离层制备流程和结构图；
图4为本发明实施例3提供的信号隔离电容的结构图；
图5为本发明实施例4提供的高压隔离层制备流程和结构图；
图6为本发明实施例5提供的高压隔离层制备流程和结构图；
图7为本发明实施例6提供的隔离变压器的结构图。
图标：100-高压隔离层；101-衬底；111-第一含硅材料层；112-第二含硅材料层；113-第三含硅材料层；114-第四含硅材料层；121-第一隔离层；122-第二隔离层；123-第三隔离层；124-第四隔离层；200-高压隔离层；300-信号隔离电容；301-衬底；311-第一电极；321-高压隔离层；331-第二电极；400-高压隔离层；401-衬底；411-第一含硅材料层；412-第二含硅材料层；413-第三含硅材料层；414-第四含硅材料层；421-第一隔离层；422-第二隔离层；423-第三隔离层；424-第四隔离层；500-高压隔离层；600-隔离变压器；601-衬底；611-第一线圈高压隔离层；612-第二线圈高压隔离层；621-第一线圈；622-第二线圈。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
下面对本发明实施例的高压隔离层及其制备方法和应用进行具体说明。
本发明实施例提供的一种高压隔离层的制备方法，包括：
选择衬底，在衬底上采用沉积法制备第一含硅材料层，采用热氧化法使第一含硅材料层与氧化剂反应形成第一隔离层。
当第一隔离层的厚度未达到要求的厚度时，在第一隔离层上制备至少一层第二隔离层，使得第一隔离层与至少一层第二隔离层的厚度之和达到要求。
制备第二隔离层的方法包括：采用沉积法在衬底最外层的隔离层上制备第二含硅材料层，采用热氧化法使第二含硅材料层与氧化剂反应形成第二隔离层。具体的，当需要制备一层第二隔离层时，在第一隔离层上沉积第二含硅材料层，再采用热氧化法使第二含硅材料层与氧化剂反应形成第二隔离层；当需要制备两层或两层以上的第二隔离层时，在已经形成的第一层第二隔离层上采用沉积法制备第二层第二含硅材料层，采用热氧化法使第二层第二含硅材料层与氧化剂反应形成第二层第二隔离层。重复该步骤，即在最外层的隔离层上制备含硅材料层，再使其与氧化剂反应形成隔离层。
进一步地，在本发明较优的实施例中，第一含硅材料层和第二含硅材料层为多晶硅或非晶硅中的一种或两种。通过热氧化工艺使多晶硅或者非晶硅层氧化生成氧化硅层，多晶硅或者非晶硅层在氧化过程中被消耗掉。若要得到更厚的氧化硅，则继续在氧化硅层上沉积多晶硅或者非晶硅层，再通过热氧化工艺使多晶硅或者非晶硅层氧化生成氧化硅层，这样总氧化硅层的厚度增加，进而满足需求。
进一步地，在本发明较优的实施例中，在与氧化剂反应时，热氧化反应的反应温度为800～1400℃。第一含硅材料层的部分或全部与氧化剂发生反应，第二含硅材料层的部分或全部与氧化剂发生反应。氧化的程度根据需要的隔离层的性能进行调整。
进一步地，在本发明较优的实施例中，氧化剂为含有氧元素或者氮元素的一种或多种化学物质。优选地，氧化剂包括水蒸气或氧气中的一种或两种。采用水蒸气和氧气进行氧化工艺较为成熟，氧化效果好。
在隔离层制备的过程中，可能会掺杂一些元素，使得第一含硅材料层和第二含硅材料层含有掺杂元素。掺杂元素包括硼、磷、砷、锑、碳以及氧中的任意一种或至少两种。为了不影响隔离层的性能，掺杂元素的含量不超过第一含硅材料层和第二含硅材料层质量的10％。
采用沉积法在表面有沟槽的衬底上制备的隔离层保形性差，在沟槽侧壁和底部沉积的厚度小，无法提供足够的隔离能力，性能较差(参见图1氧化硅层形貌)。与沉积法相比，该制备方法既可以在表面平坦的衬底上制备隔离层，又可以在表面设有沟槽的衬底上制备隔离层。当在表面设有沟槽的衬底上制备隔离层时，含硅材料层制备可以采用多晶硅低压化学气相沉积工艺，热氧化可以采用多晶硅热氧化工艺。上述两种工艺相结合，可以在沟槽侧壁和底部形成厚度均匀的隔离层，并且与衬底表面的隔离层厚度相同，具有较好的保形性(参见图1多晶硅层形貌)。由于制备的隔离层由热氧化生成，因此具有更好的隔离强度。在具有相同隔离能力时，本发明制得的隔离层所需厚度更小。由图1可知，在沟槽靠近表面部位，沟槽侧壁氧化硅厚度约2μm，多晶硅厚度约0.6μm，在沟槽靠近底部部位，沟槽侧壁氧化硅厚度仅约0.46μm，多晶硅厚度仍然为约0.6μm。可以看出，沉积法制备的氧化硅层(隔离层)保形性很差，底部厚度不到25％，而沉积法和热氧化法制备的多晶硅层(含硅材料层)保形性很好，底部厚度与表面基本一致。
本发明提供的高压隔离层的制备方法在选择衬底时，相比热氧化法要求含硅材料的衬底，对衬底的材料没有要求，扩大了使用范围。该方法在制备厚度较厚的隔离层时能显著减少工艺时间。
具体的，热氧化法工艺时间为：
其中t为总工艺时间，D为目标硅化物隔离层厚度，B为热氧化抛物线速率因子，B/A为热氧化线性速率因子，T2为进出片等非氧化工艺时间。
假设进行多层第二隔离层的制备时工艺完全不变，本发明工艺时间为：
其中t为总工艺时间，N-1为制备的第二隔离层的层数，k为含硅材料层厚度与其热氧化生成的隔离层厚度的比值，r为含硅材料层沉积速率，D为目标隔离层厚度，T1为含硅材料层沉积时进出片等非沉积工艺时间，B为热氧化抛物线速率因子，B/A为热氧化线性速率因子，T2为含硅材料层热氧化时进出片等非氧化工艺时间。
采用本发明减少的工艺时间为：
当D足够大时，含D2项远大于其他项，本发明工艺时间与热氧化法工艺时间相比可以减小N倍。
本发明提供了一种高压隔离层，由上述高压隔离层的制备方法制作而成。该高压隔离层具有保形性好、隔离强度高的特点，在带有沟槽的衬底上的厚度均匀，可以应用于信号隔离电容和隔离变压器的制备中。
以下结合实施例对本，发明的特征和性能作进一步的详细描述。
实施例1
请参照图2，本实施例提供了一种高压隔离层100，主要由以下步骤制作而成：
选取表面光滑平坦的衬底101，在衬底101上采用化学气相沉积法沉积第一含硅材料层111。通过热氧化工艺使第一含硅材料层111与氧气和水蒸气反应生成第一隔离层121，第一含硅材料层111则在氧化过程中被消耗掉。
为了得到更厚的隔离层，在第一隔离层121上沉积第二含硅材料层112。通过热氧化工艺使第二含硅材料层112与氧气和水蒸气反应生成第二隔离层122，第二含硅材料层112则在氧化过程中被消耗掉。第一隔离层121与第二隔离层122为最终的隔离层。
最终的隔离层厚度为D＝5μm，化学气相沉积速率r＝1.2μm/hr，含硅材料层与隔离层厚度比值k＝0.46，含硅材料层进出片等非沉积工艺时间T1＝0.5hr，1150℃下H2O热氧化抛物线速率因子B＝0.8μm2/hr，线性速率因子B/A＝8μm/hr，热氧化进出片等非沉积工艺时间T2＝1hr。
N＝2，即重复1次多晶硅沉积和热氧化，每次制备2.5μm厚氧化硅隔离层，第一隔离层121与第二隔离层122的厚度为2.5μm。则本发明工艺时间为：
实施例2
请参照图3，本实施例提供了一种高压隔离层200，与实施例1的高压隔离层100的区别在于：N＝4，即重复三次多晶硅沉积和热氧化，每次制备1.25μm厚氧化硅隔离层。制备方法为：
依照实施例1中，制备得第二隔离层122后，重复两次沉积多晶硅和热氧化的工艺步骤。在第二隔离层122上沉积第三含硅材料层113。通过热氧化工艺使第三含硅材料层113与氧气和水反应生成第三隔离层123，第三含硅材料层113则在氧化过程中被消耗掉。
在第三隔离层123上沉积第四含硅材料层114。通过热氧化工艺使第四含硅材料层114与氧气和水反应生成第四隔离层124，第四含硅材料层114则在氧化过程中被消耗掉。
本实施例工艺时间为：
实施例3
请参照图4，本实施例提供了一种信号隔离电容300，主要由以下步骤制作而成：
选取材料为硅或石英的衬底301。在衬底301上设置第一电极311，在本发明实施例中，第一电极311为重掺杂的硅、钨等导电材料。在第一电极311上采用实施例1提供的方法制备高压隔离层321，作为电容的电介质层，同时提供隔离能力。在高压隔离层321上设置第二电极331，在本发明实施例中，第二电极331为铝、铜等导电材料。
由于信号隔离应用中信号隔离电容300的第一电极311和第二电极331会有很大的电压差，采用实施例1提供的方法制备的高压隔离层321相比一般的隔离层，具有更高的击穿场强，因此所需厚度更小，而电介质层厚度小可以增加电容的电容密度。
实施例4
请参照图5，本实施例提供了一种高压隔离层400，主要由以下步骤制作而成：
选取表面设有沟槽或台阶的衬底401。在衬底401上制备厚度为5μm的隔离层。N＝2，每次制备2.5μm厚氧化硅隔离层，第一隔离层421与第二隔离层422的厚度为2.5μm。具体的，
在衬底401上采用化学气相沉积法沉积第一含硅材料层411。通过热氧化工艺使第一含硅材料层411与氧气和水反应生成第一隔离层421，第一含硅材料层411则在氧化过程中被消耗掉。
在第一隔离层421上沉积第二含硅材料层412。通过热氧化工艺使第二含硅材料层412与氧气和水反应生成第二隔离层422，第二含硅材料层412则在氧化过程中被消耗掉。第一隔离层421与第二隔离层422为最终的隔离层。
其中，化学气相沉积速率r＝1.2μm/hr，含硅材料层与隔离层厚度比值k＝0.46，含硅材料层进出片等非沉积工艺时间T1＝0.5hr，1150℃下H2O热氧化抛物线速率因子B＝0.8μm2/hr，线性速率因子B/A＝8μm/hr，热氧化进出片等非沉积工艺时间T2＝1hr。
本实施例工艺时间为：
实施例5
请参照图6，本实施例提供了一种高压隔离层500，与实施例4的高压隔离层400的区别在于：N＝4，即重复三次多晶硅沉积和热氧化，每次制备1.25μm厚氧化硅隔离层。制备方法为：
依照实施例4中，制备得第二隔离层422后，重复两次沉积多晶硅和热氧化的工艺步骤。在第二隔离层422上沉积第三含硅材料层413。通过热氧化工艺使第三含硅材料层413与氧气和水反应生成第三隔离层423，第三含硅材料层413则在氧化过程中被消耗掉。
在第三隔离层423上沉积第四含硅材料层414。通过热氧化工艺使第四含硅材料层414与氧气和水反应生成第四隔离层424，第四含硅材料层414则在氧化过程中被消耗掉。
本实施例工艺时间为：
实施例6
请参照图7，本实施例提供了一种隔离变压器600，包括衬底601、第一线圈621、第二线圈622、第一线圈高压隔离层611和第二线圈高压隔离层612。衬底601表面设有沟槽或台阶，衬底601可以为硅、氮化镓等。第一线圈621和第二线圈622可以为铝、铜等导电材料。第一线圈621和第一线圈高压隔离层611位于衬底601的第一表面，且第一线圈621嵌入在衬底601中。第二线圈622和第二线圈高压隔离层612位于衬底601的第二表面，且第二线圈622嵌入在衬底601中。第一线圈高压隔离层611位于衬底601与第一线圈621之间。第二线圈高压隔离层612位于衬底601与第二线圈622之间。第一线圈高压隔离层611和第二线圈高压隔离层612可以通过实施例4或者实施例5提供的制备方法制备。
由于信号或者功率隔离应用中隔离变压器600的第一线圈621和第二线圈622之间可能会有很大的电压差，要求第一线圈高压隔离层611、衬底601、第二线圈高压隔离层612具有很高的耐压能力，例如>5kV。衬底601通常是硅、氮化镓等，为半导体，不具有耐压绝缘能力。因此变压器隔离能力主要由第一线圈高压隔离层611、第二线圈高压隔离层612的击穿场强和厚度决定。在半导体工艺中，氧化硅隔离层是常用的绝缘隔离材料，热氧化氧化硅击穿场强可以达到1kV/μm乃至更高，要达到5kV左右的隔离能力需要隔离层厚度达到5μm以上。与沉积法制备的氧化硅比较，本发明实施例4和实施例5制备的高质量厚氧化硅隔离层由热氧化制备，具有更高的击穿场强，而且本发明实施例4和实施例5制备的高质量隔离层保形性好，而沉积法制备的氧化硅保形性差，因此本发明实施例4和实施例5制备高质量隔离层硅层所需厚度更小。与热氧化法制备的隔离层比较，本发明实施例4和实施例5制备的高质量隔离层可以在氮化镓等非硅衬底上制备，应用范围更广，同时所需的工艺时间更短。
对比例1
本对比例提供了一种高压隔离层，主要由以下步骤制作而成：
选取含硅材料作为衬底，衬底表面平整。在衬底上采用热氧化法制备隔离层，隔离层厚度为D＝5μm。工艺时间为：
对比例2
本对比例提供了一种高压隔离层，主要由以下步骤制作而成：
选取含硅材料作为衬底，衬底表面设有沟槽。在衬底上采用热氧化法制备隔离层，隔离层厚度为D＝5μm。工艺时间为：
选取实施例1、实施例2、实施例4、实施例5以及对比例1～2提供的隔离层，对其进行工艺时间比较，结果如下表：
表1工艺时间比较结果
由表1可知，在厚度相同的情况下，实施例1、实施例2、实施例4以及实施例5的制备工艺时间都比对比例1和对比例2的工艺时间短，其中实施例2和实施例5的工艺时间最短。
以上所描述的实施例是本发明一部分实施例，而不是全部的实施例。本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
Claims (8)
1.一种隔离层的制备方法，其特征在于，包括：
在衬底上采用沉积法制备第一含硅材料层，采用热氧化法使所述第一含硅材料层与氧化剂反应形成第一隔离层；所述衬底的表面具有沟槽；
在所述第一隔离层上制备至少一层第二隔离层，制备所述第二隔离层的方法包括：采用沉积法在所述衬底最外层的隔离层上制备第二含硅材料层，采用热氧化法使所述第二含硅材料层与氧化剂反应形成第二隔离层；
所述第一含硅材料层和所述第二含硅材料层为多晶硅或非晶硅中的一种或两种；所述氧化剂为含有氧元素或者氮元素的一种或多种化学物质，所述氧化剂包括水蒸气或氧气中的一种或两种。
2.根据权利要求1所述的隔离层的制备方法，其特征在于，所述第一含硅材料层的部分或全部与所述氧化剂发生反应，所述第二含硅材料层的部分或全部与所述氧化剂发生反应。
3.根据权利要求1所述的隔离层的制备方法，其特征在于，所述第一含硅材料层和所述第二含硅材料层含有掺杂元素，所述掺杂元素包括硼、磷、砷、锑、碳以及氧中的任意一种或至少两种。
4.根据权利要求3所述的隔离层的制备方法，其特征在于，所述掺杂元素的含量不超过所述第一含硅材料层和所述第二含硅材料层质量的10％。
5.根据权利要求1所述的隔离层的制备方法，其特征在于，所述热氧化反应的反应温度为800～1400℃。
6.一种隔离层，其特征在于，其包括：
衬底，所述衬底的表面具有沟槽；
沉积于所述衬底上的第一含硅材料层；
第一隔离层，所述第一隔离层由所述第一含硅材料层与氧化剂反应得到；
第二含硅材料层，所述第二含硅材料层沉积于所述衬底最外层的隔离层上；以及
至少一层第二隔离层，所述第二隔离层由所述第二含硅材料层与氧化剂反应得到；
所述第一含硅材料层和所述第二含硅材料层为多晶硅或非晶硅中的一种或两种；所述氧化剂为含有氧元素或者氮元素的一种或多种化学物质，所述氧化剂包括水蒸气或氧气中的一种或两种。
7.一种信号隔离电容，其特征在于，其包括权利要求6所述的隔离层。
8.一种隔离变压器，其特征在于，其包括权利要求6所述的隔离层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810165171.8A CN108336084B (zh) | 2018-02-28 | 2018-02-28 | 高压隔离层及其制备方法和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810165171.8A CN108336084B (zh) | 2018-02-28 | 2018-02-28 | 高压隔离层及其制备方法和应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108336084A CN108336084A (zh) | 2018-07-27 |
| CN108336084B true CN108336084B (zh) | 2020-11-24 |
Family
ID=62930007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810165171.8A Active CN108336084B (zh) | 2018-02-28 | 2018-02-28 | 高压隔离层及其制备方法和应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108336084B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110286440B (zh) * | 2019-05-20 | 2021-06-11 | 武汉光迅科技股份有限公司 | 平面光波导芯片的制作方法 |
| CN111490159A (zh) * | 2020-04-17 | 2020-08-04 | 思瑞浦微电子科技（苏州）股份有限公司 | 隔离电容及其制备方法 |
| CN114724928A (zh) * | 2022-06-08 | 2022-07-08 | 济南晶正电子科技有限公司 | 一种具有高厚度隔离层的复合衬底及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1260907A (zh) * | 1997-06-19 | 2000-07-19 | 旭化成工业株式会社 | Soi衬底及其制造方法和半导体器件及其制造方法 |
| CN1409388A (zh) * | 2001-10-01 | 2003-04-09 | 因芬尼昂技术股份公司 | 制造集成半导体装置的方法、半导体装置和存储单元 |
| CN1825547A (zh) * | 2005-02-24 | 2006-08-30 | 联华电子股份有限公司 | 制作双层栅极介电层的方法 |
| CN101067997A (zh) * | 2007-04-20 | 2007-11-07 | 中国电子科技集团公司第四十八研究所 | 一种离子注入厚膜soi晶片材料的制备方法 |
| CN103035721A (zh) * | 2012-09-05 | 2013-04-10 | 上海华虹Nec电子有限公司 | 超级结器件及其制造方法 |
| CN103413776A (zh) * | 2013-07-09 | 2013-11-27 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
| CN103646863A (zh) * | 2013-12-02 | 2014-03-19 | 上海华力微电子有限公司 | 一种制作多晶硅栅的方法 |
-
2018
- 2018-02-28 CN CN201810165171.8A patent/CN108336084B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1260907A (zh) * | 1997-06-19 | 2000-07-19 | 旭化成工业株式会社 | Soi衬底及其制造方法和半导体器件及其制造方法 |
| CN1409388A (zh) * | 2001-10-01 | 2003-04-09 | 因芬尼昂技术股份公司 | 制造集成半导体装置的方法、半导体装置和存储单元 |
| CN1825547A (zh) * | 2005-02-24 | 2006-08-30 | 联华电子股份有限公司 | 制作双层栅极介电层的方法 |
| CN101067997A (zh) * | 2007-04-20 | 2007-11-07 | 中国电子科技集团公司第四十八研究所 | 一种离子注入厚膜soi晶片材料的制备方法 |
| CN103035721A (zh) * | 2012-09-05 | 2013-04-10 | 上海华虹Nec电子有限公司 | 超级结器件及其制造方法 |
| CN103413776A (zh) * | 2013-07-09 | 2013-11-27 | 中国科学院物理研究所 | 一种具有隔离层的复合衬底及其制造方法 |
| CN103646863A (zh) * | 2013-12-02 | 2014-03-19 | 上海华力微电子有限公司 | 一种制作多晶硅栅的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108336084A (zh) | 2018-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8288241B2 (en) | Semiconductor device, method of manufacturing the same and adsorption site blocking atomic layer deposition method | |
| US6861695B2 (en) | High-k dielectric materials and processes for manufacturing them | |
| US7410913B2 (en) | Method of manufacturing silicon rich oxide (SRO) and semiconductor device employing SRO | |
| CN108336084B (zh) | 高压隔离层及其制备方法和应用 | |
| KR100867046B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| WO2018222443A1 (en) | Methods for wordline separation in 3d-nand devices | |
| JPH0673367B2 (ja) | 半導体集積回路容量の製作方法 | |
| JPH11177051A (ja) | 薄膜キャパシタ及びその製造方法 | |
| US9159551B2 (en) | Methods of forming capacitors | |
| CN110931466A (zh) | 集成电路器件及其制造方法 | |
| US20120147519A1 (en) | Electrode in semiconductor device, capacitor and method of fabricating the same | |
| US9058984B2 (en) | Method for fabricating semiconductor device | |
| KR20210069731A (ko) | 연속적인 라이너리스 비정질 금속 막들 | |
| US10396146B2 (en) | Leakage current reduction in stacked metal-insulator-metal capacitors | |
| KR100549566B1 (ko) | 반도체장치의 캐퍼시터 형성방법 | |
| US20050073801A1 (en) | Capacitor having low resistance electrode including a thin silicon layer | |
| KR101004545B1 (ko) | 캐패시터 제조 방법 | |
| CN115064587A (zh) | 多晶硅场板及其制备方法和应用 | |
| KR20070000776A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100303678B1 (ko) | 높은유전상수와낮은누설전류밀도를가지는비에스티(bst)박막커패시터의형성방법 | |
| TW202303762A (zh) | 積體電路裝置及其製造方法 | |
| CN117438408A (zh) | 半导体装置及其制备方法 | |
| CN115692321A (zh) | 一种半导体结构的制备方法、半导体结构和半导体存储器 | |
| KR20040059453A (ko) | 원자층 증착 방법을 이용한 캐패시터 제조 방법 | |
| KR20030045265A (ko) | 반도체 장치의 커패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |