KR20040059453A - 원자층 증착 방법을 이용한 캐패시터 제조 방법 - Google Patents
원자층 증착 방법을 이용한 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR20040059453A KR20040059453A KR1020020086201A KR20020086201A KR20040059453A KR 20040059453 A KR20040059453 A KR 20040059453A KR 1020020086201 A KR1020020086201 A KR 1020020086201A KR 20020086201 A KR20020086201 A KR 20020086201A KR 20040059453 A KR20040059453 A KR 20040059453A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- atomic layer
- layer
- layer deposition
- capacitor manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 106
- 239000003990 capacitor Substances 0.000 title claims abstract description 43
- 238000000231 atomic layer deposition Methods 0.000 title claims abstract description 36
- 239000007789 gas Substances 0.000 claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims abstract description 14
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000004140 cleaning Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 64
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 20
- 239000012495 reaction gas Substances 0.000 claims description 17
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 14
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 4
- 229910052593 corundum Inorganic materials 0.000 abstract 4
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract 1
- 235000011114 ammonium hydroxide Nutrition 0.000 abstract 1
- 229910001873 dinitrogen Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 13
- 239000010409 thin film Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910018173 Al—Al Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 하부 전극의 계면에 케미컬 옥사이드를 형성하고, O3가스와 H2O 가스를 이용하여 층상 구조의 유전막을 형성하는 원자층 증착 방법을 이용한 캐패시터 제조 방법을 개시한다.
본 발명의 원자층 증착 방법을 이용한 캐패시터 제조 방법은 반도체 기판 상부에 하부 전극을 형성하는 제 1 공정; 상기 하부 전극 상부에 케미컬 옥사이드와 알루미늄옥사이드(AL2O3) 또는 하푸늄옥사이드(HfO2) 레이어를 증착하여 유전막을 적층하는 제 2 공정; 및 상기 유전막 상부에 상부 전극을 형성하는 제 3 공정을 구비하여 이루어진다.
Description
본 발명은 원자층 증착 방법을 이용한 캐패시터 제조 방법에 관한 것으로서, 보다 상세하게는 하부 전극의 계면에 케미컬 옥사이드를 형성하고, O3가스와 H2O 가스를 이용하여 층상 구조의 유전막을 형성하는 것이다.
하프늄옥사이드(HfO2)-알루미늄옥사이드(Al2O3)의 고유전막 공정 기술은 탄탈륨옥사이드를 적용한 기존 유전막 공정 기술에 비해 정전용량 향상과 공정수 감축이 가능하다.
하프늄옥사이드(HfO2)-알루미늄옥사이드(Al2O3)의 유전막은 원자층 증착기술(ALD : Atomic Layer Deposition)로 형성된다.
그러나, 종래에는 Al2O3와 같은 유전막을 형성하기 위하여트리메틸알루미늄(Al(CH3)3)과 O3또는 H2O가 사용된다. 여기에서 O3와 H2O는 반응가스이다.
그러나, 반응가스로 H2O를 사용하는 경우, 하부전극과 맞닿는 계면에서 산소가 부족한 Al2O3박막이 형성되여, Al-Al 본딩(Bonding)의 피크(Peak)가 관찰되는 현상이 있다.
그리고, 반응가스로 H2O만 사용하는 경우는 Al2O3박막 내에 수소가 많이 존재하여 전기적 특성이 저하되는 문제점이 있었다.
또한, 반응가스로 O3를 사용하는 경우는 반응가스로 H2O를 사용하는 경우에 비하여 Al2O3박막 내에 카본(Carbon)이 많이 존재하여 전기적 특성을 열화시키는 문제점이 있었다.
본 발명의 목적은 ALD 방법으로 증착되는 AL2O3캐패시터의 전기적 특성을 향상시킴에 있다.
본 발명의 다른 목적은 H2O를 반응가스로 사용하여 스텝커버리지 특성을 향상시키고, 박막 내 카본 성분을 줄임으로써 캐패시터의 누설 전류 특성을 향상시킴에 있다.
도 1 내지 도 4는 본 발명에 따른 원자층 증착 방법을 이용한 캐패시터 제조 방법의 바람직한 실시예를 설명하는 공정도
본 발명에 따른 원자층 증착 방법을 이용한 캐패시터 제조 방법은 반도체 기판 상부에 하부 전극을 형성하는 제 1 공정; 상기 하부 전극 상부에 케미컬 옥사이드와 알루미늄옥사이드(AL2O3) 또는 하푸늄옥사이드(HfO2) 레이어를 증착하여 유전막을 적층하는 제 2 공정; 및 상기 유전막 상부에 상부 전극을 형성하는 제 3 공정을 구비하여 이루어진다.
알루미늄옥사이드(AL2O3) 또는 하푸늄옥사이드(HfO2) 레이어는 시드 레이어와 상부 레이어의 적층 구조를 가질 수 있다.
이 중 시드 레이어는 알루미늄옥사이드(AL2O3) 또는 하푸늄옥사이드(HfO2) 소스를 공정 챔버 내부에 플로우시키는 제 1 공정; 원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2가스를 공정 챔버 내부에 플로우시키는 제 2 공정; 반응 가스인 O3가스를 플로우 시키는 제 3 공정; 미반응된 O3가스를 제거하기 위하여 N2가스를 플로우 시키는 제 4 공정을 구비하며, 상기 제 1 공정 내지 제 4 공정을 순차적으로 반복하여 형성될 수 있다.
그리고, 상부 레이어는 알루미늄옥사이드(AL2O3) 또는 하푸늄옥사이드(HfO2) 소스를 공정 챔버 내부에 플로우시키는 제 5 공정; 원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2가스를 공정챔버 내부에 플로우시키는 제 6 공정; 반응 가스인 H2O 가스를 플로우 시키는 제 7 공정; 및 미반응된 H2O 가스를 제거하기 위하여 N2가스를 플로우 시키는 제 8 공정을 포함하며, 상기 제 5 공정 내지 제8 공정을 순차적으로 반복하여 형성될 수 있다.
이하, 본 발명에 따른 원자층 증착 방법을 이용한 캐패시터 제조 방법의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명에서 캐패시터는 하부전극과, 유전막 및 상부 전극으로 구성되며, 유전막은 케미컬 옥사이드와 하프늄옥사이드(HfO2) 또는 알루미늄옥사이드(AL2O3)의 적층 구조를 갖는다.
실시예로써 Al2O3의 유전막을 갖는 캐패시터 형성 방법을 도 1 내지 도 4를 참조하여 설명한다.
캐패시터의 하부 전극(10)은 폴리실리콘 재질로 형성되며, 구체적으로 도핑된 폴리실리콘(Doped poly silicon)을 50Å 내지 300Å 두께로 증착하고, 도핑되지 않은 폴리실리콘(Undoped poly silicon)을 50Å 내지 300Å 두께로 증착하며, 500℃ 내지 700℃의 질소분위기에서 PH3를 도핑하여 형성될 수 있다.
상술한 바와 같이 캐패시터의 하부 전극(10)이 형성되면 그 상부에 유전막을 형성한다. 유전막은 케미컬 옥사이드(12)와 Al2O3레이어의 적층 구조로 형성된다.
케미컬 옥사이드(12)는 도 1과 같이 5Å 내지 10Å의 두께로 형성되며, 이를 형성하기 위하여 하부 전극(10)의 표면을 HF+SC-1(NH4OH : H2O2: H2O)으로 세정한다.
HF+SC-1의 세정으로 형성된 케미컬 옥사이드(12)의 상부에 Al2O3가 적층되며, Al2O3는 트리메틸알루미늄(Al(CH3)3)을 소스로 하여 형성된다.
그리고, Al2O3레이어는 도 2와 같이 시드 레이어(Seed layer)(14)와 상부 레이어(16)로 구분되며, 시드 레이어(14)는 트리메틸알루미늄(Al(CH3)3) 소스를 O3가스와 반응시켜서 형성되고, 상부 레이어(16)는 트리메틸알루미늄(Al(CH3)3) 소스를 H2O 가스와 반응시켜서 형성된다. 그리고, Al2O3레이어를 형성하는 공정 챔버는 0.1 Torr 내지 10 Torr의 내부 압력을 유지하고, 200℃ 내지 500℃의 온도를 유지하여 공정을 수행한다.
시드 레이어(14)를 형성하는 공정은, 트리메틸알루미늄(Al(CH3)3) 소스를 0.1 sec 내지 2 sec 동안 공정 챔버 내부에 플로우시키는 제 1 단계, 원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2가스를 0.1 sec 내지 5 sec 동안 공정 챔버 내부에 플로우시키는 제 2 단계, 반응 가스인 O3가스를 0.1 sec 내지 5 sec 동안 플로우 시키는 제 3 단계, 미반응된 O3가스를 제거하기 위하여 N2가스를 0.1 sec 내지 5 sec 동안 플로우 시키는 제 4 단계을 포함한다.
상기 제 1 단계 내지 제 4 단계를 순차적으로 반복함으로써 시드 레이어(14)는 15Å 이하의 두께로 증착한다.
그리고, 상부 레이어(16)를 형성하는 공정은 트리메틸알루미늄(Al(CH3)3) 소스를 0.1 sec 내지 2 sec 동안 공정 챔버 내부에 플로우시키는 제 5 단계, 원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2가스를 0.1 sec 내지 5 sec 동안 공정챔버 내부에 플로우시키는 제 6 단계, 반응 가스인 H2O 가스를 0.1 sec 내지 5 sec 동안 플로우 시키는 제 7 단계, 미반응된 H2O 가스를 제거하기 위하여 N2가스를 0.1 sec 내지 5 sec 동안 플로우 시키는 제 8 단계를 포함한다.
상기 제 5 단계 내지 제 8 단계를 순차적으로 반복함으로써 상부 레이어(16)는 원하는 두께로 증착한다.
상기한 바와 같이 형성된 Al2O3레이어는 불순물을 포함할 수 있다. 이를 제거하기 위하여 같이 어닐(Aneal)을 실시한다. 어닐은 질소 분위기에서 600℃ 내지 800℃의 고온으로 2분 내지 60분 동안 실시된다.
그 이후 도 3과 같이 AL2O3레이어는 표면특성 향상을 위하여 200℃ 내지 500℃의 온도에서 2분 내지 10분 정도 자외선과 O3처리를 실시한다.
한편, Al2O3레이어의 특성 향상 및 결정화를 위하여 500℃ 내지 800℃의 온도에서 N2O 또는 N2분위기에서 퍼니스(Furnace)를 이용한 열처리가 추가 진행될 수 있다.
상기한 바와 같이 시드 레이어와 상부 레이어로 구분되는 Al2O3레이어가 형성된 후 도 4와 같이 상부 전극(18)을 형성하면 캐패시터가 구성된다.
상부 전극(18)은 화학기상증착된 TiN과 폴리실리콘이 순차적으로 증착되어적층되는 2중막으로 형성될 수 있다. 또한, 상부 전극(18)은 폴리실리콘, TiN 또는 Ru 단일막으로 형성될 수 있다.
상술한 바에 의하여 Al2O3재질의 유전막을 갖는 캐패시터가 형성되며, 이와 다르게 HfO2재질의 유전막을 갖는 캐패시터가 형성될 수 있다.
이 경우, 상기한 Al2O3재질의 유전막을 갖는 캐패시터 공정이 그대로 적용될 수 있으며, HfO2소스로서 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4또는 Hf[OC(CH3)3]4등이 사용될 수 있으며, 이에 대한 HfO2재질의 유전막을 갖는 캐패시터의 제조 공정에 대해서는 설명을 생략한다.
따라서, 본 발명에 의하면 하부 전극과 유전막의 계면에서 형성되는 메탈릭 성분의 Al2O3막의 형성이 방지되고, 계면에서 수소 성분이 제거됨으로써 ALD 방법의 유전막의 전기적 특성이 향상될 수 있다.
또한, 상부 레이어 형성시 H2O 반응 가스를 사용함으로써 스텝커버리지가 향상되고, 박막 내의 카본 성분을 크게 줄임으로써 캐패시터의 누설전류 특성이 향상될 수 있다.
Claims (30)
- 반도체 기판 상부에 하부 전극을 형성하는 제 1 공정;상기 하부 전극 상부에 케미컬 옥사이드와 알루미늄옥사이드(AL2O3) 레이어를 증착하여 유전막을 적층하는 제 2 공정; 및상기 유전막 상부에 상부 전극을 형성하는 제 3 공정을 구비함을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 1 공정에서 상기 하부 전극은 50Å 내지 300Å의 두께로 도핑된 폴리실리콘(Doped poly silicon)을 증착하고, 50Å 내지 300Å의 두께로 도핑되지 않은 폴리실리콘(Undoped poly silicon)을 증착하며, 500℃ 내지 700℃ 온도의 질소분위기에서 PH3를 도핑하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 2 공정의 상기 케미컬 옥사이드는 상기 하부 전극의 표면을 HF+SC-1(NH4OH : H2O2: H2O)으로 세정하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 3 항에 있어서,상기 케미컬 옥사이드는 5Å 내지 10Å의 두께로 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 2 공정의 상기 알루미늄옥사이드(AL2O3) 레이어는 트리메틸알루미늄 (Al(CH3)3)을 소스로 하여 형성되는 시드 레이어와 상부 레이어가 적층됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 5 항에 있어서,상기 시드 레이어는 O3가스를 반응가스로 이용하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 5 항에 있어서,상기 상부 레이어는 H20 가스를 반응가스로 이용하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 5 항 내지 제 7 항에 있어서,0.1 Torr 내지 10 Torr의 내부 압력을 유지하고, 200℃ 내지 500℃의 온도를 유지하여 공정이 수행됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 5 항에 있어서, 상기 시드 레이어는,상기 트리메틸알루미늄(Al(CH3)3) 소스를 공정 챔버 내부에 플로우시키는 제 1 단계;원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2가스를 공정 챔버 내부에 플로우시키는 제 2 단계;반응 가스인 O3가스를 플로우 시키는 제 3 단계;미반응된 O3가스를 제거하기 위하여 N2가스를 플로우 시키는 제 4 단계를 구비하며,상기 제 1 단계 내지 제 4 단계를 순차적으로 반복하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 5 항에 있어서, 상기 상부 레이어는,상기 트리메틸알루미늄(Al(CH3)3) 소스를 공정 챔버 내부에 플로우시키는 제 5 단계;원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2가스를 공정챔버 내부에 플로우시키는 제 6 단계;반응 가스인 H2O 가스를 플로우 시키는 제 7 단계; 및미반응된 H2O 가스를 제거하기 위하여 N2가스를 플로우 시키는 제 8 단계를 포함하며,상기 제 5 단계 내지 제 8 단계를 순차적으로 반복하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 5 항에 있어서,상기 Al2O3레이어는 질소 분위기에서 600℃ 내지 800℃의 고온으로 2분 내지 60분 동안 어닐됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 5 항에 있어서,상기 AL2O3레이어는 표면특성 향상을 위하여 200℃ 내지 500℃의 온도에서 2분 내지 10분 정도 자외선과 O3처리됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 5 항에 있어서,상기 Al2O3레이어는 특성 향상 및 결정화를 위하여 500℃ 내지 800℃의 온도에서 N2O 또는 N2분위기에서 퍼니스(Furnace)를 이용하여 열처리됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 3 공정의 상기 상부 전극은 화학기상증착된 TiN과 폴리실리콘이 순차적으로 증착되어 적층되는 2중막으로 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 제 3 공정의 상기 상부 전극은 폴리실리콘, TiN 또는 Ru 중 어느 하나를 재질호하는 단일막으로 형성됨을 특징으로 하는 원자층 증착 방법.
- 반도체 기판 상부에 하부 전극을 형성하는 제 1 공정;상기 하부 전극 상부에 케미컬 옥사이드와 하프늄옥사이드(HfO2) 레이어를 증착하여 유전막을 적층하는 제 2 공정; 및상기 유전막 상부에 상부 전극을 형성하는 제 3 공정을 구비함을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 16 항에 있어서,상기 제 1 공정에서 상기 하부 전극은 50Å 내지 300Å의 두께로 도핑된 폴리실리콘(Doped poly silicon)을 증착하고, 50Å 내지 300Å의 두께로 도핑되지 않은 폴리실리콘(Undoped poly silicon)을 증착하며, 500℃ 내지 700℃ 온도의 질소분위기에서 PH3를 도핑하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 16 항에 있어서,상기 제 2 공정의 상기 케미컬 옥사이드는 상기 하부 전극의 표면을 HF+SC-1(NH4OH : H2O2: H2O)으로 세정하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 18 항에 있어서,상기 케미컬 옥사이드는 5Å 내지 10Å의 두께로 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 16 항에 있어서,상기 제 2 공정의 상기 하프늄옥사이드(HfO2) 레이어는 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4또는 Hf[OC(CH3)3]4증 어느 하나를 소스로 하여형성되는 시드 레이어와 상부 레이어가 적층됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 20 항에 있어서,상기 시드 레이어는 O3가스를 반응가스로 이용하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 20 항에 있어서,상기 상부 레이어는 H20 가스를 반응가스로 이용하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 20 항 내지 제 22 항에 있어서,0.1 Torr 내지 10 Torr의 내부 압력을 유지하고, 200℃ 내지 500℃의 온도를 유지하여 공정이 수행됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 20 항에 있어서, 상기 시드 레이어는,상기 하프늄옥사이드(HfO2) 소스를 공정 챔버 내부에 플로우시키는 제 1 단계;원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2가스를 공정 챔버 내부에 플로우시키는 제 2 단계;반응 가스인 O3가스를 플로우 시키는 제 3 단계;미반응된 O3가스를 제거하기 위하여 N2가스를 플로우 시키는 제 4 단계를 구비하며,상기 제 1 단계 내지 제 4 단계를 순차적으로 반복하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 20 항에 있어서, 상기 상부 레이어는,상기 하프늄옥사이드(HfO2) 소스를 공정 챔버 내부에 플로우시키는 제 5 단계;원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2가스를 공정챔버 내부에 플로우시키는 제 6 단계;반응 가스인 H2O 가스를 플로우 시키는 제 7 단계; 및미반응된 H2O 가스를 제거하기 위하여 N2가스를 플로우 시키는 제 8 단계를 포함하며,상기 제 5 단계 내지 제 8 단계를 순차적으로 반복하여 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 20 항에 있어서,상기 하프늄옥사이드(HfO2) 레이어는 질소 분위기에서 600℃ 내지 800℃의 고온으로 2분 내지 60분 동안 어닐됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 20 항에 있어서,상기 하프늄옥사이드(HfO2) 레이어는 표면특성 향상을 위하여 200℃ 내지 500℃의 온도에서 2분 내지 10분 정도 자외선과 O3처리됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 20 항에 있어서,상기 하프늄옥사이드(HfO2) 레이어는 특성 향상 및 결정화를 위하여 500℃ 내지 800℃의 온도에서 N2O 또는 N2분위기에서 퍼니스(Furnace)를 이용하여 열처리됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 16 항에 있어서,상기 제 3 공정의 상기 상부 전극은 화학기상증착된 TiN과 폴리실리콘이 순차적으로 증착되어 적층되는 2중막으로 형성됨을 특징으로 하는 원자층 증착방법을 이용한 캐패시터 제조 방법.
- 제 16 항에 있어서,상기 제 3 공정의 상기 상부 전극은 폴리실리콘, TiN 또는 Ru 중 어느 하나를 재질호하는 단일막으로 형성됨을 특징으로 하는 원자층 증착 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086201A KR20040059453A (ko) | 2002-12-30 | 2002-12-30 | 원자층 증착 방법을 이용한 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086201A KR20040059453A (ko) | 2002-12-30 | 2002-12-30 | 원자층 증착 방법을 이용한 캐패시터 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100017960A Division KR101004545B1 (ko) | 2010-02-26 | 2010-02-26 | 캐패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040059453A true KR20040059453A (ko) | 2004-07-05 |
Family
ID=37351459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020086201A KR20040059453A (ko) | 2002-12-30 | 2002-12-30 | 원자층 증착 방법을 이용한 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040059453A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649685B1 (ko) * | 2005-08-19 | 2006-11-27 | 삼성전기주식회사 | 원자층 증착법(ａｌｄ)법을 이용한 ｐｃｂ 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터 |
-
2002
- 2002-12-30 KR KR1020020086201A patent/KR20040059453A/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649685B1 (ko) * | 2005-08-19 | 2006-11-27 | 삼성전기주식회사 | 원자층 증착법(ａｌｄ)법을 이용한 ｐｃｂ 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555543B1 (ko) | 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법 | |
| KR100705926B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100640654B1 (ko) | ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법 | |
| KR100717813B1 (ko) | 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법 | |
| KR100670747B1 (ko) | 반도체소자의 캐패시터 제조 방법 | |
| WO2004008827A2 (en) | Atomic layer deposition of high k dielectric films | |
| KR20040080291A (ko) | 고유전율 산화막 형성방법, 이 방법으로 형성된 유전막이구비된 커패시터 및 그 제조방법 | |
| KR100703833B1 (ko) | 이중 유전막을 구비한 캐패시터의 제조 방법 | |
| US20100164064A1 (en) | Capacitor and Method for Manufacturing the Same | |
| KR100716642B1 (ko) | 캐패시터의 유전막 및 그의 제조방법 | |
| KR100583155B1 (ko) | 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법 | |
| KR101004545B1 (ko) | 캐패시터 제조 방법 | |
| KR20040059453A (ko) | 원자층 증착 방법을 이용한 캐패시터 제조 방법 | |
| KR100551884B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20030085822A (ko) | 반도체 소자용 커패시터 제조방법 | |
| KR100507865B1 (ko) | 반도체소자의 캐패시터 제조 방법 | |
| KR100490658B1 (ko) | 반도체 소자의 절연박막 형성방법 | |
| KR100540476B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20020002157A (ko) | 반도체장치의 커패시터 제조방법 | |
| US20240301552A1 (en) | Ultra high-k hafnium oxide and hafnium zirconium oxide films | |
| KR100538805B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100434704B1 (ko) | 반도체소자의캐패시터 및 그 제조방법 | |
| US20040224502A1 (en) | Method for fabricating semiconductor device by using PECYCLE-CVD process | |
| KR970009031B1 (ko) | 캐패시터의 유전체막 제조방법 | |
| KR20070099999A (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| NORF | Unpaid initial registration fee |