KR100649685B1 - 원자층 증착법(ald)법을 이용한 pcb 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터 - Google Patents

원자층 증착법(ald)법을 이용한 pcb 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터 Download PDF

Info

Publication number
KR100649685B1
KR100649685B1 KR1020050076163A KR20050076163A KR100649685B1 KR 100649685 B1 KR100649685 B1 KR 100649685B1 KR 1020050076163 A KR1020050076163 A KR 1020050076163A KR 20050076163 A KR20050076163 A KR 20050076163A KR 100649685 B1 KR100649685 B1 KR 100649685B1
Authority
KR
South Korea
Prior art keywords
reaction chamber
metal
thin film
capacitor
seed layer
Prior art date
Application number
KR1020050076163A
Other languages
English (en)
Inventor
배준희
정율교
진현주
송원훈
유수현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050076163A priority Critical patent/KR100649685B1/ko
Application granted granted Critical
Publication of KR100649685B1 publication Critical patent/KR100649685B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/14Organic dielectrics
    • H01G4/145Organic dielectrics vapour deposited
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Abstract

원자층 증착법(ALD) 법을 이용한 PCB 임베디드 커페시터 제조방법 및 그로부터 제조된 커페시터가 제공된다.
본 발명은, 하부 전극을 반응챔버내에 장착하는 공정; 상기 반응챔버내 Al금속 전구체를 도입하여 상기 하부 전극상에 Al금속 전구체를 흡착시킨후, 산화가스를 공급함으로써 상기 흡착된 Al금속을 산화시켜 Al2O3 유전체 박막을 형성하는 공정; 상기 반응챔버내 루데늄소스를 공급함으로써 상기 형성된 유전체 박막상에 Ru 금속 씨드층을 형성하는 공정; 및 상기 Ru 금속 씨드층상에 상부 전극을 형성하는 공정;을 포함하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법과;
이 제조방법을 이용하여 제조된 커페시터에 관한 것이다.
ALD, 금속전구체, 루데늄, 금속 씨드층

Description

원자층 증착법(ALD)법을 이용한 PCB 임베디드 커페시터 제조방법 및 그로부터 제조된 커페시터{Method for manufacturing PCB imbedded capacitor using atomic layer deposition process, and capacitor thus obtained }
도 1은 하부 전극상에 ALD법으로 산화물 박막층을 형성하는 통상의 공정도이다.
도 2는 sputtering법으로 유전 박막상에 금속씨드층(metal seed layer)층을 형성시, 유전박막의 손상이 발생함을 보여주는 그림이다.
도 3은 본 발명의 발명에 따라 PCB 임베디드 커페시터를 제조하는 공정도이다.
본 발명은 원자층 증착법(ALD)법을 이용한 PCB 임베디드 커페시터 제조에 관한 것으로, 보다 상세하게는, 하부전극상에 Al2O3 유전박막을 형성한후 연속하여 ALD법을 이용하여 금속씨드층(metal seed layer)으로 Ru를 상기 박막상에 형성함으로써 유전박막의 손상을 최소화할 수 있는 원자층 증착법(ALD)법을 이용한 임베디 드 커페시터 제조방법 및 그로부터 제조된 커페시터에 관한 것이다.
반도체 소자의 경박단소, convergence경향, 급격한 임베디드(embedded) 경향과 입력/출력 단자 수의 증가로 인하여, 능동 집적회로 칩 주위에 커패시터를 포함한 수많은 수동 소자들은 더 작은 용량에 더 많은 기능을 탑재해야 하는 현실에 직면하고 있다. 또한 입력 단자에 안정적인 전원을 공급하기 위해 디커플링(decoupling)용 커패시터가 사용되는데, 이러한 디커플링 커패시터는 power/ground plane의 거리를 가깝게 하여 plane inductance 및 via inductance를 감소시켜 고주파 영역에서의 low impedance 영역을 확장시켜야 한다.
이러한 목적을 위하여 디커플링 커패시터를 집적회로 칩 바로 아래에 임베딩(embedding) 시키는 방법이 최적의 해결책으로 대두되고 있다. 그리고 이러한 임베딩방법중 박막을 이용한 임베디드 커패시터(thin film embedded capacitor)는 능동 집적회로 칩 아래의 인쇄회로기판(PCB) 내에 유전박막을 형성시킨 커페시터로서, power/ground plane의 거리를 가장 근접하게 배치함으로써 커패시터와 연결되는 도선의 길이를 최소화하여 고주파 영역에서의 low impedance 영역을 효과적으로 감소시킬 수 있다.
임베디드 커패시터를 위한 박막증착방법중 ALD(Atomic Layer Deposition) 방법이 이용되고 있다. 도 1은 ALD법을 이용하여 상부전극상에 유전 박막을 형성하는 통상의 공정개략도이다. 도 1에 나타난 바와 같이, 먼저 반응챔버내에 하부전극을 적치하고, 금속(A)전구체를 공급하여 그 하부전극의 상부에 흡착막을 형성한다. 이어, 반응에 참여하지 못한 금속전구체를 퍼징(purging)한후, 반응챔버내에 H2O와 같은 산소공급원을 공급한다. 이러한 산소공급원의 반응챔버내로의 유입으로 금속 A가 산화되어 AO가 상기 기판표면에 형성되며, 이후 퍼징에 의해 잔여 불순물을 제거하면 그 기판상에 AO 유전박막이 형성되는 것이다.
이와 같은 ALD법을 이용하여 박막 임베디드 커패시터를 제조하는 경우, 유전박막의 형성후 상부전극을 형성하는 방법은 크게 2가지로 알려져 있다.
먼저, 상기와 같이 형성된 박막에 sputtering방법을 통하여 금속씨드층(metal seed layer)을 형성한 후 전해도금을 통하여 원하는 금속의 상부 전극을 형성하는 방법으로서, 이때, 상기 금속 씨드층은 상기 형성된 유전 박막상에 곧바로 상부 전극을 접착형성되기 곤란하므로, 그 접착성을 도모하기 위하여 형성되는 것이다.
도 2는 이러한 sputtering법으로 유전 박막상에 금속씨드층(metal seed layer)층을 형성시, 유전박막의 손상이 발생함을 보여주는 그림이다. 도 2에 나타난 바와 같이, sputtering방법은 원자나 이온이 박막의 표면에 부딪혀 metal seed layer를 형성하기 때문에 박막의 손상을 피할 수 없을 뿐만 아니라 ALD 공정과는 다른 sputtering 공정을 이용하기 때문에 공정상의 불편함이 따르게 된다.
또다른 방법으로 ALD로 형성된 유전체 박막에 무전해 도금을 통하여 metal seed layer를 형성하고, 이후 전해도금을 통해 상부전극을 형성하는 방법이 있다. 이러한 무전해 도금은 conditioner(표면이온화), Pre-dip(산성, pH 2~3), Activator(알칼리성, pH 12~13), Reducer(환원제)등에 의한 전처리 과정을 거치게 되는데, 특히 Pre-dip과정에서 산에 의하여 Al2O3와 같은 유전체 박막이 쉽게 손상을 받게 되고, 이에 따라 원하는 유전체 특성을 얻기가 어렵다는 문제가 있다.
따라서 본 발명은 상술한 종래기술의 문제점을 해결하기 안출된 것으로서, 하부 전극상에 ALD법으로 Al2O3 유전체 박막을 형성한후, 연속하여 Ru 금속씨드층(metal seed layer)으로 형성함으로써 유전박막의 손상을 최소화할 수 있는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법 및 그로부터 제조된 커페시터를 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은,
하부 전극을 반응챔버내에 장착하는 공정;
상기 반응챔버내 Al금속 전구체를 도입하여 상기 하부 전극상에 Al금속 전구체를 흡착시킨후, 산화가스를 공급함으로써 상기 흡착된 Al금속을 산화시켜 Al2O3 유전체 박막을 형성하는 공정;
상기 반응챔버내 루데늄소스를 공급함으로써 상기 형성된 유전체 박막상에 Ru 금속 씨드층을 형성하는 공정; 및
상기 Ru 금속 씨드층상에 상부 전극을 형성하는 공정;을 포함하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법에 관한 것이다 .
또한 본 발명은,
하부 전극을 반응챔버내에 장착하는 공정;
상기 반응챔버내 Al금속 전구체를 도입하여 상기 하부 전극상에 Al금속 전구체를 흡착시킨후, 그 흡착되지 못한 Al금속 전구체를 제거하는 공정;
상기 반응챔버내 산화가스를 공급함으로써 상기 흡착된 Al금속을 산화시켜 Al2O3 유전체 박막을 형성한후, 그 잔류하는 산화가스를 제거하는 공정;
상기 반응챔버내 루데늄소스를 공급함으로써 상기 형성된 유전체 박막상에 Ru 금속 씨드층을 형성하는 공정;
상기 반응챔버내 잔류하는 루데늄소스와 반응부산물을 제거하는 공정; 및
상기 Ru 금속 씨드층상에 상부 전극을 형성하는 공정;을 포함하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법에 관한 것이다 .
또한 본 발명은 상기 제조공정으로 제조된 커패시터에 관한 것이다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
도 3은 본 발명의 발명에 따라 PCB 임베디드 커페시터를 제조하는 공정도이다. 도 3에 나타난 바와 같이, 본 발명에서는 반응챔버내에 하부 전극을 장착한다, 이러한 하부전극은 Cu, Au, Pt, Ag, Pd, Ti, Ni 등과, 이들의 합금으로 이루어 질 수 있다.
이어, 본 발명에서는 상기 하부전극이 장착된 반응챔버내로 가스상태의 Al금속 전구체를 공급한다. 이러한 Al금속 전구체로서는 TMA, 트리에칠 알루미늄(TEA)등을 사용할 수 있으며, 바람직하게는 TMA를 사용하는 것이다.
한편, 상기 챔버내에 전구체로서 TMA가 공급되는 경우, TMA는 화학적 흡착에 의해 상기 하부전극상에 흡착되고, 그 화학적 흡착물상에 물리적 흡착에 의해 증착된다. 이때, 본 발명에서는 상기 반응챔버의 온도를 300℃이하로 관리함이 바람직하다. 이후, 본 발명에서는 상기 챔버내에 질소(N2)나 아르곤(Ar)가스를 공급함으로써 상기 물리적으로 증착된 부분을 제거(purging)하면, 상기 하부전극상에 화학적으로 증착된 고체상태의 Al금속만 존재하게 된다.
다음으로 본 발명에서는 상기 반응챔버내 산화가스를 공급함으로써 상기 흡착된 Al금속을 산화시켜 Al2O3 유전체 박막을 형성한다. 이때, 반응챔버에 질소나 아르곤 가스를 공급하여 미반응 산화가스를 반응챔버로부터 제거한다.
본 발명에서는 이러한 산화가스로서 H2O나 오존(O3)가스를 사용할 수 있으며, 바람직하게는 오존가스를 사용하는 것이다.
그리고 본 발명에서는 상기 반응챔버내 루데늄소스를 공급함으로써 상기 형성된 유전체 박막상에 Ru 금속 씨드층을 형성한다. 본 발명에서는 상기 루데늄소스로서 Ru(CO)3(C6H8), Ru(CO)3(C7H10), 및 Ru(CO)3(C4H6)중 선택된 1종을 이용함이 바람직하다. 이러한 루데늄소스는 기체상태로 상기 챔버내로 공급되어 상기 유전체 박막상에 Ru 금속 씨드층을 형성한다.
이때, 본 발명에서는 상기 반응챔버내의 온도를 300℃이하로 관리함이 바람직하다.
이어, 본 발명에서는 상기 반응챔버내에 질소나 아르곤가스를 공급하여 잔류하는 루데늄소스와 반응부산물을 제거한다.
후속하여, 본 발명에서는 상기 Ru 금속 씨드층위에 상부 전극을 형성한다. 본 발명은 이러한 상부 전극을 형성하는 구체적인 공정에 제한되는 것은 아니지만, 바람직하게는 전해도금을 이용하여 상부 전극을 형성하는 것이다.
이러한 상부 전극은 Cu, Au, Pt등을 조성될 수 있으며, 본 발명은 이러한 종류에 제한 것은 아니다.
상기와 같이, 본 발명에서는 ALD법을 를 통하여 형성된 Al2O3 박막상에, 종래와 같이 sputtering이나 무전해도금을 통하여 금속 씨드층(metal seed layer)을 형성하는 방법을 대체하여, 연속하는 ALD법를 통하여 Ru 금속 씨드층을 효과적으로 형성할 수 있는 것이다.
상술한 바와 같이, 본 발명은 ALD법에 의해 형성된 Al2O3 박막상에 연속공정으로 Ru 씨드층을 형성함으로써 공정의 단순화를 도모할 수 있으며, 또한 종래 sputtering법이나 무전해 도금법으로 금속 씨드층을 형성하는 방법에서 문제되는 유전체 박막의 손상을 최소화할 수 있으므로 소망하는 유전체 특성을 갖는 커페시터를 효과적으로 제조할 수 있다.

Claims (11)

  1. 하부 전극을 반응챔버내에 장착하는 공정;
    상기 반응챔버내 Al금속 전구체를 도입하여 상기 하부 전극상에 Al금속 전구체를 흡착시킨후, 산화가스를 공급함으로써 상기 흡착된 Al금속을 산화시켜 Al2O3 유전체 박막을 형성하는 공정;
    상기 반응챔버내 루데늄소스를 공급함으로써 상기 형성된 유전체 박막상에 Ru 금속 씨드층을 형성하는 공정; 및
    상기 Ru 금속 씨드층상에 상부 전극을 형성하는 공정;을 포함하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법
  2. 제 1항에 있어서, 상기 Al금속 전구체는 TMA인 것을 특징으로 하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법
  3. 제 1항에 있어서, 상기 산화가스는 오존가스인 것을 특징으로 하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법
  4. 제 1항에서 있어서, 상기 루데늄소스는 Ru(CO)3(C6H8), Ru(CO)3(C7H10), 및 Ru(CO)3(C4H6)중 선택된 1종인 것을 특징으로 하는 ALD법을 이용한 PCB 임베디드 커 페시터 제조방법
  5. 제 1항에 있어서, 상기 외부전극은 전해도금법으로 형성됨을 특징으로 하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법
  6. 하부 전극을 반응챔버내에 장착하는 공정;
    상기 반응챔버내 Al금속 전구체를 도입하여 상기 하부 전극상에 Al금속 전구체를 흡착시킨후, 그 흡착되지 못한 Al금속 전구체를 제거하는 공정;
    상기 반응챔버내 산화가스를 공급함으로써 상기 흡착된 Al금속을 산화시켜 Al2O3 유전체 박막을 형성한후, 그 잔류하는 산화가스를 제거하는 공정;
    상기 반응챔버내 루데늄소스를 공급함으로써 상기 형성된 유전체 박막상에 Ru 금속 씨드층을 형성하는 공정;
    상기 반응챔버내 잔류하는 루데늄소스와 반응부산물을 제거하는 공정; 및
    상기 Ru 금속 씨드층상에 상부 전극을 형성하는 공정;을 포함하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법
  7. 제 6항에 있어서, 상기 Al금속 전구체는 TMA인 것을 특징으로 하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법
  8. 제 6항에 있어서, 상기 산화가스는 오존가스인 것을 특징으로 하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법
  9. 제 6항에서 있어서, 상기 루데늄소스는 Ru(CO)3(C6H8), Ru(CO)3(C7H10), 및 Ru(CO)3(C4H6)중 선택된 1종인 것을 특징으로 하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법
  10. 제 6항에 있어서, 상기 외부전극은 전해도금법으로 형성됨을 특징으로 하는 ALD법을 이용한 PCB 임베디드 커페시터 제조방법
  11. 제 1항 또는 6항의 제조방법으로 제조된 커페시터
KR1020050076163A 2005-08-19 2005-08-19 원자층 증착법(ald)법을 이용한 pcb 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터 KR100649685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050076163A KR100649685B1 (ko) 2005-08-19 2005-08-19 원자층 증착법(ald)법을 이용한 pcb 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050076163A KR100649685B1 (ko) 2005-08-19 2005-08-19 원자층 증착법(ald)법을 이용한 pcb 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터

Publications (1)

Publication Number Publication Date
KR100649685B1 true KR100649685B1 (ko) 2006-11-27

Family

ID=37713521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050076163A KR100649685B1 (ko) 2005-08-19 2005-08-19 원자층 증착법(ald)법을 이용한 pcb 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터

Country Status (1)

Country Link
KR (1) KR100649685B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085822A (ko) * 2002-05-02 2003-11-07 주성엔지니어링(주) 반도체 소자용 커패시터 제조방법
KR20040059453A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 원자층 증착 방법을 이용한 캐패시터 제조 방법
KR20040084289A (ko) * 2003-03-27 2004-10-06 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
KR20040107915A (ko) * 2003-06-16 2004-12-23 주성엔지니어링(주) 산화알루미늄막의 원자층증착방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085822A (ko) * 2002-05-02 2003-11-07 주성엔지니어링(주) 반도체 소자용 커패시터 제조방법
KR20040059453A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 원자층 증착 방법을 이용한 캐패시터 제조 방법
KR20040084289A (ko) * 2003-03-27 2004-10-06 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
KR20040107915A (ko) * 2003-06-16 2004-12-23 주성엔지니어링(주) 산화알루미늄막의 원자층증착방법

Similar Documents

Publication Publication Date Title
US7737529B2 (en) Printed circuit board with film capacitor embedded therein and method for manufacturing the same
KR100938073B1 (ko) 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의제조 방법
JP4409558B2 (ja) 薄膜キャパシタを内蔵した印刷回路基板の製造方法及びそれにより製造された印刷回路基板
KR20160064260A (ko) 나노 박막층을 구비하는 적층 세라믹 칩 부품 및 이의 제조 방법
JP4770628B2 (ja) キャパシタの製造方法
US20040126484A1 (en) Method for forming ceramic film capacitors
JP2003158378A (ja) 多層回路基板を有する電子回路装置の製造方法
JP2008034417A (ja) キャパシタの製造方法
KR100649685B1 (ko) 원자층 증착법(ald)법을 이용한 pcb 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터
JP2003082134A (ja) 樹脂物質にテクスチャーを付け、樹脂物質をデスミアリングおよび除去するための複素環式窒素化合物およびグリコールを含む組成物
EP1666410A1 (en) Hydrogen separator and process for production thereof
KR100575424B1 (ko) 금속화된 기판 물질의 제조 방법
US7675756B2 (en) Thin film-capacitor-embedded printed circuit board and method of manufacturing the same
EP2941105A1 (en) Mounting device, manufacturing method of same, and sputtering target used in said manufacturing method
KR20120053195A (ko) 내열접착력을 개선한 연성회로기판용 동박 적층 구조체 및 그의 제조방법
US20140087205A1 (en) Electrode pad, printed circuit board using the same, and method of manufacturing printed circuit board
JP4494873B2 (ja) プリント配線板、プリント配線板の製造方法およびその製造装置
JP2003253454A (ja) 電子部品のめっき方法、及び電子部品
KR20090022801A (ko) 반도체 소자의 제조방법
KR100665290B1 (ko) 박막 커패시터 내장형 인쇄회로기판의 제조방법
KR100799847B1 (ko) Pcb 내장형 박막 커패시터 및 그 제조방법
KR102485897B1 (ko) 원자층 증착 공정을 이용하여 나노급 표면 처리를 달성할 수 있는 적층 구조체 및 이를 이용한 기판의 표면 처리 방법
JP2013098404A (ja) セラミック基板と、そのセラミック基板を用いた電子部品モジュール
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
JPH1065294A (ja) セラミックス配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee