KR20040084289A - 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치 - Google Patents
루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치 Download PDFInfo
- Publication number
- KR20040084289A KR20040084289A KR1020030019258A KR20030019258A KR20040084289A KR 20040084289 A KR20040084289 A KR 20040084289A KR 1020030019258 A KR1020030019258 A KR 1020030019258A KR 20030019258 A KR20030019258 A KR 20030019258A KR 20040084289 A KR20040084289 A KR 20040084289A
- Authority
- KR
- South Korea
- Prior art keywords
- ruthenium
- layer
- forming
- containing gas
- seed layer
- Prior art date
Links
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 title claims abstract description 152
- 229910052707 ruthenium Inorganic materials 0.000 title claims abstract description 152
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 167
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000001301 oxygen Substances 0.000 claims abstract description 42
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000003860 storage Methods 0.000 claims abstract description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract 2
- 239000007789 gas Substances 0.000 claims description 40
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 17
- 239000001257 hydrogen Substances 0.000 claims description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims description 17
- 238000010926 purge Methods 0.000 claims description 15
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000000231 atomic layer deposition Methods 0.000 abstract description 18
- 239000010408 film Substances 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 150000003304 ruthenium compounds Chemical class 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
- C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
다량의 산소를 공급하지 않고도 비평탄한 반도체 기판 결과물에 용이하게 루테늄 씨드층을 형성하여, 루테늄 하부 전극과 콘택되는 스토리지 노드 콘택 플러그의 산화를 방지할 수 있는 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및 루테늄층 제조장치를 개시한다. 개시된 본 발명은, 반도체 기판 상부에 스토리지 노드 콘택 플러그가 형성된 층간 절연막을 형성한다. 그후, 상기 스토리지 노드 콘택 플러그와 콘택되도록 ALD 방식으로 루테늄 씨드층을 형성하고, 상기 루테늄 씨드층 상부에 CVD 방식으로 루테늄 메인층을 형성한다음, 상기 루테늄 메인층 및 루테늄 씨드층을 소정 부분 패터닝하여, 하부 전극을 형성한다. 다음, 상기 하부 전극 표면에 유전막을 형성하고, 상기 유전막 상부에 상부 전극을 형성한다.
Description
본 발명은 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및 루테늄층 제조장치에 관한 것으로, 보다 구체적으로는 루테늄층 증착시 스토리지 노드 콘택 플러그의 산화를 방지할 수 있는 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및 루테늄층 제조장치에 관한 것이다.
최근, 디램(DRAM), 페램(FERAM)등의 반도체 소자의 박막 전극 재료로서 비저항등의 전기적 특성이 극도로 우수한 루테늄 또는 루테늄 화합물이 적용되고 있다.
이와같은 루테늄 또는 루테늄 화합물층은 예를 들어 스퍼터링(sputtering) 또는 CVD(chemical vapor deposition)으로 주로 형성되고 있으며, 특히, CVD 방식은 균일한 두께의 박막을 제조하기 용이하다는 장점이 있으므로, 현재 고집적 반도체 제조 공정에서 주로 사용되고 있다.
CVD 방법에 의하여 루테늄층을 형성하기 위하여는 루테늄 소스가 필요한데, 종래에는 루테늄 소스로서, Ru(EtCp)2또는 Ru(OD)3가 주로 이용되고 있다.
그러나, Ru(EtCp)2를 이용하여 루테늄층을 증착하면 다음과 같은 문제점이 있다. 즉, 상기한 Ru(EtCp)2소스를 공급하여 루테늄층을 형성하는 경우, 평탄면 상부에서는 일정 두께의 박막이 형성되었으나, 어스펙트비가 크거나 임계 치수가 작은 경우, 즉, 반도체 기판 결과물이 비평탄한 경우, 도 1에 도시된 바와 같이, 반도체 기판 결과물(10) 상에 루테늄층이 전혀 증착되지 않는다. 이는 상기 Ru(EtCp)2소스가 협소한 공간으로는 제대로 공급되지 않아, 씨드층을 형성하지 못하기 때문이다.
이에따라, 현재에는 Ru(EtCp)2소스의 이동성을 증대시키기 위하여, 고압하에서 다량의 산소를 공급하여 루테늄 씨드층을 형성한다음, 공정 분위기를 낮추어 루테늄 메인층을 형성하고 있다. 즉, 상기 루테늄 씨드층은 약 30mtorr의 압력 및 1250sccm 정도의 산소를 공급한 상태에서 형성되고, 루테늄 메인층은 압력 및 산소 유량을 약 0.5Torr 및 약 45sccm 정도로 각각 낮춘 상태에서 형성한다.
그러나, 상술한 바와 같이 루테늄 씨드층 증착시 다량의 산소가 공급되기 때문에, 루테늄층내의 산소 함량이 매우 높고, 후속으로 열처리 공정을 진행하게 되면, 루테늄층내의 산소들이 스토리지 노드 콘택 플러그쪽으로 확산된다. 이렇게 확산된 산소들은 스토리지 노드 콘택 플러그를 산화시키어, 콘택 저항을 증대시킨다.
도 2는 종래의 반도체 캐패시터의 조성을 보여주는 그래프이다. 상기 그래프는 증착된 루테늄층 결과물에 소정의 이온으로 스퍼터링하여, 루테늄층이 일정 두께씩 패이게끔하므로써 스퍼터된 물질의 조성을 분석한 것이다. 도 2에 의하면, 3분간 스퍼터링을 진행하였을 때, 루테늄층 하지막 성분인 탄탈륨(Ta4f)이 나타나는 것으로 보아, 3분 이전에는 루테늄층으로 된 캐패시터 상부 전극임을 알 수 있으며, 상기 그래프에 의하면 루테늄층내에 즉, 0 내지 3분 사이에 다량의 산소가 존재함을 알 수 있었다. 이렇게 루테늄층에 함유된 다량의 산소는 후속의 열처리 공정시 캐패시터 하부의 콘택 플러그 쪽으로 확산된다.
한편, 상기 Ru(OD)3를 루테늄 소스로 사용하는 경우, 상기 Ru(OD)3자체가 다량의 산소를 포함하고 있어, 루테늄층 증착시, 스토리지 노드 콘택 플러그를 산화시키게 된다.
따라서, 본 발명의 목적은 다량의 산소를 공급하지 않고도 비평탄한 반도체 기판 결과물에 용이하게 루테늄 씨드층을 형성할 수 있는 반도체 메모리 소자의 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 루테늄 하부 전극과 콘택되는 스토리지 노드 콘택 플러그의 산화를 방지할 수 있는 반도체 메모리 소자의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기한 루테늄층을 형성하기 위한 루테늄층 제조장치를 제공하는 것이다.
도 1은 종래 기술에 따라 증착된 루테늄층의 사진이다.
도 2는 종래 기술에 따른 반도체 캐패시터의 성분을 보여주는 그래프이다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 루테늄층을 갖는 반도체 메모리 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 4는 본 발명에 따라 증착된 루테늄층의 사진이다.
도 5는 본 발명에 따른 루테늄층 제조 장치를 나타낸 도면이다.
도 6은 본 발명에 따른 반도체 캐패시터의 성분을 보여주는 그래프이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 반도체 기판 115 : 스토리지 노드 콘택 플러그
140, 160 : 루테늄 씨드층 145,165 : 루테늄 메인층
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상부에 스토리지 노드 콘택 플러그가 형성된 층간 절연막을 형성한다. 그후, 상기 스토리지 노드 콘택 플러그와 콘택되도록 ALD 방식으로 루테늄 씨드층을 형성하고, 상기 루테늄 씨드층 상부에 CVD 방식으로 루테늄 메인층을 형성한다음, 상기 루테늄 메인층 및 루테늄 씨드층을 소정 부분 패터닝하여, 하부 전극을 형성한다. 다음, 상기 하부 전극 표면에 유전막을 형성하고, 상기 유전막 상부에 상부 전극을 형성한다.
또한, 본 발명의 다른 실시예에 의한 반도체 메모리 소자의 제조방법은, 반도체 기판 상부에 스토리지 노드 콘택 플러그가 형성된 층간 절연막을 형성한다음,상기 층간 절연막 상부에 몰드 산화막 구조물을 형성하고, 상기 스토리지 노드 콘택 플러그가 노출되도록 몰드 산화막 구조물을 식각하여, 하부 전극 영역을 형성한다. 그후에, 하부 전극 영역 및 층간 절연막 상부에 ALD 방식으로 루테늄 씨드층을 형성하고, 상기 루테늄 씨드층 상부에 CVD 방식으로 루테늄 메인층을 형성한다음, 상기 루테늄 메인층 및 루테늄 씨드층을 화학적 기계적 연마하여, 하부 전극을 형성한다. 다음, 상기 하부 전극 표면에 유전막을 형성하고, 상기 유전막 상부에 ALD 방식으로 루테늄 씨드층을 형성한다음, 상기 루테늄 씨드층 상부에 CVD 방식으로 루테늄 메인층을 형성하여, 상부 전극을 형성한다.
상기 하부 및 상부 전극의 루테늄 씨드층을 형성하는 단계는, 상기 반도체 기판 결과물 상에 루테늄 소스를 공급하는 단계, 상기 챔버 및 결과물 표면을 퍼지하는 단계, 상기 반도체 기판 결과물 상부에 산소 포함 가스를 공급하는 단계, 상기 챔버 및 결과물 표면을 퍼지하는 단계, 상기 반도체 기판 결과물 상부에 수소 포함 가스를 공급하는 단계, 및 상기 챔버 및 결과물 표면을 퍼지하는 단계를 포함한다.
상기 산소 포함 가스는 O2, O3또는 H2O 가스일 수 있고, 상기 수소 포함 가스는 H2또는 NH3가스일 수 있다. 또한, 상기 산소 포함 가스 및 수소 포함 가스는 플라즈마 상태로 제공될 수 있다.
또한, 상기 하부 및 상부 전극의 루테늄 씨드층은 5 내지 50Å 두께로 형성할 수 있고, 루테늄 메인층은 50 내지 300Å 두께로 형성할 수 있다.
또한, 상기 하부 및 상부 전극의 루테늄 메인층을 형성하는 단계는, 0.4 내지 0.6Torr의 압력하에서 1 내지 50sccm의 산소 및 0.1 내지 2ccm의 루테늄 소스를 공급하여 형성할 수 있다.
상기 유전막은 탄탈륨 산화막일 수 있다.
또한, 본 발명의 다른 견지에 따른 루테늄 제조장치는, 웨이퍼가 대기중인 트랜스퍼 모듈, 상기 트랜스퍼 모듈의 일측에 상기 트랜스퍼 모듈과 연통되도록 설치되며, 루테늄 씨드층을 형성하기 위한 ALD 챔버, 상기 트랜스퍼 모듈의 타측에 상기 트랜스퍼 모듈과 연통되도록 설치되며, 루테늄 메인층을 형성하기 위한 CVD 챔버를 포함한다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 층이 개재되어질 수 있다.
첨부한 도면 도 3a 내지 도 3d는 본 발명의 실시예에 따른 루테늄층을 갖는 반도체 메모리 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다. 도 4는 본 발명에 따라 증착된 루테늄층의 사진이고, 도 5는 본 발명에 따른 루테늄층 제조 장치를 나타낸 도면이다. 도 6은 본 발명에 따른 반도체 캐패시터의 성분을 보여주는 그래프이다.
도 3a를 참조하여, 반도체 기판(100) 상부에 제 1 층간 절연막(110)을 형성한다. 이때, 반도체 기판(100) 상부에는 게이트, 소오스, 및 드레인을 포함하는 모스 트랜지스터 및 상기 드레인과 전기적으로 연결되는 비트 라인이 형성되어 있을 수 있다. 제 1 층간 절연막(110) 내부에는 상기 소오스와 전기적으로 연결되도록 스토리지 노드 콘택 플러그(115)를 공지의 방법으로 형성한다. 스토리지 노드 콘택 플러그(115)는 예를 들어, 티타늄 질화막(TiN)으로 형성될 수 있다. 제 1 층간 절연막(110) 및 티타늄 질화막으로 된 스토리지 노드 콘택 플러그(115) 상부에 제 2 층간 절연막(120), 에치 스톱퍼(125) 및 제 3 층간 절연막(130)을 순차적으로 형성하여 몰드 산화막 구조물을 형성한다. 제 2 및 제 3 층간 절연막(120,130)은 실리콘 산화막, 예를 들어 플라즈마-TEOS막일 수 있고, 에치 스톱퍼(125)는 제 2 및 제 3 층간 절연막(120,130)과 식각 선택비가 상이한 막, 예를 들어 실리콘 질화막일 수 있다. 이들 제 2 층간 절연막(120), 에치 스톱퍼(125) 및 제 3 층간 절연막(130)은 하부 전극의 높이를 결정한다.
다음, 제 3 층간 절연막(130), 에치 스톱퍼(125) 및 제 2 층간 절연막(120)을 스토리지 노드 콘택 플러그(115)가 노출되도록 소정 부분 식각하여, 하부 전극영역(135)을 한정한다.
도 3b에서와 같이, 하부 전극 영역 및 제 3 층간 절연막(130) 상부에 루테늄 씨드층(140)을 형성한다. 본 발명의 루테늄 씨드층(140)은 ALD(atomic layer deposition) 방식으로 약 5 내지 50Å 두께로 형성된다. ALD 방식에 의하여 루테늄 씨드층(140)을 형성하는 공정은 예를들어, (a) 반도체 기판 결과물상에 루테늄 소스를 공급하는 공정, (b) 퍼지하는 공정, (c) 산소 포함 가스를 공급하는 공정, (d) 퍼지하는 공정, (e) 수소 포함 가스를 공급하는 공정 및 (f) 퍼지하는 일련의 공정으로 진행될 수 있다. 이러한 일련의 공정은 루테늄 씨드층(140)의 두께를 고려하여 반복 진행될 수 있다.
상기 루테늄 소스로는 예를 들어 Ru(EtCp)2가 이용될 수 있으며, 산소 포함 가스로는 O2, O3또는 H2O가 이용될 수 있고, 수소 포함 가스로는 H2또는 NH3가스가 이용될 수 있다. 여기서, 상기 산소 포함 가스를 공급하는 공정 및/또는 상기 수소 포함 가스를 공급하는 공정에서, 상기 산소 및 수소를 플라즈마 상태로 제공하면 증착이 활성화된다. 또한, 상기 수소 포함 가스를 공급하는 공정은 씨드층(140)내의 산소등의 불순물을 제거하는 역할을 한다.
이러한 루테늄 씨드층(140)은 ALD 방식에 의하여 형성되므로, 다량의 산소를 공급하지 않고도 협소하며 비평탄한 영역에 균일한 두께로 씨드층을 형성할 수 있다.
루테늄 씨드층(140) 상부에 루테늄 메인층(145)을 증착한다. 루테늄메인층(145)은 씨드층(140) 형성 방식보다는 빠른 증착 속도를 가지는 방식으로 형성할 수 있으며, 예를 들어, CVD(chemical vapor deposition) 방식으로 형성할 수 있다. 이러한 루테늄 메인층(145)은 0.4 내지 0.6 Torr의 압력에서, 1 내지 50sccm 정도의 산소 및 0.1 내지 2ccm 정도의 루테늄 소스를 공급하여 형성할 수 있다. 아울러, 루테늄 메인층(145)은 약 50 내지 300Å 두께로 증착한다.
이때, 루테늄 메인층(145)은 루테늄 씨드층(140)이 형성되어 있는 상태에서 증착되므로, 협소한 공간이라도 일정 두께만큼 용이하게 증착된다.
여기서, 도 4는 본 발명에 따라 증착된 루테늄층의 사진으로, ALD 방식으로 루테늄 씨드층(140)을 형성하고, CVD 방식으로 루테늄 메인층(145)을 형성한 결과, 종래와 달리 비평탄한 반도체 기판 결과물 상부에 루테늄층이 고르게 증착되었다.
또한, 본 발명의 루테늄 씨드층(140) 및 루테늄 메인층(145)은 도 5에 도시된 바와 같이 ALD 챔버 및 CVD 챔버가 머지된 루테늄층 제조 장치(200)에서 제작될 수 있다. 보다 자세히 설명하면, 본 발명의 루테늄 제조 장치(200)는 트랜스퍼 모듈(transfer module:210), 트랜스퍼 모듈(210)의 일측에 배치되는 ALD 챔버(220) 및 트랜스퍼 모듈(210)의 타측에 배치되는 CVD 챔버(230)로 구성된다. 이러한 루테늄 제조 장치(200)는 ALD 챔버(220) 및 CVD 챔버(230)가 트랜스퍼 모듈(210)에 의하여 연결되어 있으므로, 진공의 단절없이 루테늄 씨드층(140) 및 루테늄 메인층(145)을 증착할 수 있다.
그후, 도 3c에서와 같이, 루테늄 메인층(145) 상부에 희생층(도시되지 않음)을 증착한다음, 제 3 층간 절연막(130) 표면이 노출되도록 희생층, 루테늄메인층(145) 및 루테늄 씨드층(140)을 화학적 기계적 연마하여, 콘케이브 형태의 하부 전극(150)을 형성한다.
다음, 도 3d에 도시된 바와 같이, 하부 전극(150) 표면 및 제 3 층간 절연막(130) 상부에 유전막(155)을 증착하고, 유전막 상부에 상부 전극(170)을 형성한다. 이때, 유전막(155)으로는 예를 들어, 탄탈륨 산화막(TaO)이 이용될 수 있고, 상부 전극(170)으로는 예를 들어 루테늄층이 이용될 수 있다. 여기서, 상부 전극(170) 역시, ALD 방식으로 루테늄 씨드층(160)을 형성하고, 그 상부에 CVD 방식으로 루테늄 메인층(165)을 형성한다.
여기서, 도 6은 본 발명의 캐패시터의 성분을 조사한 그래프이다. 상기한 그래프에 의하면, 루테늄 상부 전극에 해당하는 부분을 약 4분 동안 스퍼터링한 결과, 루테늄 성분만이 대부분 나타나고, 4분이 경과한 후 탄탈륨 성분 및 산소 성분이 나타났다. 이러한 결과, 본 발명과 같이 루테늄층을 형성하면, 루테늄층내에 산소 성분이 거의 존재하지 않게 되어, 후속 열처리시, 산소의 확산을 방지할 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 캐패시터의 전극층을 구성하는 루테늄층 증착시, ALD 방식에 의하여 루테늄 씨드층을 형성한다음, CVD 방식에 의하여 루테늄 메인층을 형성한다.
이와같이, ALD 방식에 의하여 루테늄 씨드층을 형성함으로써, 고압하에서 다량의 산소를 공급하지 않고도, 어스펙트비가 큰 비평탄한 결과물 상에 박막의 씨드층을 형성할 수 있다. 더욱이, 씨드층이 형성된 상태에서 CVD 방식에 의하여 루테늄 메인층을 형성하므로, 고압하에서 다량의 산소를 공급하지 않고도 일정 두께의 루테늄층을 빠른 속도로 증착할 수 있다. 이에따라, 씨드층 및 메인층 형성시 다량의 산소 공급이 요구되지 않으므로, 스토리지 노드 콘택 플러그로의 산소 확산을 방지할 수 있어, 콘택 저항을 감소할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
Claims (27)
- 반도체 기판 상부에 스토리지 노드 콘택 플러그가 형성된 층간 절연막을 형성하는 단계;상기 스토리지 노드 콘택 플러그와 콘택되도록 ALD 방식으로 루테늄 씨드층을 형성하는 단계;상기 루테늄 씨드층 상부에 CVD 방식으로 루테늄 메인층을 형성하는 단계;상기 루테늄 메인층 및 루테늄 씨드층을 소정 부분 패터닝하여, 하부 전극을 형성하는 단계;상기 하부 전극 표면에 유전막을 형성하는 단계; 및상기 유전막 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 ALD 방식으로 루테늄 씨드층을 형성하는 단계는,상기 반도체 기판 결과물 상에 루테늄 소스를 공급하는 단계;상기 챔버 및 결과물 표면을 퍼지하는 단계;상기 반도체 기판 결과물 상부에 산소 포함 가스를 공급하는 단계;상기 챔버 및 결과물 표면을 퍼지하는 단계;상기 반도체 기판 결과물 상부에 수소 포함 가스를 공급하는 단계; 및상기 챔버 및 결과물 표면을 퍼지하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 2 항에 있어서, 상기 산소 포함 가스는 O2, O3또는 H2O 가스인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 2 항에 있어서, 상기 수소 포함 가스는 H2또는 NH3가스인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 2 항에 있어서, 상기 산소 포함 가스 및 수소 포함 가스는 플라즈마 상태로 제공되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 2 항에 있어서, 상기 루테늄 씨드층은 5 내지 50Å 두께로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 루테늄 메인층을 형성하는 단계는, 0.4 내지 0.6Torr의 압력하에서 1 내지 50sccm의 산소 및 0.1 내지 2ccm의 루테늄 소스를 공급하여 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 7 항에 있어서, 상기 루테늄 메인층은 50 내지 300Å 두께로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 유전막은 탄탈륨 산화막인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 상부 전극을 형성하는 단계는,상기 유전막 상부에 ALD 방식으로 루테늄 씨드층을 형성하는 단계; 및상기 루테늄 씨드층 상부에 CVD 방식으로 루테늄 메인층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 10 항에 있어서, 상기 ALD 방식으로 루테늄 씨드층을 형성하는 단계는,상기 반도체 기판 결과물 상에 루테늄 소스를 공급하는 단계;상기 챔버 및 결과물 표면을 퍼지하는 단계;상기 반도체 기판 결과물 상부에 산소 포함 가스를 공급하는 단계;상기 챔버 및 결과물 표면을 퍼지하는 단계;상기 반도체 기판 결과물 상부에 수소 포함 가스를 공급하는 단계; 및상기 챔버 및 결과물 표면을 퍼지하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 11 항에 있어서, 상기 산소 포함 가스는 O2, O3또는 H2O 가스인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 11 항에 있어서, 상기 수소 포함 가스는 H2또는 NH3가스인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 11 항에 있어서, 상기 산소 포함 가스 및 수소 포함 가스는 플라즈마 상태로 제공되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 11 항에 있어서, 상기 루테늄 씨드층은 5 내지 50Å 두께로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 10 항에 있어서, 상기 루테늄 메인층을 형성하는 단계는, 0.4 내지 0.6Torr의 압력하에서 1 내지 50sccm의 산소 및 0.1 내지 2ccm의 루테늄 소스를 공급하여 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 18 항에 있어서, 상기 루테늄 메인층은 50 내지 300Å 두께로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 반도체 기판 상부에 스토리지 노드 콘택 플러그가 형성된 층간 절연막을 형성하는 단계;상기 층간 절연막 상부에 몰드 산화막 구조물을 형성하는 단계;상기 스토리지 노드 콘택 플러그가 노출되도록 몰드 산화막 구조물을 식각하여, 하부 전극 영역을 형성하는 단계;상기 하부 전극 영역 및 층간 절연막 상부에 ALD 방식으로 루테늄 씨드층을 형성하는 단계;상기 루테늄 씨드층 상부에 CVD 방식으로 루테늄 메인층을 형성하는 단계;상기 루테늄 메인층 및 루테늄 씨드층을 화학적 기계적 연마하여, 하부 전극을 형성하는 단계;상기 하부 전극 표면에 유전막을 형성하는 단계;상기 유전막 상부에 ALD 방식으로 루테늄 씨드층을 형성하는 단계; 및상기 루테늄 씨드층 상부에 CVD 방식으로 루테늄 메인층을 형성하여, 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 18 항에 있어서, 상기 하부 및 상부 전극의 루테늄 씨드층을 형성하는 단계는,상기 반도체 기판 결과물 상에 루테늄 소스를 공급하는 단계;상기 챔버 및 결과물 표면을 퍼지하는 단계;상기 반도체 기판 결과물 상부에 산소 포함 가스를 공급하는 단계;상기 챔버 및 결과물 표면을 퍼지하는 단계;상기 반도체 기판 결과물 상부에 수소 포함 가스를 공급하는 단계; 및상기 챔버 및 결과물 표면을 퍼지하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 19 항에 있어서, 상기 산소 포함 가스는 O2, O3또는 H2O 가스인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 19 항에 있어서, 상기 수소 포함 가스는 H2또는 NH3가스인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 19 항에 있어서, 상기 산소 포함 가스 및 수소 포함 가스는 플라즈마 상태로 제공되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 19 항에 있어서, 상기 하부 및 상부 전극의 루테늄 씨드층은 5 내지 50Å 두께로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 18 항에 있어서, 상기 하부 및 상부 전극의 루테늄 메인층을 형성하는 단계는, 0.4 내지 0.6Torr의 압력하에서 1 내지 50sccm의 산소 및 0.1 내지 2ccm의 루테늄 소스를 공급하여 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 18 항에 있어서, 상기 하부 및 상부 전극의 루테늄 메인층은 50 내지 300Å 두께로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 19 항에 있어서, 상기 유전막은 탄탈륨 산화막인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 웨이퍼가 대기중인 트랜스퍼 모듈;상기 트랜스퍼 모듈의 일측에 상기 트랜스퍼 모듈과 연통되도록 설치되며, 루테늄 씨드층을 형성하기 위한 ALD 챔버; 및상기 트랜스퍼 모듈의 타측에 상기 트랜스퍼 모듈과 연통되도록 설치되며, 루테늄 메인층을 형성하기 위한 CVD 챔버를 포함하는 것을 특징으로 하는 루테늄 제조 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0019258A KR100505680B1 (ko) | 2003-03-27 | 2003-03-27 | 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치 |
| US10/801,208 US20040224475A1 (en) | 2003-03-27 | 2004-03-16 | Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices |
| US11/616,406 US7842581B2 (en) | 2003-03-27 | 2006-12-27 | Methods of forming metal layers using oxygen gas as a reaction source and methods of fabricating capacitors using such metal layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0019258A KR100505680B1 (ko) | 2003-03-27 | 2003-03-27 | 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040084289A true KR20040084289A (ko) | 2004-10-06 |
| KR100505680B1 KR100505680B1 (ko) | 2005-08-03 |
Family
ID=33411575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0019258A KR100505680B1 (ko) | 2003-03-27 | 2003-03-27 | 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040224475A1 (ko) |
| KR (1) | KR100505680B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649685B1 (ko) * | 2005-08-19 | 2006-11-27 | 삼성전기주식회사 | 원자층 증착법(ａｌｄ)법을 이용한 ｐｃｂ 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터 |
| KR20070026261A (ko) * | 2005-09-05 | 2007-03-08 | 동경 엘렉트론 주식회사 | 성막 방법 및 반도체 장치의 제조 방법 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7494927B2 (en) | 2000-05-15 | 2009-02-24 | Asm International N.V. | Method of growing electrical conductors |
| KR100614801B1 (ko) * | 2004-07-05 | 2006-08-22 | 삼성전자주식회사 | 반도체 장치의 막 형성방법 |
| US8025922B2 (en) | 2005-03-15 | 2011-09-27 | Asm International N.V. | Enhanced deposition of noble metals |
| US7666773B2 (en) | 2005-03-15 | 2010-02-23 | Asm International N.V. | Selective deposition of noble metal thin films |
| US7273814B2 (en) * | 2005-03-16 | 2007-09-25 | Tokyo Electron Limited | Method for forming a ruthenium metal layer on a patterned substrate |
| KR100655139B1 (ko) * | 2005-11-03 | 2006-12-08 | 주식회사 하이닉스반도체 | 캐패시터 제조 방법 |
| KR100672766B1 (ko) * | 2005-12-27 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR101379015B1 (ko) * | 2006-02-15 | 2014-03-28 | 한국에이에스엠지니텍 주식회사 | 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층 |
| WO2007102333A1 (ja) * | 2006-02-28 | 2007-09-13 | Tokyo Electron Limited | ルテニウム膜の成膜方法およびコンピュータ読取可能な記憶媒体 |
| KR101544198B1 (ko) | 2007-10-17 | 2015-08-12 | 한국에이에스엠지니텍 주식회사 | 루테늄 막 형성 방법 |
| US7655564B2 (en) | 2007-12-12 | 2010-02-02 | Asm Japan, K.K. | Method for forming Ta-Ru liner layer for Cu wiring |
| US7799674B2 (en) | 2008-02-19 | 2010-09-21 | Asm Japan K.K. | Ruthenium alloy film for copper interconnects |
| US7808106B1 (en) * | 2008-05-09 | 2010-10-05 | Eric Eisenbraun | Nano-laminate difussion barrier for direct electrochemical deposition copper |
| US8084104B2 (en) | 2008-08-29 | 2011-12-27 | Asm Japan K.K. | Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition |
| US8133555B2 (en) | 2008-10-14 | 2012-03-13 | Asm Japan K.K. | Method for forming metal film by ALD using beta-diketone metal complex |
| US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| US8329569B2 (en) | 2009-07-31 | 2012-12-11 | Asm America, Inc. | Deposition of ruthenium or ruthenium dioxide |
| KR20110054840A (ko) * | 2009-11-18 | 2011-05-25 | 주식회사 아토 | 샤워헤드 어셈블리 및 이를 구비한 박막증착장치 |
| US8871617B2 (en) | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
| US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
| JP6594768B2 (ja) | 2015-12-25 | 2019-10-23 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
| JP6560991B2 (ja) * | 2016-01-29 | 2019-08-14 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP6561001B2 (ja) * | 2016-03-09 | 2019-08-14 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム |
| US10411017B2 (en) * | 2017-08-31 | 2019-09-10 | Micron Technology, Inc. | Multi-component conductive structures for semiconductor devices |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303972B1 (en) * | 1998-11-25 | 2001-10-16 | Micron Technology, Inc. | Device including a conductive layer protected against oxidation |
| US6421223B2 (en) * | 1999-03-01 | 2002-07-16 | Micron Technology, Inc. | Thin film structure that may be used with an adhesion layer |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| KR100472731B1 (ko) * | 2000-06-30 | 2005-03-08 | 주식회사 하이닉스반도체 | 씨드층 제거 공정을 생략할 수 있는 반도체 메모리 소자제조 방법 |
| US6461909B1 (en) * | 2000-08-30 | 2002-10-08 | Micron Technology, Inc. | Process for fabricating RuSixOy-containing adhesion layers |
| KR100387264B1 (ko) * | 2000-12-29 | 2003-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| JP2002231656A (ja) * | 2001-01-31 | 2002-08-16 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3863391B2 (ja) * | 2001-06-13 | 2006-12-27 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| KR100425450B1 (ko) * | 2001-06-26 | 2004-03-30 | 삼성전자주식회사 | 금속-절연층-금속 캐패시터 제조 방법 |
| JP4088052B2 (ja) * | 2001-07-17 | 2008-05-21 | 株式会社東芝 | 半導体装置の製造方法 |
| US20030020122A1 (en) * | 2001-07-24 | 2003-01-30 | Joo Jae Hyun | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby |
| US20090004850A1 (en) * | 2001-07-25 | 2009-01-01 | Seshadri Ganguli | Process for forming cobalt and cobalt silicide materials in tungsten contact applications |
| KR100418573B1 (ko) * | 2001-09-14 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| KR20030025672A (ko) * | 2001-09-22 | 2003-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조방법 |
| KR100805843B1 (ko) * | 2001-12-28 | 2008-02-21 | 에이에스엠지니텍코리아 주식회사 | 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템 |
| KR100413606B1 (ko) * | 2001-12-31 | 2004-01-03 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| US6824816B2 (en) * | 2002-01-29 | 2004-11-30 | Asm International N.V. | Process for producing metal thin films by ALD |
| US6713373B1 (en) * | 2002-02-05 | 2004-03-30 | Novellus Systems, Inc. | Method for obtaining adhesion for device manufacture |
| US6846098B2 (en) * | 2002-05-16 | 2005-01-25 | Eastman Kodak Company | Light diffuser with variable diffusion |
| US7910165B2 (en) * | 2002-06-04 | 2011-03-22 | Applied Materials, Inc. | Ruthenium layer formation for copper film deposition |
| JP2004063807A (ja) * | 2002-07-29 | 2004-02-26 | Elpida Memory Inc | 半導体装置の製造方法 |
| US6967154B2 (en) * | 2002-08-26 | 2005-11-22 | Micron Technology, Inc. | Enhanced atomic layer deposition |
| US20040175845A1 (en) * | 2003-03-03 | 2004-09-09 | Molla Jaynal A. | Method of forming a flux concentrating layer of a magnetic device |
| US6737313B1 (en) * | 2003-04-16 | 2004-05-18 | Micron Technology, Inc. | Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer |
| JP4744788B2 (ja) * | 2003-05-22 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6900127B2 (en) * | 2003-08-27 | 2005-05-31 | Texas Instruments Incorporated | Multilayer integrated circuit copper plateable barriers |
| US7107998B2 (en) * | 2003-10-16 | 2006-09-19 | Novellus Systems, Inc. | Method for preventing and cleaning ruthenium-containing deposits in a CVD apparatus |
| US7074719B2 (en) * | 2003-11-28 | 2006-07-11 | International Business Machines Corporation | ALD deposition of ruthenium |
| KR100614801B1 (ko) * | 2004-07-05 | 2006-08-22 | 삼성전자주식회사 | 반도체 장치의 막 형성방법 |
| WO2006014034A1 (en) * | 2004-08-04 | 2006-02-09 | Industry-University Cooperation Foundation Hanyang University | Remote plasma atomic layer deposition apparatus and method using dc bias |
| CN101527263B (zh) * | 2005-02-17 | 2013-03-20 | 株式会社日立国际电气 | 半导体器件的制造方法 |
-
2003
- 2003-03-27 KR KR10-2003-0019258A patent/KR100505680B1/ko not_active IP Right Cessation
-
2004
- 2004-03-16 US US10/801,208 patent/US20040224475A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649685B1 (ko) * | 2005-08-19 | 2006-11-27 | 삼성전기주식회사 | 원자층 증착법(ａｌｄ)법을 이용한 ｐｃｂ 임베디드커페시터 제조방법 및 그로부터 제조된 커페시터 |
| KR20070026261A (ko) * | 2005-09-05 | 2007-03-08 | 동경 엘렉트론 주식회사 | 성막 방법 및 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100505680B1 (ko) | 2005-08-03 |
| US20040224475A1 (en) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100505680B1 (ko) | 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치 | |
| KR100672766B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100728959B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| KR100376266B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US7923343B2 (en) | Capacitor of semiconductor device and method for forming the same | |
| KR100763506B1 (ko) | 커패시터 제조 방법 | |
| KR20060136191A (ko) | 커패시터 제조 방법 | |
| KR100670726B1 (ko) | 반도체 소자의 캐패시터 및 그 형성방법 | |
| KR101082097B1 (ko) | 반도체 소자의 커패시터 및 형성 방법 | |
| KR100476374B1 (ko) | 반도체소자 제조 방법 | |
| KR100503961B1 (ko) | 커패시터 제조 방법 | |
| KR100359784B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20050029814A (ko) | 루테늄막 제조방법 및 이를 이용한 ｍｉｍ 캐패시터의제조방법 | |
| KR100387262B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR101016952B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100694991B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100596424B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100406547B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20000003482A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR20010106713A (ko) | 캐패시터 제조 방법 | |
| KR20040001272A (ko) | 접착층을 이용한 반도체 소자의 배선 형성 방법 | |
| KR20030002891A (ko) | 캐패시터 제조 방법 | |
| KR20050122072A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20050073752A (ko) | 금속 전극을 이용한 실린더형 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120706 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |