JP2004063807A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004063807A
JP2004063807A JP2002220468A JP2002220468A JP2004063807A JP 2004063807 A JP2004063807 A JP 2004063807A JP 2002220468 A JP2002220468 A JP 2002220468A JP 2002220468 A JP2002220468 A JP 2002220468A JP 2004063807 A JP2004063807 A JP 2004063807A
Authority
JP
Japan
Prior art keywords
film
oxide film
semiconductor device
manufacturing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002220468A
Other languages
English (en)
Inventor
Kenichi Koyanagi
小柳　賢一
Hiroshi Sakuma
佐久間　浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2002220468A priority Critical patent/JP2004063807A/ja
Priority to KR1020030052066A priority patent/KR100573554B1/ko
Priority to TW092120688A priority patent/TWI239097B/zh
Priority to US10/630,444 priority patent/US7303973B2/en
Publication of JP2004063807A publication Critical patent/JP2004063807A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】金属膜上に金属の酸化膜を成膜する場合、該金属の酸化膜の異常成長を抑制する。
【解決手段】開示される半導体装置の製造方法は、Ｒｕから成る下部電極１３を形成した半導体基板１を反応炉内に収容して、反応炉内に所望の金属であるタンタルを含んだＰＥＴを原料ガスとして導入してＣＶＤ法により酸化タンタル膜を形成する第１段階Ｓ１と、この第１段階Ｓ１に続いて、第１段階Ｓ１において反応炉内に導入されたＰＥＴ及び第１段階Ｓ１で発生した副生成物を反応炉内から窒素ガスにより除去する第２段階Ｓ２とを１ステップとして、このステップを繰り返すことにより、最終的に必要な膜厚の酸化タンタル膜を成膜する。
【選択図】　　　図４

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に係り、詳しくは、下部電極としてルテニウム（Ｒｕ）のような触媒作用を有する金属を用いたキャパシタ（情報記憶用容量素子）を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の代表として知られているＬＳＩ（大規模集積回路）は、メモリ製品とロジック製品とに大別されるが、最近の半導体製造技術の進歩につれて、特に前者における発展がめざましい。また、メモリ製品は、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）と、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）とに分類されるが、これらのメモリ製品はほとんどが、集積度の点で優れているＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタによって構成されている。また、特にＤＲＡＭはＳＲＡＭに比較して上述したような高集積化の利点をより大きく生かせるため、コストダウンが図れるので、情報機器等における各種の記憶装置に広く適用されている。
【０００３】
ＤＲＡＭは、スイッチング動作を行なうＭＯＳ型トランジスタから成るメモリセル選択用トランジスタと、このメモリセル選択用トランジスタに接続されたキャパシタとにより１つのメモリセルを構成して、キャパシタの電荷の有無により情報を記憶する。ここで、最近の情報化社会の発展に伴う記憶される情報の増大につれて、半導体基板上に形成されるキャパシタの占有面積は制約されてくるので、個々のメモリセルのキャパシタの容量を増加させる工夫が必要になる。もしキャパシタが情報を記憶するのに十分な容量を有していないと、外部からのノイズ信号等の影響で容易に誤動作するようになるので、ソフトエラーで代表されるようなエラーが生じ易くなる。
【０００４】
従来から、ＤＲＡＭのキャパシタの容量絶縁膜としては、酸化シリコン（ＳｉＯ２）膜、窒化シリコン（ＳｉＮ）膜、あるいは酸化タンタル（Ｔａ２Ｏ５）膜のような金属酸化膜等が用いられている。このような容量絶縁膜の中で、特に金属酸化膜である酸化タンタル膜は、酸化シリコン膜、窒化シリコン膜等に比べて大きな誘電率を有しているので、酸化タンタル膜を容量絶縁膜として用いることにより、大きな容量を有するキャパシタを構成することができる。このような酸化タンタル膜の成膜は、一般に、成膜の容易さの点から化学的気相成長法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）により行われている。また、キャパシタの容量を増加させる方法として、下部電極の形状をシリンダ型のような立体構造に構成することも行われている。
【０００５】
また、酸化タンタル膜のような大きな誘電率を有する容量絶縁膜を下部電極上に成膜してキャパシタを形成する場合、下部電極として表面が酸化してもその酸化膜が導電性を示すことにより容量の低下を防止できるＲｕのような金属を用い、さらに上部電極としても同Ｒｕのような金属を用いたＭＩＭ（Ｍｅｔａｌ　ＩｎｓｕｌａｔｏｒＭｅｔａｌ）型のキャパシタを構成することが行われている。上述したように下部電極の形状をシリンダ型のような立体構造に構成し、かつＭＩＭ型のキャパシタを備える半導体装置の製造方法が、例えば特開２００１−３１３３７９号公報に開示されている。以下、図１３を参照して、同半導体装置の製造方法を工程順に説明する。
まず、図１３（ａ）に示すように、予め例えばＰ型半導体基板１２１上にＭＯＳ型トランジスタから成るメモリセルトランジスタ１２６を形成し、酸化シリコン膜１２７に形成したコンタクトホール１２８に容量コンタクト１２９を形成した後、全面にプラズマ酸窒化膜シリコン膜１３０を介してプラズマ酸化シリコン膜１３１を形成する。次に、プラズマ酸化シリコン膜１３１に形成したシリンダ溝１３２にバリア膜１３３を介してＲｕから成る下部電極１３４を形成する。次に、下部電極１３４上にＲｕから成る選択成長膜１３５を形成する。符号１２２は素子分離領域、１２３はゲート酸化膜、１２４はゲート電極、１２５はＮ型拡散領域である。
【０００６】
次に、図１３（ｂ）に示すように、ＣＶＤ法により全面に酸化タンタル膜から成る容量絶縁膜１３６を形成する。酸化タンタル膜の成膜は、原料ガスとしてタンタル化合物である例えばペンタエトキシタンタル［Ｔａ（ＯＣ２Ｈ５）５：以下、ＰＥＴとも称する］を及び酸素（Ｏ２）ガスを反応炉に導入して行なう。次に、図１３（ｃ）に示すように、Ｒｕから成る上部電極膜１３７を成膜した後パターニングして上部電極を形成することにより、キャパシタを形成する。
また、上記公報と同様な半導体装置の製造方法が、例えば特開２００２−２６２７３号公報にも開示されている。
【０００７】
図１４は、上述したような従来の半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスの一例を示す図である。所定の成膜温度及び成膜圧力に維持された反応室内に半導体基板を収容した後、時刻ｔ１００において反応室内に、タンタル化合物であるＰＥＴを窒素（Ｎ２）キャリアガスで憤霧し気化させた原料ガスと同時に、酸素ガスをそれぞれ一定量ずつ導入して、酸化タンタル膜の成膜を開始する。そして、所定時間経過後の時刻ｔ２００において原料ガスと酸素ガスの導入を同時に停止する。ここで、酸素ガスは、酸化タンタル膜を成膜したときに発生し易い酸素の空孔を充填し、かつ有機物を除去するために用いられている。また、上述のような成膜シーケンスを用いた従来の半導体装置の製造方法では、一回の連続した原料ガスの導入により最終的に必要な膜厚の容量絶縁膜を成膜している。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法では、下地すなわち下部電極の形状によっては、酸化タンタル膜が異常成長してしまう場合があることがわかった。特に、シリンダ溝のアスペクト比が高くなった場合や、複数のシリンダ溝の占有面積が大きくなった場合等において、上記従来の半導体装置の製造方法により酸化タンタル膜から成る容量絶縁膜を形成しようとすると、シリンダ溝内には容量絶縁膜がほとんど成長せず、シリンダ溝上部において異常成長することがわかった。このような異常成長は、シリンダ溝のアスペクト比が低い場合や、下部電極の形状がシリンダ構造ではなく平坦な構造の場合にはほとんどみられなかった。
【０００９】
これらのことから、この発明の発明者らは、そのように酸化タンタル膜が異常成長し易くなるのは、以下に説明するような現象に基づくものと推測した。
例えば、図１３に示したような従来の半導体装置の製造方法において、シリンダ溝１３２にＲｕから成る下部電極１３４を形成した後、酸化タンタル膜から成る容量絶縁膜１３６を形成すると、Ｒｕが触媒として作用して原料ガスの分解を促進して酸化タンタル膜を成長させ、さらに分解により生じた酸素、炭素、窒素成分等を含んだ副生成物が酸化タンタル膜の成長を促進する。そして、原料ガスの分解の進行につれて、シリンダ溝１３２内に副生成物が充填されてしまうため、この後シリンダ溝１３２内に原料ガスが供給されなくなるので、シリンダ溝１３２の側壁及び底部には酸化タンタル膜が成長しなくなる。一方、シリンダ溝１３２の上部には多量の副生成物が形成されるのでその作用により酸化タンタル膜の成長が爆発的に行われるようになって、酸化タンタル膜が異常成長するようになる。したがって、カバレッジが著しく低下する。
図１５は、そのようにシリンダ溝１３２の上部に異常成長した酸化タンタル膜から成る容量絶縁膜１３６を概略的に示す図である。このように、カバレッジが低下すると、この後に酸化タンタル膜上に上部電極を形成してキャパシタを完成させた場合に、下部電極と上部電極とが短絡し易くなるので、キャパシタが動作不良になってしまう。
【００１０】
この発明は、上述の事情に鑑みてなされたもので、金属膜上に金属の酸化膜を成膜する場合、該金属の酸化膜の異常成長を抑制することができるようにした半導体装置の製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、半導体装置の製造方法に係り、上面に金属膜が形成された半導体基板を収容した反応室内に所望の金属を含んだ原料ガスを導入し、気相成長法により上記金属膜上に上記所望の金属の酸化膜を形成する第１段階と、上記第１段階に続いて、上記第１段階において上記反応室内に導入された上記原料ガス及び上記第１段階で発生した副生成物を上記反応室内から除去する第２段階とを１ステップとして、上記ステップを複数回繰り返し行なうことを特徴としている。
【００１２】
また、請求項２記載の発明は、キャパシタを有する半導体装置の製造方法に係り、上面に上記キャパシタの下部電極となる金属膜が形成された半導体基板を収容した反応室内に所望の金属を含んだ原料ガスを導入し、気相成長法により上記金属膜上に上記所望の金属の酸化膜を形成する第１段階と、上記第１段階に続いて、上記第１段階において上記反応室内に導入された上記原料ガス及び上記第１段階で発生した副生成物を上記反応室内から除去する第２段階とを１ステップとして、上記ステップを複数回繰り返して上記金属膜上に上記金属の酸化膜を成膜することにより上記キャパシタの容量絶縁膜を形成する工程と、上記容量絶縁膜上に上記キャパシタの上部電極を形成する工程とを含むことを特徴としている。
【００１３】
また、請求項３記載の発明は、請求項１又は２記載の半導体装置の製造方法に係り、上記半導体基板は、上面にシリンダ溝を備え、上記金属膜は上記シリンダ溝の底部及び内側面上に形成されていることを特徴としている。
【００１４】
また、請求項４記載の発明は、請求項１、２又は３記載の半導体装置の製造方法に係り、上記第２段階において上記原料ガスとは異なるガスを上記反応室内に導入することにより上記原料ガス及び上記第１段階で発生した副生成物の除去が行なわれることを特徴としている。
【００１５】
また、請求項５記載の発明は、１、２又は３記載の半導体装置の製造方法に係り、上記第２段階において上記反応室内の圧力を減圧することにより上記原料ガス及び上記第１段階で発生した副生成物の除去が行なわれることを特徴としている。
【００１６】
また、請求項６記載の発明は、請求項５記載の半導体装置の製造方法に係り、上記第２段階において、上記減圧を行なった後、次の上記第１段階の前に上記原料ガスとは異なるガスを上記反応室内に導入して、上記反応室内の圧力を上記減圧を行なう前の圧力に戻すことを特徴としている。
【００１７】
また、請求項７記載の発明は、請求項１乃至６のいずれか１に記載の半導体装置の製造方法に係り、上記ステップを複数回繰り返すことにより最終的に必要な膜厚の金属酸化膜を形成することを特徴としている。
【００１８】
また、請求項８記載の発明は、請求項１乃至６のいずれか１に記載の半導体装置の製造方法に係り、上記ステップを複数回繰り返した後、上記第１段階よりも長い時間連続して上記原料ガスを導入することにより、最終的に必要な膜厚の金属酸化膜を形成することを特徴としている。
【００１９】
また、請求項９記載の発明は、請求項４乃至８のいずれか１に記載の半導体装置の製造方法に係り、上記第１段階において、酸化性ガスを導入することを特徴としている。
【００２０】
また、請求項１０記載の発明は、請求項９記載の半導体装置の製造方法に係り、上記ステップの繰り返しの２回目以降から、上記酸化性ガスの導入を開始することを特徴としている。
【００２１】
また、請求項１１記載の発明は、請求項１、２又は３記載の半導体装置の製造方法に係り、上記第２段階は、酸化性ガスを導入する工程と、上記原料ガス及び上記酸化性ガスとは異なるガスを導入する工程とを含むことを特徴としている。
【００２２】
また、請求項１２記載の発明は、請求項４、６乃至１１のいずれか１に記載の半導体装置の製造方法に係り、上記原料ガスとは異なるガスは不活性ガスであることを特徴としている。
【００２３】
また、請求項１３記載の発明は、請求項１２記載の半導体装置の製造方法に係り、上記不活性ガスは窒素ガスであることを特徴としている。
【００２４】
また、請求項１４記載の発明は、請求項１乃至１３のいずれか１に記載の半導体装置の製造方法に係り、上記金属膜が、触媒作用を有する金属から成ることを特徴としている。
【００２５】
また、請求項１５記載の発明は、請求項１乃至１４のいずれか１に記載の半導体装置の製造方法に係り、上記気相成長法が、化学的気相成長法あるいは物理的気相成長法であることを特徴としている。
【００２６】
また、請求項１６記載の発明は、請求項１乃至１５のいずれか１に記載の半導体装置の製造方法に係り、上記所望の金属の酸化膜として、タンタル、ハフニウム、ジルコニウム及びニオビウムの酸化膜、あるいはタンタル、ハフニウム、ジルコニウム及びニオビウムのうち、２以上の金属が混合された金属酸化膜を用いることを特徴としている。
【００２７】
また、請求項１７記載の発明は、請求項１６記載の半導体装置の製造方法に係り、上記タンタルを用いる場合、上記原料ガスとしてペンタエトキシタンタルを用いることを特徴としている。
【００２８】
また、請求項１８記載の発明は、請求項９、１０又は１４乃至１７のいずれか１に記載の半導体装置の製造方法に係り、上記酸化性ガスとして、酸素、オゾン、水、酸化窒素又は酸素ラジカルを含んだガスを用いることを特徴としている。
【００２９】
また、請求項１９記載の発明は、請求項１４乃至１８のいずれか１に記載の半導体装置の製造方法に係り、上記触媒作用を有する金属として、ルテニウム又は白金を用いることを特徴としている。
【００３０】
また、請求項２０記載の発明は、半導体装置の製造方法に係り、上面に金属膜が形成された半導体基板を収容した反応室内に所望の金属を含んだ原料ガスを導入し、気相成長法により上記金属膜上に上記所望の金属の酸化膜を形成する第１段階と、上記第１段階に続いて、上記第１段階において上記反応室内に導入された上記原料ガス及び上記第１段階で発生した副生成物を上記反応室内から除去する第２段階とを行なった後、上記第１段階よりも長い時間連続して上記原料ガスを導入することにより、最終的に必要な膜厚の上記金属の酸化膜を形成することを特徴としている。
【００３１】
【作用】
この発明の半導体装置の製造方法によれば、上記の通り、第１段階において発生した副生成物は、続く第２段階において除去されるため、次の第１段階（請求項２０記載の発明において、連続して原料ガスを導入する段階）において金属の酸化膜を成膜する際は、成膜初期と同様に副生成物の存在しない状態で成膜されることとなるため、異常成長は起こらず、均一な膜厚で成膜され得る。したがって、金属酸化膜をカバレッジ良く成膜することが可能となる。
【００３２】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行なう。
◇第１実施例
図１乃至図３は、この発明の第１実施例である半導体装置の製造方法の構成を工程順に示す工程図、図４は同半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。以下、図１〜図４を参照して同半導体装置の製造方法について工程順に説明する。
まず、図１（ａ）に示すように、例えばＰ型半導体基板１を用いて、周知のＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法あるいはＳＴＩ（Ｓａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法等により素子分離領域２を形成することにより、各活性領域の中央部に例えば酸化シリコン膜から成るゲート絶縁膜３及び多結晶シリコン膜から成るゲート電極４を形成する。次に、ゲート電極４を利用した自己整合法によりＮ型不純物をイオン打ち込みして、ソース領域及びドレイン領域となる一対のＮ型領域５、６を形成した後、全面に例えば酸化シリコン膜から成る第１層間絶縁膜７を形成することにより、ＮＭＯＳ型トランジスタから成るメモリセル選択用トランジスタ８を製造する。
【００３３】
次に、図１（ｂ）に示すように、リソグラフィ法により、第１層間絶縁膜７にメモリセル選択用トランジスタ８の一方のＮ型領域６を露出するコンタクトホール９を形成した後、コンタクトホール９内にドレイン領域６と接続されるように例えば窒化チタン膜（ＴｉＮ）から成るコンタクトプラグ１０を埋め込むように形成する。
【００３４】
次に、図１（ｃ）に示すように、全面に例えば酸化シリコン膜から成る第２層間絶縁膜１１を形成した後、図２（ｄ）に示すように、リソグラフィ法により、第２層間絶縁膜１１にコンタクトプラグ１０を露出するシリンダ溝１２を形成する。次に、ＣＶＤ法により、シリンダ溝１２を含む全面に例えばＲｕ膜から成る膜厚が２０ｎｍの下部電極膜を形成した後、図２（ｅ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法により、第２層間絶縁膜１１上の不要な下部電極膜を除去し、シリンダ溝１２内のみに残した下部電極膜により膜厚が２０ｎｍの下部電極１３を形成する。
【００３５】
次に、図３（ｆ）に示すように、ＣＶＤ法により、図４に示すような成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。一例として、最終的に必要な膜厚が１５ｎｍの酸化タンタル膜を、３００秒の時間で成膜する例で説明する。以下、容量絶縁膜の製造方法について詳細に説明する。
【００３６】
この例の半導体装置の製造方法では、Ｒｕ膜から成る下部電極膜１３を形成した半導体基板１を反応室内に収容した後、反応室内に所望の金属を含んだ原料ガスを導入してＣＶＤ法により所望の金属の酸化膜を形成する第１段階と、この第１段階に続いて、第１段階において反応室内に導入された原料ガス及び第１段階で発生した副生成物を反応室内から除去する第２段階とを１ステップとして、このステップを６０回繰り返すことにより、最終的に必要な膜厚である１５ｎｍの酸化タンタル膜を成膜するようにする。
すなわち、図４の成膜シーケンスから明らかなように、略４３０℃（成膜温度）に加熱され、略４Ｔｏｒｒ（成膜圧力）に維持された反応室内に基板１を収容した後、時刻ｔ１において反応室内に、第１段階Ｓ１に基づいて原料ガスであるＰＥＴを５０ｍｇ／ｍ（分）の割合で、５００ｓｃｃｍの流量の窒素（Ｎ２）キャリアガスで憤霧し気化させて導入して酸化タンタル膜の成膜を開始し、５秒後の時刻ｔ２において原料ガスの導入を停止する。この５秒間に０．２５ｎｍの酸化タンタル膜を成膜する。なお、成膜される膜厚は、反応室内の温度、圧力、ガス流量等により異なってくるが、ここでは理解を容易にするためそれらの影響は考慮しないで示すものとする。次に、時刻ｔ２〜ｔ３の１０秒間に第２段階Ｓ２に基づいて５００ｓｃｃｍの流量の窒素ガスをパージガスとして導入して、第１回目のステップＳＴを終了する。
【００３７】
この第１回目のステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、シリンダ溝１２内を含む全面にカバレッジ良く形成される。すなわち、原料ガス導入開始時には、反応室内に副生成物が存在しないため、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため、成長が均一に進む。よって、本実施例のように、０．２５ｎｍ程度の極く薄い膜厚までは、カバレッジ良く成膜することが可能である。しかしながら、その後、そのまま原料ガスの導入を続けると、副生成物の量が多くなり異常成長が始まってしまうことになるため、その前の段階で、原料ガスの導入を停止し、第１段階で形成された副生成物を第２段階において導入した窒素ガスをパージガスとして作用させて除去している。
【００３８】
続いて、時刻ｔ３において第１段階Ｓ１に基づいてＰＥＴを５０ｍｇ／ｍの割合で、５００ｓｃｃｍの流量の窒素キャリアガスで憤霧し気化させて導入して酸化タンタル膜の成膜を開始し、５秒後の時刻ｔ４において原料ガスの導入を停止する。この５秒間に新たに０．２５ｎｍの酸化タンタル膜を成膜する。次に、時刻ｔ４〜ｔ５の１０秒間に第２段階Ｓ２に基づいて５００ｓｃｃｍの流量の窒素ガスをパージガスとして導入して、第２回目のステップＳＴが終了する。
【００３９】
この第２回目のステップＳＴにおける第１段階Ｓ１によって新たに成膜される０．２５ｎｍの酸化タンタル膜も、シリンダ溝１２内を含む全面にカバレッジ良く形成される。すなわち、第１回目のステップＳＴの第１段階Ｓ１において形成された副生成物は予め第２段階Ｓ２において窒素ガスにより除去されているので、第２回目のステップＳＴにおける第１段階Ｓ１による原料ガス導入時には、チャンバ内に副生成物が存在しないため、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため、成長が均一に進む。よって、第１ステップＳＴと同様に、この第２回目のステップＳＴにおいてもカバレッジ良く成膜することが可能となる。
以下、第３回目以降のステップＳＴにおいても、第１段階Ｓ１による原料ガス導入時に、前回のステップＳＴの第２段階Ｓ２において副生成物が窒素ガスにより除去されて存在しないため、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため、成長が均一に進む。よって、前回のステップＳＴと同様に、カバレッジ良く成膜することが可能となる。そして、上述したようなステップＳＴを６０回繰り返すことにより、下部電極１３上に最終的に必要な膜厚である１５（０．２５ｎｍ×６０回）ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００４０】
次に、容量絶縁膜１４の成膜が終了した後、基板１を別の反応炉に移して、酸化性雰囲気内で例えば５５０〜６００℃でアニール処理、あるいは酸素ラジカル処理を施して、酸化タンタル膜を安定化させる。
【００４１】
次に、図３（ｇ）に示すように、容量絶縁膜１４上に例えばＲｕ膜から成る上部電極１５を形成することにより、キャパシタ１６を形成する。以上により、ＮＭＯＳ型トランジスタから成るメモリセル選択用トランジスタ８の一方のＮ型領域６に、コンタクトプラグ１０を介してキャパシタ１６が接続された、１ビットの情報を記憶するメモリセル１７を完成させる。
【００４２】
図５は、この例の半導体装置の製造方法によって成膜した酸化タンタル膜を概略的に示す図である。同図から明らかなように、本実施例によれば、異常成長を防止し、シリンダ溝１２の側壁及び底部に酸化タンタル膜を略均一に、カバレッジ良く成長することができる。
【００４３】
また、この例の半導体装置の製造方法によれば、容量絶縁膜の異常成長を抑制できるため、特にアスペクト比が大きくてシリンダ溝の占有面積の大きなパターンのキャパシタに適用できるので、容量の大きなキャパシタを容易に実現することができる。
【００４４】
◇第２実施例
図６は、この発明の第２実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の構成と大きく異なるところは、上記ステップを複数回繰り返した後、連続して原料ガスを導入することにより、容量絶縁膜として最終的に必要な膜厚（第１実施例の場合と同様に１５ｎｍ）の酸化タンタル膜を成膜ようにした点である。以下、図６を参照して、同半導体装置の製造方法について説明する。
すなわち、第１実施例の図３（ｆ）の工程に代えて、図６の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００４５】
この例の半導体装置の製造方法では、第１実施例のステップＳＴと同様なステップＳＴを１０回繰り返した後、最終的に必要な膜厚（１５ｎｍ）になるまで連続して原料ガスを導入することによりの酸化タンタル膜を成膜するようにする。すなわち、図６の成膜シーケンスから明らかなように、略４３０℃に加熱され、略４Ｔｏｒｒに維持された反応室内に基板１を収容した後、時刻ｔ１において反応室内に、第１段階Ｓ１に基づいてＰＥＴを５０ｍｇ／ｍ（分）の割合で、５００ｓｃｃｍの流量の窒素キャリアガスで憤霧し気化させて導入して酸化タンタル膜の成膜を開始し、５秒後の時刻ｔ２において原料ガスの導入を停止して、その５秒間に０．２５ｎｍの酸化タンタル膜を成膜する。次に、時刻ｔ２〜ｔ３の１０秒間に第２段階Ｓ２に基づいて５００ｓｃｃｍの流量の窒素ガスをパージガスとして導入して、第１回目のステップＳＴを終了する。
次に、上記ステップＳＴを１０回繰り返した後、時刻ｔ１０〜ｔ２０において反応室内に上記原料ガスを２５０秒間導入し連続して１２．５ｎｍの酸化タンタル膜を成膜することにより、下部電極１３上に最終的に必要な膜厚である１５（０．２５×１０回＋１２．５）ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００４６】
酸化タンタル膜の成膜初期は、下部電極が完全に露出しているため、下部電極材料であるＲｕによる触媒作用が強く、特に異常成長が生じ易いが、下部電極が酸化タンタル膜で覆われてくるに従い、下部電極による触媒作用が少なくなってくるため、異常成長の程度は低くなってくる。よって、本実施例では、異常成長が過度に生じ易い成膜初期には、成膜とパージのステップＳＴを繰り返し行ない、ある程度下部電極が酸化タンタル膜で覆われた後は、酸化タンタル膜が最終的に必要な膜厚になるまで連続して成膜を行なうようにしている。
以下は、第１実施例と同様に、アニール処理等を施した後、図３（ｇ）と略同様な工程を繰り返して、容量絶縁膜１４上に例えばＲｕから成る上部電極１５を形成することにより、キャパシタ１６を形成したメモリセル１７を完成させる。
【００４７】
上述したように、この例の半導体装置の製造方法によれば、第１実施例で説明したのと同様に、第１回目のステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、原料ガス導入開始時には、反応室内に副生成物が存在しないのて、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進む。また、第２回目〜第１０回目の各ステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、第１段階Ｓ１による原料ガス導入時に、前回のステップＳＴの第２段階Ｓ２において副生成物が窒素ガスにより除去されて存在しないので、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進むことにより、容量絶縁膜をカバレッジ良く成膜することができる。
その後は、残りの膜厚の酸化タンタル膜を連続して成膜するため、第１実施例と比較するとカバレッジは若干劣るが、繰り返し回数が少ないため、第１実施例よりもスループットを向上させることができる。したがって、アスペクト比がさほど高くない場合等は、本実施例のようにすることにより、十分なカバレッジを得るとともにスループットを向上させることができる。
【００４８】
第２実施例では、ステップＳＴを１０回繰り返す例を示したが、ステップＳＴの繰り返し回数はこれに限らず、これよりも多く、あるいは少なくしても良い。さらに、ステップＳＴを繰り返さずに、ステップＳＴを１回だけ行なった後、最終的に必要な膜厚になるまで連続して原料ガスを導入することにより、酸化タンタル膜を成膜するようにしても良い。すなわち、第２実施例の図６の成膜シーケンスにおいて、第１段階Ｓ１の時刻ｔ１〜ｔ２の５秒間で原料ガスを導入することにより０．２５ｎｍの酸化タンタル膜を成膜した後、時刻ｔ２〜ｔ３の１０秒間にパージガスとしての窒素ガスを導入することにより第１段階Ｓ１で形成された副生成物を除去する。次に、時刻ｔ１０〜ｔ２０に対応した２９５秒間に原料ガスを連続して導入して１４．７５ｎｍの酸化タンタル膜を成膜することにより、下部電極１３上に最終的に必要な膜厚である１５（０．２５＋１４．７５）ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
このようにステップＳＴを１回行なうだけでも、従来技術と比較して十分にカバレッジを向上させることができる。
【００４９】
◇第３実施例
図７は、この発明の第３実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第２実施例の構成と大きく異なるところは、上述のステップＳＴを第２実施例よりも多く繰り返し、その後容量絶縁膜として最終的に必要な膜厚（第１実施例の場合と同様に１５ｎｍ）になるまで連続して原料ガスを導入する期間に同時に酸化性ガスを導入するようにした点である。以下、図７を参照して、同半導体装置の製造方法について説明する。
すなわち、第１実施例の図３（ｆ）の工程に代えて、図７の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００５０】
この例の半導体装置の製造方法では、第２実施例のステップＳＴと同様なステップＳＴを２０回繰り返した後、最終的に必要な膜厚（１５ｎｍ）になるまで連続して原料ガスを導入する期間に同時に酸化性ガスを導入することにより酸化タンタル膜を成膜するようにする。すなわち、図７の成膜シーケンスから明らかなように、第２実施例のステップＳＴと同様なステップＳＴを２０回繰り返した後、時刻ｔ３０〜ｔ４０において反応室内に上記原料ガス及び酸素（Ｏ２）ガスを２００秒間導入することにより、下部電極１３上に最終的に必要な膜厚である１５（０．２５×２０回＋１０）ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００５１】
以下は、第１実施例と同様に、アニール処理等を施した後、図３（ｇ）と略同様な工程を繰り返して、容量絶縁膜１４上に例えばＲｕから成る上部電極１５を形成することにより、キャパシタ１６を形成したメモリセル１７を完成させる。
【００５２】
上述したように、この例の半導体装置の製造方法によれば、第２実施例で説明したのと同様に、第１回目のステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、原料ガス導入開始時には、反応室内に副生成物が存在しないのて、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進む。また、第２回目〜第２０回目の各ステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、第１段階Ｓ１による原料ガス導入時に、前回のステップＳＴの第２段階Ｓ２において副生成物が窒素ガスにより除去されて存在しないので、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進むことにより、容量絶縁膜をカバレッジ良く成膜することができる。
【００５３】
また、この例の半導体装置の製造方法によれば、連続して原料ガスを導入する期間に同時に酸素ガスを導入するようにしたので、酸素ガスは酸化タンタル膜を成膜したときに発生し易い酸素の空孔を充填し、かつ有機物を除去するように働くため、容量絶縁膜の膜質を向上させることができる。原料ガスと同時に酸素ガスを導入すると、酸素ガスは副生成物の生成を促進させてしまうため、異常成長が生じ易くなる。そのため、本実施例では、第２実施例よりも最初のステップＳＴの繰り返し回数を多くすることにより、異常成長を抑制するようにしている。
【００５４】
◇第４実施例
図８は、この発明の第４実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の構成と大きく異なるところは、上述の第１段階と第２段階とを複数回繰り返して容量絶縁膜として最終的に必要な膜厚（第１実施例の場合と同様に１５ｎｍ）の酸化タンタル膜を成膜する際、原料ガスを導入する期間に同時に酸化性ガスを導入するようにした点である。以下、図８を参照して、同半導体装置の製造方法について説明する。
すなわち、第１実施例の図３（ｆ）の工程に代えて、図８の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００５５】
この例の半導体装置の製造方法では、第１実施例のように原料ガスを導入して成膜する第１段階Ｓ１と、パージガスとしての窒素ガスを導入する第２段階Ｓ２との組合せを１ステップＳＴとして、６０ステップＳＴを繰り返す際、各ステップＳＴの第１段階Ｓ１の期間に酸素ガスを導入するとともに、第２段階Ｓ２の時間を第１実施例よりも長くとることにより、最終的に必要な膜厚（１５ｎｍ）の酸化タンタル膜を成膜するようにする。すなわち、図８の成膜シーケンスから明らかなように、略４３０℃に加熱され、略４Ｔｏｒｒに維持された反応室内に基板１を収容した後、時刻ｔ１において反応室内に、第１段階Ｓ１に基づいてＰＥＴを５０ｍｇ／ｍ（分）の割合で、５００ｓｃｃｍの流量の窒素キャリアガスで憤霧し気化させた原料ガス及び１０００ｓｃｃｍの流量の酸素ガスを導入して酸化タンタル膜の成膜を開始し、５秒後の時刻ｔ２において原料ガスの導入を停止する。この５秒間に０．２５ｎｍの酸化タンタル膜を成膜する。次に、時刻ｔ２〜ｔ３の３０秒間に第２段階Ｓ２に基づいて１５００ｓｃｃｍの流量の窒素ガスをパージガスとして導入して、第１回目のステップＳＴを終了する。
以下、第２回目から第６０回目まで同様に６０ステップＳＴを繰り返すことにより、下部電極１３上に最終的に必要な膜厚である１５ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
本実施例では、第１段階において酸素ガスを導入していることにより、導入しない場合に比べて副生成物がより生成され易くなっている。このため、次のステップＳＴに移る前に、副生成物を十分に除去できるように第２段階の時間を長くしている。
【００５６】
以下は、第１実施例と同様に、アニール処理等を施した後、図３（ｇ）と略同様な工程を繰り返して、容量絶縁膜１４上に例えばＲｕから成る上部電極１５を形成することにより、キャパシタ１６を形成したメモリセル１７を完成させる。
【００５７】
上述したように、この例の半導体装置の製造方法によれば、第１実施例で説明したのと同様に、第１回目のステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、原料ガス導入開始時には、反応室内に副生成物が存在しないのて、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進む。また、第２回目〜第６０回目の各ステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、第１段階Ｓ１による原料ガス導入時に、前回のステップＳＴの第２段階Ｓ２において副生成物が窒素ガスにより除去されて存在しないので、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進むことにより、容量絶縁膜のカバレッジを向上させることができる。
【００５８】
また、この例の半導体装置の製造方法によれば、各ステップＳＴの原料ガスを導入する期間に酸素ガスを導入するようにしたので、容量絶縁膜の膜質を向上させることができるだけでなく、第１実施例より各ステップＳＴの第２段階Ｓ２の時間を第１段階Ｓ１よりも長くとるようにしたので、各ステップＳＴにおける第２段階Ｓ２によって副生成物を除去できる時間が長くなるため、容量絶縁膜が異常成長を起こすマージンを高くとることができる。
【００５９】
◇第５実施例
図９は、この発明の第５実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第４実施例の構成と大きく異なるところは、上述の第１段階と第２段階とを複数回繰り返して容量絶縁膜として最終的に必要な膜厚（第１実施例の場合と同様に１５ｎｍ）の酸化タンタル膜を成膜する際、各ステップの第２段階において反応室内の圧力を減圧するようにした点である。以下、図９を参照して、同半導体装置の製造方法について説明する。
すなわち、第１実施例の図３（ｆ）の工程に代えて、図９の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００６０】
この例の半導体装置の製造方法では、原料ガスを導入して酸化タンタル膜を成膜する第１段階Ｓ１と、第１段階で発生した副生成物を除去する第２段階Ｓ２との組合せを１ステップＳＴとして、６０ステップＳＴを繰り返す際、各ステップＳＴの第１段階Ｓ１の期間に酸素ガスを導入するとともに、各ステップの第２段階Ｓ２において反応室内の圧力を減圧することにより、最終的に必要な膜厚（１５ｎｍ）の酸化タンタル膜を成膜するようにする。すなわち、図９の成膜シーケンスから明らかなように、略４３０℃に加熱され、略４Ｔｏｒｒに維持された反応室内に基板１を収容した後、時刻ｔ１において反応室内に、第１段階Ｓ１に基づいてＰＥＴを５０ｍｇ／ｍ（分）の割合で、５００ｓｃｃｍの流量の窒素キャリアガスで憤霧し気化させた原料ガス及び５００ｓｃｃｍの流量の酸素ガスを導入して酸化タンタル膜の成膜を開始し、５秒後の時刻ｔ２において原料ガスの導入を停止する。この５秒間に０．２５ｎｍの酸化タンタル膜を成膜する。次に、第２段階Ｓ２の一部である時刻ｔ２〜ｔ３の２０秒間に上記４Ｔｏｒｒに維持されている反応室内の圧力を、真空引きして略０．１Ｔｏｒｒに減圧させた後、時刻ｔ３〜ｔ４の１０秒間に１０００ｓｃｃｍの流量の窒素ガスを圧力調整用ガスとして導入して、第１回目のステップＳＴを終了する。
以下、第２回目から第６０回目まで同様に６０ステップＳＴを繰り返すことにより、下部電極１３上に最終的に必要な膜厚である１５ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００６１】
本実施例においても、第４実施例と同様に、第１段階において原料ガスと同時に酸素ガスを導入していることにより、副生成物が多量に生成されることとなるが、上述のように、各ステップＳＴの第２段階Ｓ２において成膜圧力を減圧することにより、第１段階Ｓ１において形成された副生成物を除去させることができる。この場合、減圧による副生成物を除去する能力は、パージガスを導入して行なうよりも高めることができるので、容量絶縁膜の異常成長を抑制する働きを向上させることができる。ここで、各ステップＳＴの第２段階Ｓ２において減圧した後に、次のステップＳＴの第１段階Ｓ１で成膜を行なうのに必要な元の圧力（４Ｔｏｒｒ）に戻すまでにはある程度の調圧時間が必要なので、第２段階Ｓ２の途中（時刻ｔ３）で調圧の準備を開始しなければならない。したがって、、第２段階Ｓ２の一部である時刻ｔ３〜ｔ４の１０秒間に窒素ガスを圧力調整用ガスとして導入することにより、時刻ｔ４の次のステップＳＴの成膜開始がスムーズに行なわれるようになる。
【００６２】
以下は、第１実施例と同様に、アニール処理等を施した後、図３（ｇ）の工程と略同様な工程を繰り返して、容量絶縁膜１４上に例えばＲｕ膜から成る上部電極１５を形成することにより、キャパシタ１６を形成したメモリセル１７を完成させる。
【００６３】
上述したように、この例の半導体装置の製造方法によれば、第１実施例で説明したのと同様に、第１回目のステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、原料ガス導入開始時には、反応室内に副生成物が存在しないのて、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進む。また、第２回目〜第６０回目の各ステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、第１段階Ｓ１による原料ガス導入時に、前回のステップＳＴの第２段階Ｓ２において副生成物が減圧及び窒素ガスにより除去されて存在しないので、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進むことにより、容量絶縁膜のカバレッジを向上させることができる。
【００６４】
また、この例の半導体装置の製造方法によれば、減圧により副生成物を除去するようにしたので、酸化タンタル膜の異常成長を抑制する働きを向上させることができるだけでなく、各ステップＳＴの原料ガスを導入する期間に酸素ガスを導入するようにしたので、容量絶縁膜の膜質を向上させることができる。
【００６５】
◇第６実施例
図１０は、この発明の第６実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第５実施例の構成と大きく異なるところは、上述の第１段階と第２段階とを複数回繰り返して容量絶縁膜として最終的に必要な膜厚（第１実施例の場合と同様に１５ｎｍ）の酸化タンタル膜を成膜する際、第２回目以降のステップから酸素ガスを導入するようにした点である。以下、図１０を参照して、同半導体装置の製造方法について説明する。
すなわち、第１実施例の図３（ｆ）の工程に代えて、図１０の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００６６】
この例の半導体装置の製造方法では、第５実施例のように原料ガスを導入して成膜する第１段階Ｓ１と、パージガスとしての窒素ガスを導入する第２段階Ｓ２との組合せを１ステップＳＴとして、６０ステップＳＴを繰り返す際、各ステップの第２段階Ｓ２において反応室内の圧力を減圧するとともに、第２回目以降のステップＳＴの第１段階Ｓ１から酸素ガスを導入することにより、最終的に必要な膜厚（１５ｎｍ）の酸化タンタル膜を成膜するようにする。すなわち、図１０の成膜シーケンスから明らかなように、第２回目以降のステップＳＴの第１段階Ｓ１の時刻ｔ４〜ｔ５の５秒間に５００ｓｃｃｍの流量の酸素ガスを導入するようにする。
これ以外は、上述した第５実施例と略同様であるので、図１０において図９と対応する部分の説明は省略する。このようにして、６０ステップＳＴを繰り返すことにより、下部電極１３上に最終的に必要な膜厚である１５ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００６７】
以下は、第１実施例と同様に、アニール処理等を施した後、図３（ｇ）と略同様な工程を繰り返して、容量絶縁膜１４上に例えばＲｕから成る上部電極１５を形成することにより、キャパシタ１６を形成したメモリセル１７を完成させる。
【００６８】
上述したように、この例の半導体装置の製造方法によれば、第５実施例で説明したのと同様に、第１回目のステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、原料ガス導入開始時には、反応室内に副生成物が存在しないのて、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進む。また、第２回目〜第６０回目の各ステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、第１段階Ｓ１による原料ガス導入時に、前回のステップＳＴの第２段階Ｓ２において副生成物が窒素ガスにより除去されて存在しないので、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進むことにより、容量絶縁膜のカバレッジを向上させることができる。
【００６９】
また、この例の半導体装置の製造方法によれば、第５実施例と比較して、酸素ガスの導入は第２回目以降のステップＳＴの第１段階Ｓ１からに遅らされて、第１回目のステップＳＴの第１段階Ｓ１では酸素ガスが導入されないので、早い時点での酸素ガスの導入に伴って副生成物が生成されるのを遅らすことができるので、容量絶縁膜の異常成長を抑制する働きを向上させることができる。すなわち、容量絶縁膜の膜質を向上させるためには酸素ガスの導入が必要であるが、酸素ガスは副生成物の生成をより促進させるように働くため、最初から酸素ガスを導入すると早い時点で副生成物が生成されて異常成長が起こり易くなりカバレッジの低下につながる。特に、Ｒｕから成る下部電極１３が完全に露出しているところに酸素ガスが導入されると、副生成物が過度に生成されて異常成長し易くなる。このため、本実施例では酸素ガスの導入は第２回目以降のステップＳＴからにして、異常成長が起こるのを遅らせている。このため、容量絶縁膜のカバレッジを低下させることなく、膜質を向上させることができる。なお、酸素ガスの導入は、第３回目以降のステップＳＴの第１段階Ｓ１からとさらに遅らすようにしても良く、このように酸素ガスの導入を遅らすほど異常成長を抑制する働きを向上させることができる。
【００７０】
◇第７実施例
図１１は、この発明の第７実施例である半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。この例の半導体装置の製造方法の構成が、上述した第１実施例の構成と大きく異なるところは、上述の第１段階と第２段階とを複数回繰り返して容量絶縁膜として最終的に必要な膜厚（第１実施例の場合と同様に１５ｎｍ）の酸化タンタル膜を成膜する際、上記第２段階は、酸化性ガスを導入する工程と、原料ガス及び酸化性ガスとは異なるガスを導入する工程とを含むようにした点である。以下、図１１を参照して、同半導体装置の製造方法について説明する。
すなわち、第１実施例の図３（ｆ）の工程に代えて、図１１の成膜シーケンスに基づいて酸化タンタル膜を成膜して、下部電極１３上に酸化タンタル膜から成る容量絶縁膜１４を形成する。
【００７１】
この例の半導体装置の製造方法では、第１実施例のように原料ガスを導入して成膜する第１段階Ｓ１と、第１段階Ｓ１で生成された副生成物を除去する第２段階Ｓ２との組合せを１ステップＳＴとして、６０ステップＳＴを繰り返す際、各ステップの第２段階Ｓ２を酸素ガスを導入する工程と、窒素ガスを導入する工程とにより行なうことにより、最終的に必要な膜厚（１５ｎｍ）の酸化タンタル膜を成膜するようにする。すなわち、図１１の成膜シーケンスから明らかなように、略４３０℃に加熱され、略４Ｔｏｒｒに維持された反応室内に基板１を収容した後、時刻ｔ１において反応室内に、ＰＥＴを５０ｍｇ／ｍ（分）の割合で、５００ｓｃｃｍの流量の窒素キャリアガスで憤霧し気化させて導入して酸化タンタル膜の成膜を開始し、５秒後の時刻ｔ２において原料ガスの導入を停止する。この５秒間に０．２５ｎｍの酸化タンタル膜を成膜する。次に、時刻ｔ２〜ｔ３の５秒間に５００ｓｃｃｍの流量の酸素ガスを導入した後、時刻ｔ３〜ｔ４の５秒間に１０００ｓｃｃｍの流量の窒素ガスを導入して、第１回目のステップＳＴを終了する。
以下、第２回目から第６０回目まで同様に６０ステップＳＴを繰り返すことにより、下部電極１３上に最終的に必要な膜厚である１５ｎｍの酸化タンタル膜から成る容量絶縁膜１４を形成する。
本実施例では、酸素ガスを、原料ガスと同時ではなく、原料ガスの導入を停止した後に導入しているため、実施例４〜６に示したように原料ガスと同時に酸素ガスを導入する場合に対して、副生成物が生成される量を少なくできる。したがって、第２段階の副生成物除去のための時間を短くすることができる。さらに、第１段階において生成された薄い金属酸化膜が、その成膜直後に酸素ガスに曝されることとなるため、酸素の空孔を充填し、かつ有機物を除去することができ、膜質を改善することができる。また、この酸素ガスは、金属酸化膜の膜質改善だけでなく、副生成物をパージする役目も果たす。
【００７２】
以下は、第１実施例と同様に、アニール処理等を施した後、図３（ｇ）の工程と略同様な工程を繰り返して、容量絶縁膜１４上に例えばＲｕ膜から成る上部電極１５を形成することにより、キャパシタ１６を形成したメモリセル１７を完成させる。
【００７３】
上述したように、この例の半導体装置の製造方法によれば、第１実施例で説明したのと同様に、第１回目のステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、原料ガス導入開始時には、反応室内に副生成物が存在しないのて、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進む。また、第２回目〜第６０回目の各ステップＳＴにおける第１段階Ｓ１によって成膜される０．２５ｎｍの酸化タンタル膜は、第１段階Ｓ１による原料ガス導入時に、前回のステップＳＴの第２段階Ｓ２において、副生成物がパージガスとしての窒素ガス及びパージガスとしても働く酸素ガスにより除去されて存在しないので、原料ガスがシリンダ溝１２内部を含む全体に均一に行き渡るため成長が均一に進むことにより、容量絶縁膜のカバレッジを向上させることができる。
【００７４】
また、この例の半導体装置の製造方法によれば、酸素ガスの導入は原料ガスの導入の停止後に遅らされて導入されるので、早い時点での酸素ガスの導入に伴って副生成物が生成されるのを遅らすことができるため、副生成物の生成が過剰になるのを防止することができる。このため、容量絶縁膜のカバレッジを低下させることなく、膜質を向上させることができる。
【００７５】
図１２は、上述の実施例で複数のステップＳＴを繰り返して酸化タンタル膜を成膜した際に、サイクル回数（繰り返し回数）（横軸）とカバレッジ（縦軸）との関係を概略的に示す図である。ここで、特性Ａは実施例２に対応し、特性Ｂは実施例３に対応し、特性Ｃは実施例５に対応している。図１２から明らかなように、特性Ａ、Ｃ、Ｂの順で、少ない繰り返し回数でカバレッジを向上させることができるので、目的、用途等に応じて最適の実施例を選択することができる。
【００７６】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、酸化タンタル膜を成膜する手段としては、ＣＶＤ法により行なう例で説明したが、これに限らずＰＶＤ（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法のような物理的手段により行なう場合にも、同様に適用することができる。また、酸化タンタル膜を成膜する際には半導体基板を一枚毎に処理する枚葉式と、複数の半導体基板を同時に処理するバッチ式とが実施されているが、一般に枚葉式の場合は成膜装置内にセットした半導体基板に対して近い距離から反応ガスを供給して成膜しているので、異常成長が生じ易くなっており、この点でこの発明を特に枚葉式に適用すると顕著な効果を得ることができる。また、酸化タンタル膜を成膜する際に用いられるＰＥＴの量、パージガスとしての窒素ガスの流量、あるいは酸素ガスの流量等は、実施例で示した例に限らず、必要に応じて、任意に変更することができる。
【００７７】
また、誘電率の大きい金属酸化膜を構成する金属としてはタンタルに限らずに、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）のような他の金属を用いることができる。ここで、ハフニウムの場合は、ハフニウム　ターシャリー　ブドキサイド［Ｈｆ（ＯＣ４Ｈ９）４］、テトラキス　１メトキシ　２メチル　２プロポキシ　ハフニウム［Ｈｆ（ＭＭＰ）４］等をソースとして、またジルコニウムの場合は、ジルコニウム　ターシャリー　ブドキサイド［Ｚｒ（ＯＣ４Ｈ９）４］、テトラキス　１メトキシ　２メチル　２プロポキシ　ジルコニウム［Ｚｒ（ＭＭＰ）４］等をソースとして用いることができる。また、容量絶縁膜を構成する金属酸化膜は、上述したような金属の単体の酸化膜に限らず、例えばタンタルとニオビウムとを混合した酸化膜のように、複数の金属を混合して形成した金属酸化膜を用いるようにしても良い。
【００７８】
また、下部電極として用いられる触媒作用を有する金属としてはＲｕに限らず、白金（Ｐｔ）のような他の金属を用いることができる。また、パージガスとしては実施例で用いた窒素ガスに限らずに、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）のような他の不活性ガス、あるいは酸素ガス等を用いることができる。また、酸素ガスを用いる場合は酸素単体に限らずに、オゾン（Ｏ３）、水（Ｈ２Ｏ）、酸化窒素（Ｎ２Ｏ、ＮＯＸ）又は酸素ラジカルを含んだガス等を用いることができる。
【００７９】
上記各実施例では、最終的に必要な酸化タンタル膜の膜厚を１５ｎｍに選んだ例で示したが、膜厚はこれに限らず、適宜変更可能である。なお、最終的に必要な膜厚を変更する場合、必要とされる膜質やスループットに応じて、１回のステップＳＴで成膜する膜厚、あるいは繰り返し回数を適宜変更すれば良い。例えば、上記各実施例では、最終的に必要な最終膜厚を１５ｎｍとする場合、１回のステップＳＴで成膜する膜厚を０．２５ｎｍに選んだ例で説明したが、副生成物が生じないあるいは生じてもその影響が少ない範囲内で０．２５ｎｍより多く選ぶことができる。また、繰り返し回数を実施例１、２及び３では、それぞれ６０回、１０回及び２０回に選んだ例で説明したが、適宜変更することができる。
【００８０】
また、ＤＲＡＭを構成するトランジスタのゲート絶縁膜としては窒化膜（Ｎｉｔｒｉｄｅ　Ｆｉｌｍ）でも良く、あるいは酸化膜と窒化膜との２重膜構成でも良い。つまり、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタである限り、ＭＯＳ型トランジスタに限らずに、ＭＮＳ（Ｍｅｔａｌ　Ｎｉｔｒｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタでも良く、あるいは、ＭＮＯＳ（Ｍｅｔａｌ　Ｎｉｔｒｉｄｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタでも良い。また、キャパシタを構成する下部電極の形状は断面が円形状や楕円形状等の任意の形状を選択することができ、またシリンダの数も任意に形成することができる。
【００８１】
【発明の効果】
以上説明したように、この発明の半導体装置の製造方法によれば、上面に金属膜が形成された半導体基板を収容した反応室内に所望の金属を含んだ原料ガスを導入し、気相成長法により金属膜上に所望の金属の酸化膜を形成する第１段階と、第１段階に続いて、第１段階において反応炉内に導入された原料ガス及び第１段階で発生した副生成物を反応炉内から除去する第２段階とを１ステップとして、このステップを複数回繰り返し行なって金属酸化膜から成る容量絶縁膜を成膜するようにしたので、第１段階において薄い膜厚の金属酸化膜を成膜した後、第２段階において副生成物を除去できるため、容量絶縁膜のカバレッジを向上させることができる。
また、この発明の半導体装置の製造方法によれば、上面に金属膜が形成された半導体基板を収容した反応炉内に所望の金属を含んだ原料ガスを導入し、気相成長法により金属膜上に所望の金属の酸化膜を形成する第１段階と、第１段階に続いて、第１段階において反応炉内に導入された原料ガス及び第１段階で発生した副生成物を反応炉内から除去する第２段階とを行なった後、第１段階よりも長い時間連続して原料ガスを導入することにより、最終的に必要な膜厚の金属の酸化膜から成る容量絶縁膜を成膜するようにしたので、第１段階において薄い膜厚の金属酸化膜を成膜した後、第２段階において副生成物を除去できるため、容量絶縁膜のカバレッジを向上させることができる。
したがって、金属膜上に金属の酸化膜を成膜する場合、該金属の酸化膜の異常成長を抑制することができる。
したがって、下部電極として触媒作用を有する金属を用いてシリンダ構造のキャパシタを形成する場合、容量絶縁膜の異常成長を抑制することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の製造方法の構成を工程順に示す工程図である。
【図２】同半導体装置の製造方法の構成を工程順に示す工程図である。
【図３】同半導体装置の製造方法の構成を工程順に示す工程図である。
【図４】同半導体装置の製造方法において酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図５】同半導体装置の製造方法において成膜した酸化タンタル膜を概略的に示す図である。
【図６】この発明の第２実施例である半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図７】この発明の第３実施例である半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図８】この発明の第４実施例である半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図９】この発明の第５実施例である半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図１０】この発明の第６実施例である半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図１１】この発明の第７実施例である半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図１２】この発明において、複数のステップＳＴを繰り返して酸化タンタル膜を成膜した際に、サイクル回数（繰り返し回数）（横軸）とステップカバレッジ（縦軸）との関係を概略的に示す図である。
【図１３】従来の半導体装置の製造方法を工程順に示す工程図である。
【図１４】従来の半導体装置の製造方法において、酸化タンタル膜を成膜させるための成膜シーケンスを示す図である。
【図１５】従来の半導体装置の製造方法において成膜した酸化タンタル膜を概略的に示す図である。
【符号の説明】
１　　　Ｐ型半導体基板
２　　　素子分離領域
３　　　ゲート絶縁膜
４　　　ゲート電極
５、６　　　Ｎ型領域
７　　　第１層間絶縁膜間
８　　　メモリセル選択用トランジスタ（ＮＭＯＳ型トランジスタ）
９　　　コンタクトホール
１０　　　コンタクトプラグ
１１　　　第２層間絶縁膜
１２　　　シリンダ溝
１３　　　下部電極
１３Ａ　　　下部電極電極膜
１４　　　容量絶縁膜（酸化タンタル膜）
１５　　　上部電極
１６　　　キャパシタ
１７　　　メモリセル

Claims (20)

  1. 上面に金属膜が形成された半導体基板を収容した反応室内に所望の金属を含んだ原料ガスを導入し、気相成長法により前記金属膜上に前記所望の金属の酸化膜を形成する第１段階と、前記第１段階に続いて、前記第１段階において前記反応室内に導入された前記原料ガス及び前記第１段階で発生した副生成物を前記反応室内から除去する第２段階とを１ステップとして、前記ステップを複数回繰り返し行なうことを特徴とする半導体装置の製造方法。
  2. キャパシタを有する半導体装置の製造方法であって、上面に前記キャパシタの下部電極となる金属膜が形成された半導体基板を収容した反応室内に所望の金属を含んだ原料ガスを導入し、気相成長法により前記金属膜上に前記所望の金属の酸化膜を形成する第１段階と、前記第１段階に続いて、前記第１段階において前記反応室内に導入された前記原料ガス及び前記第１段階で発生した副生成物を前記反応室内から除去する第２段階とを１ステップとして、前記ステップを複数回繰り返して前記金属膜上に前記金属の酸化膜を成膜することにより前記キャパシタの容量絶縁膜を形成する工程と、前記容量絶縁膜上に前記キャパシタの上部電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  3. 前記半導体基板は、上面にシリンダ溝を備え、前記金属膜は前記シリンダ溝の底部及び内側面上に形成されていることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記第２段階において前記原料ガスとは異なるガスを前記反応室内に導入することにより前記原料ガス及び前記第１段階で発生した副生成物の除去が行なわれることを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
  5. 前記第２段階において前記反応室内の圧力を減圧することにより前記原料ガス及び前記第１段階で発生した副生成物の除去が行なわれることを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
  6. 前記第２段階において、前記減圧を行なった後、次の前記第１段階の前に前記原料ガスとは異なるガスを前記反応室内に導入して、前記反応室内の圧力を前記減圧を行なう前の圧力に戻すことを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記ステップを複数回繰り返すことにより最終的に必要な膜厚の金属酸化膜を形成することを特徴とする請求項１乃至６のいずれか１に記載の半導体装置の製造方法。
  8. 前記ステップを複数回繰り返した後、前記第１段階よりも長い時間連続して前記原料ガスを導入することにより、最終的に必要な膜厚の金属酸化膜を形成することを特徴とする請求項１乃至６のいずれか１に記載の半導体装置の製造方法。
  9. 前記第１段階において、酸化性ガスを導入することを特徴とする請求項４乃至８のいずれか１に記載の半導体装置の製造方法。
  10. 前記ステップの繰り返しの２回目以降から、前記酸化性ガスの導入を開始することを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記第２段階は、酸化性ガスを導入する工程と、前記原料ガス及び前記酸化性ガスとは異なるガスを導入する工程とを含むことを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
  12. 前記原料ガスとは異なるガスは不活性ガスであることを特徴とする請求項４、６乃至１１のいずれか１に記載の半導体装置の製造方法。
  13. 前記不活性ガスは窒素ガスであることを特徴とする請求項１２記載の半導体装置の製造方法。
  14. 前記金属膜が、触媒作用を有する金属から成ることを特徴とする請求項１乃至１３のいずれか１に記載の半導体装置の製造方法。
  15. 前記気相成長法が、化学的気相成長法あるいは物理的気相成長法であることを特徴とする請求項１乃至１４のいずれか１に記載の半導体装置の製造方法。
  16. 前記所望の金属の酸化膜として、タンタル、ハフニウム、ジルコニウム及びニオビウムの酸化膜、あるいはタンタル、ハフニウム、ジルコニウム及びニオビウムのうち、２以上の金属が混合された金属酸化膜を用いることを特徴とする請求項１乃至１５のいずれか１に記載の半導体装置の製造方法。
  17. 前記タンタルを用いる場合、前記原料ガスとしてペンタエトキシタンタルを用いることを特徴とする請求項１６記載の半導体装置の製造方法。
  18. 前記酸化性ガスとして、酸素、オゾン、水、酸化窒素又は酸素ラジカルを含んだガスを用いることを特徴とする請求項９、１０又は１４乃至１７のいずれか１に記載の半導体装置の製造方法。
  19. 前記触媒作用を有する金属として、ルテニウム又は白金を用いることを特徴とする請求項１４乃至１８のいずれか１に記載の半導体装置の製造方法。
  20. 上面に金属膜が形成された半導体基板を収容した反応室内に所望の金属を含んだ原料ガスを導入し、気相成長法により前記金属膜上に前記所望の金属の酸化膜を形成する第１段階と、前記第１段階に続いて、前記第１段階において前記反応室内に導入された前記原料ガス及び前記第１段階で発生した副生成物を前記反応室内から除去する第２段階とを行なった後、前記第１段階よりも長い時間連続して前記原料ガスを導入することにより、最終的に必要な膜厚の前記金属の酸化膜を形成することを特徴とする半導体装置の製造方法。
JP2002220468A 2002-07-29 2002-07-29 半導体装置の製造方法 Pending JP2004063807A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002220468A JP2004063807A (ja) 2002-07-29 2002-07-29 半導体装置の製造方法
KR1020030052066A KR100573554B1 (ko) 2002-07-29 2003-07-28 반도체 장치의 제조 방법
TW092120688A TWI239097B (en) 2002-07-29 2003-07-29 Method for manufacturing semiconductor device
US10/630,444 US7303973B2 (en) 2002-07-29 2003-07-29 ALD process for capacitor dielectric

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002220468A JP2004063807A (ja) 2002-07-29 2002-07-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004063807A true JP2004063807A (ja) 2004-02-26

Family

ID=31941046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002220468A Pending JP2004063807A (ja) 2002-07-29 2002-07-29 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7303973B2 (ja)
JP (1) JP2004063807A (ja)
KR (1) KR100573554B1 (ja)
TW (1) TWI239097B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505680B1 (ko) * 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US7842581B2 (en) * 2003-03-27 2010-11-30 Samsung Electronics Co., Ltd. Methods of forming metal layers using oxygen gas as a reaction source and methods of fabricating capacitors using such metal layers
CN100527362C (zh) * 2005-03-16 2009-08-12 学校法人同志社 成膜装置和成膜方法
US7727908B2 (en) * 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7776765B2 (en) 2006-08-31 2010-08-17 Micron Technology, Inc. Tantalum silicon oxynitride high-k dielectrics and metal gates
KR101050457B1 (ko) * 2008-08-29 2011-07-19 주식회사 하이닉스반도체 반도체장치의 고전압게이트절연막 형성 방법
US10927459B2 (en) * 2017-10-16 2021-02-23 Asm Ip Holding B.V. Systems and methods for atomic layer deposition
US20230102312A1 (en) * 2021-07-30 2023-03-30 Ohio State Innovation Foundation Systems and methods for generating hydrogen and magnetite from rock

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183732B1 (ko) 1995-09-01 1999-03-20 김광호 반도체 장치의 캐패시터 제작방법
JP4236707B2 (ja) 1995-09-14 2009-03-11 日産自動車株式会社 化学的気相成長法及び化学的気相成長装置
JP4306876B2 (ja) * 1999-05-31 2009-08-05 株式会社日立国際電気 酸化タンタル薄膜の形成方法
US6576053B1 (en) * 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method
JP3800294B2 (ja) 1999-10-25 2006-07-26 日本電気株式会社 半導体装置およびその製造方法
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
JP2001160616A (ja) 1999-12-03 2001-06-12 Hitachi Ltd 誘電体素子とその製造方法
JP4437178B2 (ja) 2000-02-04 2010-03-24 国立大学法人東京工業大学 強誘電体材料薄膜の成膜方法とその用途
JP2001313379A (ja) 2000-04-28 2001-11-09 Nec Corp 半導体メモリの製造方法及び容量素子の製造方法
KR100414948B1 (ko) 2000-06-30 2004-01-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100390831B1 (ko) * 2000-12-18 2003-07-10 주식회사 하이닉스반도체 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR100393209B1 (ko) 2001-01-18 2003-07-31 삼성전자주식회사 금속 산화막을 유전막으로 하는 반도체 커패시터의 형성방법
KR100390849B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 하프늄산화막을 구비하는 캐패시터의 제조 방법
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US6753618B2 (en) * 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation

Also Published As

Publication number Publication date
US20040087178A1 (en) 2004-05-06
KR100573554B1 (ko) 2006-04-25
US7303973B2 (en) 2007-12-04
TWI239097B (en) 2005-09-01
KR20040011370A (ko) 2004-02-05
TW200417004A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
US7029985B2 (en) Method of forming MIS capacitor
US6753618B2 (en) MIM capacitor with metal nitride electrode materials and method of formation
US7382014B2 (en) Semiconductor device with capacitor suppressing leak current
US6340622B1 (en) Method for fabricating capacitors of semiconductor device
US7691743B2 (en) Semiconductor device having a capacitance element and method of manufacturing the same
JP2004214304A (ja) 半導体装置及びその製造方法
JP2006161163A (ja) チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法
KR20020094461A (ko) 반도체 소자의 캐패시터 제조방법
US7514315B2 (en) Methods of forming capacitor structures having aluminum oxide diffusion barriers
US20040137678A1 (en) Method for forming capacitor of semiconductor device
US6486022B2 (en) Method of fabricating capacitors
JP2004063807A (ja) 半導体装置の製造方法
JP4916092B2 (ja) 半導体装置の製造方法
US6531372B2 (en) Method of manufacturing capacitor of semiconductor device using an amorphous TaON
US20150194478A1 (en) Capacitors and Methods of Forming Capacitors
US20030052376A1 (en) Semiconductor device with high-k dielectric layer and method for manufacturing the same
KR100638421B1 (ko) 반도체 장치의 제조 방법
US20070117333A1 (en) Semiconductor device having storage node electrode with protection film thereon and method of fabricating the same
KR100347400B1 (ko) 반도체 장치의 제조 방법
KR100631951B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2004063964A (ja) 半導体装置の製造方法
JP2000252443A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061114