CN1260907A - Soi衬底及其制造方法和半导体器件及其制造方法 - Google Patents

Soi衬底及其制造方法和半导体器件及其制造方法 Download PDF

Info

Publication number
CN1260907A
CN1260907A CN98806334A CN98806334A CN1260907A CN 1260907 A CN1260907 A CN 1260907A CN 98806334 A CN98806334 A CN 98806334A CN 98806334 A CN98806334 A CN 98806334A CN 1260907 A CN1260907 A CN 1260907A
Authority
CN
China
Prior art keywords
silicon layer
substrate
soi substrate
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98806334A
Other languages
English (en)
Inventor
森安嘉贵
森下隆
松井正宏
石田诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Corp
Original Assignee
Asahi Kasei Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Kogyo KK filed Critical Asahi Kasei Kogyo KK
Publication of CN1260907A publication Critical patent/CN1260907A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Abstract

在蓝宝石衬底上生长硅层以制作SOS衬底、或在硅衬底上层叠作为中间层的晶体氧化物层或氟化物层后再在其上生长硅层以制作SOS衬底的情况下,生长硅层后,在氧化性气氛中进行热处理以将硅层的表面侧的一部分氧化,然后用蚀刻去除硅氧化物层,并以残余的硅层作为籽晶硅层进行同质外延生长,或在硅层生长之后或生长中在氢气气氛中加热。这种方法可提供缺陷少、结晶性和取向性高、表面粗糙度小的SOS衬底或SOI衬底。

Description

SOI衬底及其制造方法和半导体器件及其制造方法
本发明涉及在绝缘物上硅(SOI)衬底或蓝宝石上硅(SOS)衬底的绝缘层上形成单晶硅半导体层而得到的半导体衬底及其制造方法。更具体地，涉及具有位错缺陷少、表面平整度高的半导体层的半导体衬底及其制造方法。另外，本发明还涉及在上述半导体衬底形成的半导体器件及其制造方法。
现有的作为具有在绝缘物上形成半导体层的结构的衬底材料。公知的有SOI和SOS等。另外，在本说明书中，只要是在绝缘层上形成单晶硅半导体层的半导体衬底，包括上述SOI和SOS衬底，一律统称为SOI衬底。这种SOI衬底在制作器件时应用广泛，与一般的硅衬底相比，具有如下优点：
(1)寄生电容低，高速性能优良；
(2)软错误(soft error)少；
(3)可防止闭锁；
(4)可省去阱工艺。
为了实现上述器件性能，现有的SOI衬底的制造方法有以下几种：
(1)贴合法：将硅单晶衬底用热处理或粘接剂贴合到另一表面热氧化的硅衬底上，之后用机械研磨或化学蚀剂等方法在一侧形成均匀的硅层薄膜的方法；
(2)SIMOX(氧离子注入分离)：向硅衬底注入氧离子，然后对该衬底进行热处理，在硅衬底中形成埋入SiO2(氧化硅)层的方法；
(3)固相外延生长法：将硅衬底表面氧化后，将氧化膜的一部分去掉(开窗)使硅衬底露出，在其上生长非晶态硅，然后进行热处理，通过从与露出的硅相连的部分开始横向固相外延生长非晶态硅层以生成晶体的方法；
(4)异质外延生长法：在绝缘性氧化物衬底或硅衬底上层叠晶体的氧化物或氟化物层，然后在其上用CVD法生长单晶硅层的方法。
但是，上述各方法各有利弊，在生产率、质量等方面仍然存在问题。例如，在贴合法中，硅衬底自身必须加工成薄膜，硅衬底精度在1μm以下，进行均匀的蚀刻或研磨都很困难。而对于SIMOX法，为了在硅衬底中形成SiO2的埋入氧化膜，必须注入大量的氧离子，存在着生产率和成本的问题，且硅层中的晶体缺陷很多，在埋入的氧化膜中存在被称为“细管”的晶体缺陷。
而且，贴合的SOI衬底和SIMOX衬底还存在着在其上形成的元件(如场效应型晶体管)的快速反向(snapback)耐压和ESD(electrostatic discharge，静电放电)低的缺点，存在质量上的问题。当元件是FET(场效应晶体管)的情况下，FET动作时，主体部分和漏极部分的接合部分处产生的热载流子在主体部分聚集，在漏极部分和主体部分和源极部分之间流过的漏极电流急剧增加，耐压降低。另外，ESD意味着因静电等的电冲击使元件破坏时的耐压，以能承受人身产生的一般为2000V的静电压作为规格。
另一方面，作为SOI技术的前身，已知有SOS技术。SOS衬底迄今主要在耐辐射的场合下使用。SOS技术除了具有寄生电容小等SOI衬底的特点以外，因其绝缘层厚，还具有通过衬底的噪声小等特点。另外，在SOS衬底中，由于硅层和蓝宝石界面的载流子的寿命短，FET动作时，主体部分和漏极部分的接合部分产生的热载流子直接再结合，聚集在主体部分上。因此，主体部分和漏极部分和源极部分之间流过的电流不会急剧增加，耐压不会降低。也就是说，快速反向耐压高是SOS衬底的最大特征。但是，由于SOS衬底是在蓝宝石衬底上异质外延生长的硅层，硅层和蓝宝石衬底(α-Al2O3)之间的晶格常数和热膨胀系数不同，具有晶体缺陷多和表面粗糙度大的问题。
另外，作为在硅衬底上以氧化物层和氟化物层等作为中间层并在其上异质外延生长单晶硅层的SOI衬底，例如已知中间层采用γ-Al2O3的情况(特开平1-261300)。同样地，这些SOI衬底的硅层和中间层的界面的处载流子的寿命短，可获得与SOS衬底同样高的快速反向耐压。而且也存在因晶格常数和热膨胀系数不同造成的硅层的结晶性低和表面粗糙度大的问题。
作为改善SOS衬底的硅层的结晶性的方法，已知有向硅层注入硅离子、使蓝宝石界面侧非晶态化，然后进行退火处理使其再结晶的方法(USP 4177084)。根据该方法，与在蓝宝石衬底上外延生长的情况相比，晶体缺陷减少，结晶性改善，但是，仍残留着109个/cm2的晶体缺陷，特别是堆垛层错。
另外，这些SOS衬底和SOI衬底中的硅层存在着绝缘性底层和界面附近的晶体缺陷密度高的问题。因此，在这些衬底上制作例如高速和低耗电的器件时，厚为0.05～0.3μm或更薄的硅层中含有极多的晶体缺陷。
另外，在这些SOS衬底和SOI衬底的硅层中，取向性很差，由于在(001)晶间中含有(110)晶面和(111)晶面的成分，有晶格畸变，与基板表面平行地生长的(001)晶面的晶格常数和与基板表面垂直地生长的(100)晶面的晶格常数的差值很大。
由此，采用蓝宝石衬底的SOS衬底、和在硅衬底上层叠作为中间层的氧化物或氟化物层的SOI衬底，与贴合的SOI衬底和SIMOX衬底相比，硅层的结晶层和表面平整性差，在这些衬底上的半导体器件，例如形成MOSFET(金属-氧化物-半导体结构的场效应晶体管)时，有产生闪变噪声、栅极氧化膜耐压低、ESD低、有效移动度和互感低等FET的动作特性和可靠性降低的问题。
作为改善硅层的表面平整性的方法，已知有在还原性气氛中对绝缘层为SiO2的贴合而成的SOI衬底加热处理的方法(参见特开平5-217821公报)。根据该方法，由于提高了平整性且硅层的底层是SiO2，可看到快速反向耐压和ESD提高。
如果从器件的可靠性出发，优选地，快速反向耐压和ESD应较高。如果在SOS衬底、或在硅衬底上以氧化物层或氟化物层等为中间层并在其上异质外延生长晶体硅层的SOI衬底中，改善硅层的结晶性和表面平整性，由此提高器件性能，并进一步提高快速反向耐压和ESD，可对器件的性能和可靠性大有裨益。
因此，本发明的目的在于解决在现有的SOS衬底、或在硅衬底上层叠氧化物层或氟化物层并在其上外延生长硅层而得到的SOI衬底的问题，提供结晶性和表面平整度良好、在深度方向上晶体缺陷密度都很低的SOI衬底，并通过在其上形成半导体器件，提供具有高速度、低浮动噪声、高快速反向耐压、高ESD等的优良性能的半导体器件。
在这种情况下，本发明人发现，对于在蓝宝石衬底上生长硅层而制作的SOS衬底，或在硅衬底上淀积作为中间层的氧化物层或氟化物层，并在其上生长硅层而制作的SOI衬底，通过(A)生长硅层后，在氧化性气氛中进行热处理使硅层表面侧的一部分氧化，并用氢氟酸等蚀刻而除去该硅氧化物层，剩下缺陷减少、取向性高的硅层；然后，(B)以该硅层作为籽晶层，在其上再次同质外延生长硅层，可形成缺陷极少、高结晶性和高取向性的硅层，由此完成了本发明。
另外，本发明人还发现，对于在蓝宝石衬底上生长硅层而制作的SOS衬底，或在硅衬底上淀积作为中间层的氧化物层或氟化物层，并在其上生长硅层而制作的SOI衬底，通过(C)生长硅层后，在氢气气氛中加热，使硅层的结晶性和表面平整性显著提高，以及(D)在硅层生长过程中中断其生长，在氢气气氛中加热处理以提高硅层的表面平整性和结晶性之后，在其上再次异质外延生长硅层时，可以制作使作为外延生长的难题的界面晶格失配造成的位错和缺陷减少、表面平整性很好的硅层，由此完成了本发明。
而且本发明人还发现，例如在用上述制造方法制作的缺陷少、结晶性和取向性高、表面粗糙度小的SOI衬底上形成MOSFET的场合，可实现与现在相比，动作速度和ESD提高、闪变噪声减小等性能的显著提高，由此完成了本发明。
即，根据本发明第1方面的SOI衬底，包括绝缘性底层和在其上外延生长的晶体硅层，且该绝缘性底层是单晶氧化物衬底、或是在硅衬底上层叠晶体氧化物层或氟化物层而得到的衬底，其特征在于：所述晶体硅层的缺陷密度为≤4×108个/cm2，且该晶体硅层的表面粗糙度为0.05～4nm。
根据本发明第2方面的SOI衬底，其特征在于：在根据本发明第1方面的SOI衬底中，所述晶体硅层的缺陷密度在整个深度方向上为≤4×108个/cm2。
根据本发明第3方面的SOI衬底，其特征在于：在根据本发明第1方面的SOI衬底中，所述晶体硅层的缺陷密度为≤1×107个/cm2。
根据本发明第4方面的SOI衬底，其特征在于：在根据本发明第1方面的SOI衬底中，所述晶体硅层的缺陷密度，在整个深度方向上为≤1×107个/cm2。
根据本发明第5方面的SOI衬底，其特征在于：在根据本发明第1方面的SOI衬底中，所述晶体硅层的与衬底表面平行地生长的(004)晶面在X射线衍射谱线上的半高宽为100～1000arcsec(弧度秒)。
根据本发明第6方面的SOI衬底，其特征在于：在根据本发明第1方面的SOI衬底中，所述晶体硅层的与衬底表面垂直的硅(100)面的晶格常数为5.41～5.44埃。
根据本发明第7方面的SOI衬底，其特征在于：在根据本发明第1方面的SOI衬底中，所述晶体硅层的与衬底表面平行的硅(001)面的晶格常数为5.41～5.44埃。
根据本发明笫8方面的SOI衬底，其特征在于：在根据本发明第1方面的SOI衬底中，所述晶体硅层的与衬底表面平行的硅(001)面的晶格常数和与衬底表面垂直的硅(100)面的晶格常数之比值，为0.995～1.005。
根据本发明第9方面的SOI衬底，其特征在于：在根据本发明第1方面的SOI衬底中，用X射线衍射测定时，所述晶体硅层的220反射和与衬底表面平行的004反射的强度的比值为≤0.1。
根据本发明第10方面的SOI衬底，其特征在于：在根据本发明第1方面的SOI衬底中，所述绝缘性底层是所述单晶氧化物衬底，所述单晶氧化物衬底是蓝宝石衬底。
根据本发明第11方面的SOI衬底，其特征在于：在根据本发明第1方面的SOI衬底中，所述绝缘性底层是在硅衬底上层叠晶体氧化物层或氟化物层而得到的衬底，所述氧化物层是α-Al2O3、γ-Al2O3、θ-Al2O3、MgO·Al2O3、CeO2、SrTiO3、(Zr1-x，Yx)Oy、Pb(Zr，Ti)O3、LiTaO3、LiNbO3中的任一个，所述氟化物层包括CaF2。
根据本发明第12方面的制造SOI衬底的方法，是一种在绝缘性底层上形成缺陷密度低的硅层的SOI衬底，其特征在于包括下列步骤：
(a)在所述绝缘性底层上形成硅层的工序；
(b)在氧化性气氛中对所述硅层热处理，使该硅层的表面侧的一部分氧化的工序；以及
(c)通过蚀刻将所述(b)步骤中形成的硅氧化物薄膜去除的工序。
根据本发明第13方面的制造SOI衬底的方法，是一种在绝缘性底层上形成缺陷密度低的硅层的SOI衬底，其特征在于包括下列步骤：
(a)在所述绝缘性底层上形成第一硅层的工序；
(b)在氧化性气氛中对所述第一硅层热处理，使该第一硅层的表面侧的一部分氧化的工序；
(c)通过蚀刻将所述(b)步骤中形成的硅氧化物薄膜去除的工序；以及
(d)在残留的第一硅层上外延生长第二硅层的工序。
根据本发明第14方面的制造SOI衬底的方法，其特征在于：在根据本发明第13方面的制造方法中，当在所述(d)工序中形成的硅层和在所述(a)工序中形成的第一硅层不能分辨时，反复进行所述(b)～(d)的各工序两次以上。
根据本发明第15方面的制造SOI衬底的方法，其特征在于：在根据本发明第12～14中任一方面所述的制造方法中，所述氧化性气氛包含氧气和氢气的混合气体或水蒸汽。
根据本发明第16方面的制造SOI衬底的方法，其特征在于：在根据本发明第12～14中任一方面所述的制造方法中，在所述氧化性气氛中的热处理温度为600～1300℃。
根据本发明第17方面的制造SOI衬底的方法，其特征在于：在根据本发明第12～14中任一方面所述的制造方法中，在所述氧化性气氛中的热处理温度为800～1200℃。
根据本发明第18方面的制造SOI衬底的方法，其特征在于：在根据本发明第13或14方面所述的制造方法中，在所述残留的第一硅层上外延生长第二硅层的生长温度为550～1050℃。
根据本发明第19方面的制造SOI衬底的方法，其特征在于：在根据本发明第13或14方面所述的制造方法中，在所述残留的第一硅层上外延生长第二硅层的生长温度为650～950℃。
根据本发明第20方面的制造SOI衬底的方法，其特征在于：在根据本发明第13或14方面所述的制造方法中，在所述残留的第一硅层上外延生长第二硅层的工序之前，在氢气气氛或真空中对该残留的第一硅层进行加热处理。
根据本发明第21方面的制造SOI衬底的方法，其特征在于：在根据本发明第13或14方面所述的制造方法中，在所述残留的第一硅层上外延生长第二硅层的工序中，在该残留的第一硅层的表面和第二硅层中不形成硅氧化物。
根据本发明第22方面的制造SOI衬底的方法，其特征在于：在根据本发明第13或14方面所述的制造方法中，在所述残留的第一硅层上外延生长第二硅层时所用的装置的生长室中的基准压力≤10-7乇。
根据本发明第23方面的制造SOI衬底的方法，其特征在于：在根据本发明第13或14方面所述的制造方法中，在所述残留的第一硅层上外延生长第二硅层的生长方法采用UHV-CVD法或MBE法。
根据本发明第24方面的制造SOI衬底的方法，其特征在于：在根据本发明第13或14方面所述的制造方法中，在所述残留的第一硅层上外延生长第二硅层时，在生长初期生长温度设置成比较高的温度。
根据本发明第25方面的制造SOI衬底的方法，其特征在于：在根据本发明第24方面所述的制造方法中，所述第二硅层的外延生长方法采用AP-CVD或LPCVD法。
根据本发明第26方面的制造SOI衬底的方法，其特征在于：在根据本发明第12方面所述的制造方法中，在所述通过蚀刻去除硅氧化物膜的工序之后，还具有在氮气气氛中对SOI衬底进行热处理的工序。
根据本发明第27方面的制造SOI衬底的方法，其特征在于：在根据本发明第13或14方面所述的制造方法中，在所述外延生长第二硅层的工序之后，还具有在氮气气氛中对SOI衬底进行热处理的工序。
根据本发明第28方面的制造SOI衬底的方法，其特征在于：在根据本发明第26或27方面所述的制造方法中，在所述氮气气氛热处理的工序之后，还具有在氧化性气氛中热处理的工序。
根据本发明第29方面的制造SOI衬底的方法，其特征在于：在根据本发明第12方面所述的制造方法中，在所述通过蚀刻去除硅氧化物膜的工序之后，还具有在氢气中进行热处理的工序。
根据本发明第30方面的制造SOI衬底的方法，其特征在于：在根据本发明第13或14方面所述的制造方法中，在所述外延生长第二硅层的工序之后，还具有在氢气中进行热处理的工序。
根据本发明第31方面的制造SOI衬底的方法，其特征在于：在根据本发明第29或30方面所述的制造方法中，所述氢气中热处理的温度为800～1200℃。
根据本发明第32方面的制造SOI衬底的方法，其特征在于：在根据本发明第12～31中任一方面所述的制造方法中，在所述形成第一硅层的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
根据本发明第33方面的制造SOI衬底的方法，其特征在于：在根据本发明第32方面所述的制造方法中，所述退火处理先在氮气气氛中进行，然后在氧化性气氛中进行。
根据本发明第34方面的制造SOI衬底的方法，其特征在于：在根据本发明第33方面所述的制造方法中，在所述氧化性气氛中退火处理之后，还具有通过蚀刻去除硅氧化物膜的工序。
根据本发明第35方面的制造SOI衬底的方法，其特征在于：在根据本发明第12方面所述的制造方法中，在所述通过蚀刻去除硅氧化物膜的工序之后，还具有进行化学的和/或机械的研磨的工序。
根据本发明第36方面的制造SOI衬底的方法，其特征在于：在根据本发明第13或14方面所述的制造方法中，在所述外延生长第二硅层的工序之后，还具有进行化学的和/或机械的研磨的工序。
根据本发明第37方面的制造SOI衬底的方法，其特征在于：在根据本发明第12～36中任一方面所述的制造方法中，所述在绝缘性底层上形成第一硅层薄膜的工序，是在绝缘性底层上外延生长第一硅层的工序。
根据本发明第38方面的制造SOI衬底的方法，其特征在于：在根据本发明第12～37中任一方面所述的制造方法中，所述绝缘性底层是单晶氧化物衬底。
根据本发明第39方面的制造SOI衬底的方法，其特征在于：在根据本发明第38方面所述的制造方法中，所述绝缘性底层是蓝宝石衬底。
根据本发明第40方面的制造SOI衬底的方法，其特征在于：在根据本发明第12～37中任一方面所述的制造方法中，所述绝缘性底层是在硅衬底上层叠晶体氧化物层或氟化物层而得到的衬底。
根据本发明第41方面的制造SOI衬底的方法，其特征在于：在根据本发明第40方面所述的制造方法中，所述氧化物层是α-Al2O3、γ-Al2O3、θ-Al2O3、MgO·Al2O3、CeO2、SrTiO3、(Zr1-x，Yx)Oy、Pb(Zr，Ti)O3、LiTaO3、LiNbO3中的任一个，所述氟化物层包括CaF2。
根据本发明第42方面的制造SOI衬底的方法，是一种在绝缘性底层上形成缺陷密度低的硅层的SOI衬底的制造方法，其特征在于：在所述绝缘性底层上形成硅层薄膜之后，具有在氢气中对该硅层进行热处理的工序。
根据本发明第43方面的制造SOI衬底的方法，是一种在绝缘性底层上形成缺陷密度低的硅层的SOI衬底的制造方法，其特征在于：
(a)在所述绝缘性底层上形成第一硅层的工序；
(b)对所述第一硅层在氢气中热处理的工序；以及
(c)在已在氢气中热处理过的第一硅层上，外延生长第二硅层的工序。
根据本发明第44方面的制造SOI衬底的方法，其特征在于：在根据本发明第43方面所述的制造方法中，所述(a)～(c)的工序是在原位进行的。
根据本发明第45方面的制造SOI衬底的方法，其特征在于：在根据本发明第42～44中任一方面所述的制造方法中，所述氢气中热处理的温度为800～1200℃。
根据本发明第46方面的制造SOI衬底的方法，其特征在于：在根据本发明第42～45中任一方面所述的制造方法中，在所述形成第一硅层的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
根据本发明第47方面的制造SOI衬底的方法，其特征在于：在根据本发明第42方面所述的制造方法中，在所述对第一硅层在氢气中热处理的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
根据本发明第48方面的制造SOI衬底的方法，其特征在于：在根据本发明第46或47方面所述的制造方法中，所述退火处理先在氮气气氛中进行，然后在氧化性气氛中进行。
根据本发明第49方面的制造SOI衬底的方法，其特征在于：在根据本发明第48方面所述的制造方法中，在所述氧化性气氛中退火处理之后，还具有通过蚀刻去除硅氧化物膜的工序。
根据本发明第50方面的制造SOI衬底的方法，其特征在于：在根据本发明第42方面所述的制造方法中，在所述在氢气中热处理的工序之后，还具有进行化学的和/或机械的研磨的工序。
根据本发明第51方面的制造SOI衬底的方法，其特征在于：在根据本发明第43方面所述的制造方法中，在所述外延生长第二硅层的工序之后，还具有进行化学的和/或机械的研磨的工序。
根据本发明第52方面的制造SOI衬底的方法，其特征在于：在根据本发明第42～51中任一方面所述的制造方法中，所述在绝缘性底层上形成第一硅层的工序，是在绝缘性底层上外延生长第一硅层的工序。
根据本发明第53方面的制造SOI衬底的方法，其特征在于：在根据本发明第42～51中任一方面所述的制造方法中，所述绝缘性底层是单晶氧化物衬底。
根据本发明第54方面的制造SOI衬底的方法，其特征在于：在根据本发明第53方面所述的制造方法中，所述绝缘性底层是蓝宝石衬底。
根据本发明第55方面的制造SOI衬底的方法，其特征在于：在根据本发明第42～51中任一方面所述的制造方法中，所述绝缘性底层是在硅衬底上层叠晶体氧化物层或氟化物层而得到的衬底.
根据本发明第56方面的制造SOI衬底的方法，其特征在于：在根据本发明第55方面所述的制造方法中，所述氧化物层是α-Al2O3、γ-Al2O3、θ-Al2O3、MgO·Al2O3、CeO2、SrTiO3、(Zr1-x，Yx)Oy、Pb(Zr，Ti)O3、LiTaO3、LiNbO3中的任一个，所述氟化物层包括CaF2。
根据本发明第57方面的SOI衬底，其特征在于该SOI衬底是用根据本发明第12～41中任一方面所述的方法制造的。
根据本发明第58方面的SOI衬底，其特征在于该SOI衬底是用根据本发明第42～56中任一方面所述的方法制造的。
根据本发明第59方面的半导体器件，是一种以SOI衬底作为衬底的半导体器件，其特征在于：所述SOI衬底因采用如权利要求1～11中任一项所述的SOI衬底而提高了其器件性能。
根据本发明第60方面的半导体器件，其特征在于：在根据本发明第59方面的半导体器件中，所述半导体器件是场效应型晶体管和双极晶体管中的至少一种，通过把权利要求1～11中任一项所述的SOI衬底用作其衬底提高了其器件性能，所述器件性能包括互感、截止频率、闪变噪声、静电放电中的至少一个。
根据本发明第61方面的半导体器件，其特征在于：在根据本发明第59方面的半导体器件中，所述半导体器件是MOSFET，通过把权利要求1～11中任一项所述的SOI衬底用作其衬底提高了其器件性能，所述器件性能包括互感、截止频率、闪变噪声、静电放电、快速反向耐压、绝缘击穿电量之中的至少一个。
根据本发明第62方面的半导体器件，其特征在于：在根据本发明第59方面的半导体器件中，所述半导体器件是双极晶体管，通过把权利要求1～11中任一项所述的SOI衬底用作其衬底提高了其器件性能，所述器件性能包括互感、截止频率、集电极电流、漏泄电流、电流增益中的至少一个。
根据本发明第63方面的半导体器件，其特征在于：在根据本发明第59方面的半导体器件中，所述半导体器件是二极管，通过把权利要求1～11中任一项所述的SOI衬底用作其衬底提高了其器件性能，所述器件性能包括反向偏漏电流特性、正向偏漏电流、二极管因子中的至少一个。
根据本发明第64方面的半导体器件，其特征在于：在根据本发明第59方面的半导体器件中，所述半导体器件是半导体集成电路，通过把权利要求1～11中任一项所述的SOI衬底用作其SOI衬底提高了其器件性能，所述器件性能包括频率特性、噪声特性、增幅特性、电力消耗特性中的至少一个。
根据本发明第65方面的半导体器件，其特征在于：在根据本发明第59方面的半导体器件中，所述半导体器件是由MOSFET构成的半导体集成电路，通过把权利要求1～11中任一项所述的SOI衬底用作其SOI衬底提高了其器件性能，所述器件性能包括频率特性、噪声特性、增幅特性、电力消耗特性中的至少一个。
根据本发明第66方面的半导体器件，是一种以SOI衬底作为衬底的半导体器件，其特征在于：所述SOI衬底因采用如权利要求12～41中任一项所述的SOI衬底而提高了其器件性能。
根据本发明第67方面的半导体器件，是一种以SOI衬底作为衬底的半导体器件，其特征在于：所述SOI衬底因采用如权利要求42～56中任一项所述的SOI衬底而提高了其器件性能。
根据本发明第68方面的半导体器件，其特征在于：在根据本发明第66或67方面的半导体器件中，所述半导体器件是场效应型晶体管和双极晶体管中的至少一种，所述器件性能包括互感、截止频率、闪变噪声、静电放电中的至少一个。
根据本发明第69方面的半导体器件，其特征在于：在根据本发明第66或67方面的半导体器件中，所述半导体器件是MOSFET，所述器件性能包括互感、截止频率、闪变噪声、静电放电、快速反向耐压、绝缘击穿电量之中的至少一个。
根据本发明第70方面的半导体器件，其特征在于：在根据本发明第66或67方面的半导体器件中，所述半导体器件是双极晶体管，所述器件性能包括互感、截止频率、集电极电流、漏泄电流、电流增益中的至少一个。
根据本发明第71方面的半导体器件，其特征在于：在根据本发明第66或67方面的半导体器件中，所述半导体器件是二极管，所述器件性能包括反向偏漏电流特性、正向偏漏电流、二极管因子中的至少一个。
根据本发明第72方面的半导体器件，其特征在于：在根据本发明第66或67方面的半导体器件中，所述半导体器件是半导体集成电路，所述器件性能包括频率特性、噪声特性、增幅特性、电力消耗特性中的至少一个。
根据本发明第73方面的半导体器件，其特征在于：在根据本发明第66或67方面的半导体器件中，所述半导体器件是由MOSFET构成的半导体集成电路，所述器件性能包括频率特性、噪声特性、增幅特性、电力消耗特性中的至少一个。
根据本发明第74方面的制造半导体器件的方法，是一种在由绝缘性底层和在其上形成的硅层构成的SOI衬底上制造半导体器件的方法，该方法特征在于包括下列步骤：
(a)在绝缘性底层上形成第一硅层的工序；
(b)在氧化性气氛中对所述第一硅层热处理，使该第一硅层的表面侧的一部分氧化的工序；
(c)通过蚀刻将所述(b)步骤中形成的硅氧化物薄膜去除的工序；
(d)在残留的第一硅层上外延生长第二硅层的工序；以及
(e)对在所述(d)工序中形成的硅层在氧化性气氛中热处理，使其表面侧的一部分氧化，之后通过蚀刻去除形成的硅氧化物膜，把所述硅层调整到所需厚度的工序。
根据本发明第75方面的制造半导体器件的方法，其特征在于：在根据本发明第74方面的制造方法中，在所述形成第一硅层的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
根据本发明第76方面的制造半导体器件的方法，其特征在于：在根据本发明第74方面的制造方法中，在所述外延生长第二硅层的工序之后，还具有在氢气中进行热处理的工序。
根据本发明第77方面的制造半导体器件的方法，其特征在于：在根据本发明第74方面的制造方法中，在所述(e)工序之前或之后，还具有进行化学的和/或机械的研磨的工序。
根据本发明第78方面的制造半导体器件的方法，是一种在由绝缘性底层和在其上形成的硅层构成的SOI衬底上制造半导体器件的方法，该方法特征在于包括下列步骤：
(a)在绝缘性底层上形成硅层的工序；
(b)在氢气气氛中对所述硅层热处理的工序；
(c)对在所述硅层在氧化性气氛中热处理，使其表面侧的一部分氧化，之后通过蚀刻去除形成的硅氧化物膜，把所述硅层调整到所需厚度的工序。
根据本发明第79方面的制造半导体器件的方法，其特征在于：在根据本发明第78方面的制造方法中，在所述形成硅层的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
根据本发明第80方面的制造半导体器件的方法，其特征在于：在根据本发明第78方面的制造方法中，在所述(c)工序之前或之后，还具有进行化学的和/或机械的研磨的工序。
根据本发明第81方面的制造半导体器件的方法，是一种在由绝缘性底层和在其上形成的硅层构成的SOI衬底上制造半导体器件的方法，该方法特征在于包括下列步骤：
(a)在所述绝缘性底层上形成第一硅层的工序；
(b)对所述第一硅层在氢气中热处理的工序；
(c)在已在氢气中热处理过的第一硅层上，外延生长第二硅层的工序；以及
(d)对在所述(c)工序中形成的硅层在氧化性气氛中热处理，使其表面侧的一部分氧化，之后通过蚀刻去除形成的硅氧化物膜，把所述硅层调整到所需厚度的工序。
根据本发明第82方面的制造半导体器件的方法，其特征在于：在根据本发明第81方面的制造方法中，在所述形成第一硅层的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
根据本发明第83方面的制造半导体器件的方法，其特征在于：在根据本发明第81方面的制造方法中，在所述(d)工序之前或之后，还具有进行化学的和/或机械的研磨的工序。
图1A～1C是说明根据本发明第12方面的SOI衬底的制造顺序中的SOS衬底的剖面图；图1A～1D又是说明根据本发明第13方面的SOI衬底的制造顺序中的SOS衬底的剖面图；
图2A～2B是说明根据本发明第42方面的SOI衬底的制造顺序中的SOS衬底的剖面图；
图3A～3C是说明根据本发明第43方面的SOI衬底的制造顺序中的SOS衬底的剖面图；
图4A～4F是说明根据本发明第13方面的制造方法的SOI衬底的剖面图，其中在(a)工序和(b)工序之间，还具有向第一硅层注入硅离子使其深处非晶态化，并进行退火处理使其再结晶的工序；
图5示出在增加上述退火处理以进行再结晶的工序后的SOI基板中，在硅层的整个厚度方向上缺陷密度减少；
图6A～6E示出将各种SOS衬底浸入腐蚀液形成腐蚀坑之后，用SEM观察的结果的照片，其中图6A是在蓝宝石衬底上用APCVD外延生长硅层的SOS衬底，图6B是在图6A的衬底的硅层上注入硅离子使其深处非晶态化，并进行退火处理使其再结晶得到的SOS衬底，图6C是在本发明第13方面的制造方法中，在(a)工序和(b)工序之间增加向第一硅层注入硅离子使其深处非晶态化，并退火处理使其再结晶的工序而得到的SOS衬底，图6D是将图6C的SOS衬底在氢气气氛中加热处理而得到的SOS衬底，图6E是将图6B的SOS衬底在氢气气氛中加热处理而得到的SOS衬底；
图7是用根据本发明实施例1制造的SOS衬底制作的CMOS晶体管的结构剖面图；
图8A是用TEM观察根据本发明比较例1制作的SOS衬底的硅层的缺陷密度得到的截面照片；
图8B是用TEM观察根据本发明比较例3制作的SOS衬底的硅层的缺陷密度得到的截面照片；
图8C是用TEM观察根据本发明实施例6制作的SOS衬底的硅层的缺陷密度得到的截面照片。
下面，描述本发明的实施方案。
本发明中的绝缘性底层，采用单晶氧化物衬底，或在硅衬底上层积有α-Al2O3、γ-Al2O3、θ-Al2O3、MgO·Al2O3、CeO2、SrTiO3、(Zr1-x，Yx)Oy、Pb(Zr，Ti)O3、LiTaO3、LiNbO3等晶体氧化物层或CaF2等晶体氟化物层的衬底。另外，在本发明中，作为绝缘性底层，也可采用非晶态材料如玻璃的衬底、或在硅衬底上层积有SiO2等的衬底。本发明中的在硅衬底上生长氧化物层或氟化物层的方法，不做特别限制，可用常压化学汽相淀积法、低压化学汽相淀积法(LPCVD法)、超高真空化学汽相淀积法(UHV-CVD法)、分子束外延法(MBE)、溅射法、激光MBE法等。在SiO2的场合也可以将硅衬底置于氧化气氛中热氧化处理。另外，即使对于将SIMOX衬底和SOI衬底贴合而得到的SOI结构，也可形成晶体缺陷更少、晶体度高的硅层。
图1A～1D，用来说明根据本发明第12或13方面的制造方法的制作顺序。
在本发明中，首先，如图1A所示，在作为绝缘物的蓝宝石衬底1上外延生长第一硅层2。作为该生长方法，可用电子束(EB)蒸镀法。此时，对第一硅层的厚度不做特别限制，例如在0.03～1μm的实用范围内。
之后，在氧化性气氛中对第一硅层2热处理，如图1B所示。在表面上形成硅氧化物层3。通过此热处理使原子重新匹配，使在外延生长后的第一硅层2中生成的大量因晶格不匹配造成的位错或层错等缺陷减少，取向不一致的部分消失。
在本发明中，在氧化气氛中进行热处理的温度为500℃以上，1300℃以下，优选为600℃以下，1300℃以下，更优选为800℃以上，1200℃以下。温度过低，则原子的再匹配效果减小，而如果温度过高，则存在构成底层的元素向硅层扩散的问题。作为热处理的气氛只要是氧化性气氛即可，不做特别限制，通常采用O2、O2+H2、H2O、N2O等氧化性气体，或这些氧化性气氛用不活泼气体如N2、Ar等稀释的气体。但优选采用O2+H2混合气或含有H2O的气体，此时晶体缺陷减少和晶体性能提高的效果更显著。
然后，如图1C所示，用氢氟酸或硼氟酸(BHF)等蚀刻去除硅氧化物层3。
根据本发明第12方面，通过上述顺序如上制作的SOS基板，硅层的晶体缺陷减少，晶体取向性提高。
根据本发明第13方面，此后如图1D所示，继续以残留的硅层作为籽晶层，在其上同质外延生长第二硅层。作为此时的生长法，与第一硅层同样地，可用APCVD法、LPCVD法、UHV-CVD法、MBE法、EB蒸镀法等，且不必采用与第一硅层2相同的生长方法。
当第二硅层5用同质外延生长时，在生长初期，在硅层表面不应有阻碍同质外延生长的硅氧化物膜，而且这一点是非常重要的。为此，在生长气氛中最好水分和氧极少。作为生长方法的UHV-CVD法、MEB法等，在供应原料时的基准压力为10-7乇以下，更优选采用在超高真空气氛中生长硅层的方法。
另外，在第二硅层5的同质外延生长进行之前，为了除去硅层4上的自然氧化膜和化学氧化物，优选在氢气气氛中或真空中进行加热处理。
第二硅层5的同质外延生长的温度，通常为400～1200℃、优选为550～1050℃，更优选为650～950℃。籽晶层表面的硅氧化物层的生成，决定于生长气氛中的水分或氧的存在量与生长温度，即使生长气氛中水分或氧的存在量较多，但在低温下也不易生成氧化物层。因此，在诸如UHV-CVD或MBE法在超高真空气氛下生长硅层的方法中，可在较低的温度下外延生长硅层，此时由于热畸变减少，可比较容易地获得高质量的晶体硅层。另外，在APCVD法或LPCVD法等中，在基准压力在10-7乇以上的情况下，为了在生长初期抑制硅氧化层的生成，可采用生长温度逐渐升高然后中途逐渐下降的温度曲线，由此可有效地实现良好的外延生长。
本发明中，对于用于第二硅层5同质生长的籽晶层(硅层)4的厚度，不做特别限制，但优选为5nm以上1μm以下。
在籽晶层上聚集生长的硅层5，与在硅单晶衬底上同质外延聚集生长同样地，不受晶格常数不同的影响。而且还可具有在低的生长温度下生长的效果，与现有的异质外延生长得到的硅层相比，结晶性和表面平整性大大改善。而且即使与籽晶层相比，硅层也可取得更为显著的晶体缺陷减少、结晶性和取向性提高的效果。还有，令人吃惊的是，在聚集生长第二硅层之后，在包括籽晶层在内的硅层的整个深度方向上都很均匀，具有极低的缺陷密度。
另外，通过向籽晶层上生长第二硅层，可显著改善硅层表面平整性、减小表面粗糙度。
本发明中，在第12方面的用蚀刻去除硅氧化物膜3的工序之后，或第13方面的外延生长第二硅层5的工序之后，在氮气气氛中进行热处理，可消除硅层中的夹杂性的缺陷和杂质。由此可在SOS衬底上形成例如MOSFET中的开启电压即阈值电压无漂移的可靠的半导体器件。另外，在氮气气氛中热处理之后，若在氧化性气氛中进行热处理，可进一步增强上述效果，因此是更优选的。
在图1A～1D所示的发明中，若反复进行从图1B到图1D的工序两次以上，可实现更显著的降低缺陷密度、提高结晶性能、减小表面粗糙度的效果。
图2A和2B示出根据本发明第42方面的SOS衬底的制作顺序。
在本发明中，首先如图2A所示，在绝缘物蓝宝石衬底1上外延生长第一硅层2，作为其生长方法，可用APCVD法、LPCVD法、UHV-CVD法、MBE法、EB蒸镀法等。此时作为硅层，即使是低温生长的非晶硅层也是可以的。对硅层的厚度不做特别限制，例如可在0.03～1μm的实用范围内。
然后，如图2B所示，将此第一硅层2在氢气气氛中加热处理。通过加热处理使硅原子发生表面迁移，重新匹配，提高结晶性，使表面更平整。
此时，在氢气气氛中加热处理的温度，若过低则不能充分地发生硅原子的表面迁移，若过高则可能使底层中的元素(例如蓝宝石中的铝)大量地向硅层扩散，降低硅层的结晶性，考虑到载流子密度变化的影响及其它，该温度优选为700～1300℃，更优选为800～1200℃。
另外，加热处理时氢气的分压，可在1～760乇的范围内选择。此时，作为调节分压的方法，可用真空泵抽真空，也可用不活泼气体稀释。
在氢气中进行加热处理的时间可任选，但优选为2分钟～5小时，更优选为5分钟～3小时。
图3A～3C，示出根据本发明第43方面的SOS衬底的制作顺序。
在本发明中，首先如图3A所示，在蓝宝石衬底1上用与上述同样的方法外延生长第一硅层2。此时，对第一硅层的厚度不做特别限制，例如在0.03～1μm实用范围内。
然后，如图3B所示，对第一硅层2在氢气气氛加热处理，改善第一硅层2的结晶性和表面平整性。此后如图3C所示，以该硅层作为籽晶层6，在其上外延生长第二硅层7。
在此场合下，如果原位进行氢气气氛中的加热处理，可提高籽晶层6和其上生长的第二硅层7的质量。如果原位进行处理，在此场合下，淀积生长硅层的处理和氢气气氛中的加热处理连续地在同一处理设备中进行，避免硅层中途与大气接触是很重要的。
对于硅籽晶层6的厚度不做特别限制，优选为5nm～1μm，更优选为10nm～200nm。
另外，硅层的生长方法和生长条件、在氢气中的加热处理的条件，与上述相同。
与上述发明同样地，在硅籽晶层6上外延生长硅层7时，其生长与在硅单晶衬底上同质外延生长籽晶层相同，不受晶格常数不同的影响。而且还具有生长温度降低的效果，与现有的异质外延生长的硅层相同，结晶性能和表面平整性大大改善。
在本发明第12、13、42、43方面中，为了得到硅层中晶体缺陷密度更小的SOS衬底，如图4A～4F所示，在外延生长第一硅层2(图4A)之后，向该硅层2注入硅离子，使其深处部分8非晶态化(图4B)，对于进行了退火处理的比表面层9更加结晶化的硅层10(图4C)，优选进行分别在氧化性气氛中(图4D以下)、氢气气氛中加热处理之后的各种处理。特别是，在氢气气氛中进行加热处理时，即使在高温度下也不会发生硅的再蒸发和逸散，与现有的相比，可更有效地增加改善硅层结晶性能和表面平整性的效果。
注入硅离子后为再结晶而进行的退火处理的气氛，优选地，首先用氮气气氛，然后改变成氧化性气氛。此时，用蚀刻除去因在氧化性气氛中退火而形成的硅氧化物膜。
另外，对于用本发明第12或13方面的制造顺序制造的SOS衬底，通过在氢气气氛中加热处理，可得到结晶性能和表面平整性良好的SOS衬底。
另外，在图1～3的整套工艺结束之后，优选地，对图1C中的硅层4、图1D中的硅层5、图2B中的硅层2、图3C中的硅层7进行如化学的和/或机械的研磨处理之类的表面平整处理，由此提高器件性能的可靠性。
把根据本发明制作的以单晶氧化物衬底，或在硅衬底上层积有α-Al2O3、γ-Al2O3、θ-Al2O3、MgO·Al2O3、CeO2、SrTiO3、(Zr1-x，Yx)Oy、Pb(Zr，Ti)O3、LiTaO3、LiNbO3等晶体氧化物层或CaF2等晶体氟化物层的叠层衬底等作为绝缘底层的SOI衬底，在由I2、KI、HF、甲醇、水混合而得的腐蚀液中浸泡形成蚀坑之后，用扫描电子显微镜(SEM)观察单位面积的蚀坑数，确定硅层的晶体缺陷密度，发现每一场合下的值都小于4×108个/cm2。
特别地，根据本发明的第13方面，如果在(a)工序和(b)工序之间还进行向第一硅层注入硅离子使其深处部分非晶态化，然后退火处理使其再结晶的工序，则在由此获得的SOI衬底中，即使硅层的厚度小到0.1～0.3μm，如图5所示，在硅层的整个深度方向上晶体缺陷密度都在107个/cm2以下。同时在X射线衍射图谱上，硅层的与衬底表面平行生长的(004)峰的最大值的1/2处的宽度(下称半高宽)为700arc sec(弧度秒)，而与硅衬底表面垂直的硅(100)面和与衬底表面平行的硅(001)面的晶格常数都为5.43埃左右，且(001)面的晶格常数与(100)面的晶格常数的比值为0.995～1.005。在X射线衍射测量时，与衬底表面平行的(004)的反射强度和(220)面的反射强度之比为0.1以下。
还有，在对该SOI衬底外延生长第二硅层的工序之后，通过在氢气气氛中加热处理，可继续减少晶体缺陷，X射线衍射谱线上的(004)峰的半高宽继续减小。
图6A～6E示出对各种SOS衬底，用上述腐蚀液在硅层上形成蚀坑后，用SEM观察时的照片。
在现有技术的，在蓝宝石衬底1上用APCVD法外延生长第一硅层得到SOS衬底(图6A)，或向第一硅层注入硅离子使其深处部分非晶态化，然后退火处理使其再结晶得到SOI衬底(图6B)的情况下，观察到大量蚀坑，晶体缺陷密度高达109个/cm2。与此相对地，在根据本发明的第13方面的在(a)工序和(b)工序之间向第一硅层注入硅离子使其深处部分非晶态化，然后退火处理使其再结晶获得的SOI衬底(图6C)和进一步在氢气气氛中加热处理的SOS衬底(图6D)中，几乎看不到蚀坑。特别地，在图6A、6B中因具有严重影响器件性能的堆垛层错而显现出大量线状的蚀坑，而在图6C、6D中几乎看不到，这表明本发明的效果是很显著的。
另外，如图6E所示，与向第一硅层注入硅离子使其深处部分非晶态化，然后退火处理使其再结晶得到SOI衬底相对地，在氢气气氛中加热处理的SOS衬底的场合下没有观察到因堆垛层错造的线状蚀坑，也可见本发明的效果。
另外，在本发明的第43方面中，在(a)工序和(b)工序之间向第一硅层注入硅离子使其深处部分非晶态化，然后退火处理使其再结晶获得的SOI衬底中，即使硅层的厚度小到0.1～0.3μm，在硅层的整个深度方向上晶体缺陷密度都在107个/cm2以下。同时在X射线衍射图谱上，硅层的与衬底表面平行生长的(004)峰的半高宽为700arcsec(弧度秒)左右，而与硅衬底表面垂直的硅(100)面和与衬底表面平行的硅(001)面的晶格常数都为5.43埃左右，且(001)面的晶格常数与(100)面的晶格常数的比值为0.995～1.005。在X射线衍射测量时，与衬底表面平行的004反射强度和220反射强度之比为0.1以下。
在本发明中，用原子力显微镜测量表面粗糙度，测得10μm×10μm范围内的均方根粗糙度Rrms，根据本发明制作的SOI衬底的表面粗糙度都在4nm以下。
根据本发明，在诸如蓝宝石的单晶氧化物衬底，或在硅衬底上层积有α-Al2O3、γ-Al2O3、θ-Al2O3、MgO·Al2O3、CeO2、SrTiO3、(Zr1-x，Yx)Oy、Pb(Zr，Ti)O3、LiTaO3、LiNbO3等晶体氧化物层或CaF2等晶体氟化物层的叠层衬底上可制作晶体缺陷很少、表面平整性良好的硅层，在该SOI衬底上可制作的器件的性能大大优于在现有的同样材料构成的SOI衬底上制作的器件。
本发明的半导体器件，如第74～83方面所述的制造方法中，前面的工序可采用包含使SOI衬底的结晶性和表面平整性改善的提高质量的工序，而后面的工序也可采用现有技术。
根据本发明的半导体器件，对其种类不做特别限制，MOSFET、双极晶体管、两者组合的BiCMOS晶体管、薄膜晶体管(TFT)、二极管、太阳能电池等、所有硅器件都可以。另外，上述器件构成的集成电路也可以。
例如，在SOS衬底上形成MOSFET的场合，本发明中由于硅层的晶体缺陷密度和表面粗糙度小、取向性良好、畸变小，MOSFET的载流子在沟道移动时不发生散射、实际移动度和互感提高。
另外，硅层中的晶体缺陷散射时移动度不波动，通过具有此表面粗糙度的硅层和其上形成的栅极氧化膜的界面生成的漏极，迁移载流子进行捕获和脱离的过程，由于硅层的晶体缺陷密度和表面粗糙度减小，可获得低的闪变噪声。
另外，在通过硅层的热氧化制作构成MOSFET的栅极氧化膜的场合，由于在现有技术中晶体缺陷密度和表面粗糙度都较大，热氧化后的SiO2膜的厚度不均匀，膜中包含针孔和脆弱点，导致绝缘耐压性能低。本发明中的MOSFET，因形成的硅层晶体缺陷密度低。表面粗糙度小，热氧化后的SiO2膜缺陷少，具有高的栅极耐压性能。
另外，由于硅层晶体缺陷密度减小，即使在静电高压下也不会使缺陷导致的电流通过，所以MOSFET具有比现有技术更高的ESD。
而且，如前所述的作为本发明对象的SOI结构，与现有的硅层底层是SiO2的贴合SOI衬底和SIMOX衬底相比，MOSFET的快速反向耐压性提高。根据本发明的硅层晶体缺陷减少，源极部分和漏极部分间的漏电流减小，且在高温加热处理时，作为底层构成元素的Al在硅层中扩散在界面附近形成热载流子的限制能级，热载流子难以在主体部分聚集，从而可得到高的快速反向耐压性能。
在上述SOS衬底上形成的由具有高性能、高可靠性的MOSFET构成的集成电路，在相同的设计水平下具有比现有技术更高的动作速度、更低的噪声、更高的可靠性等优良性能。因此，除移动通信用高频部件、卫星用LSI、模/数转换器件(ADC、DAC)、光传输用LSI、模/数混载LSI之外，还可用在其它各种应用中，可以说是一种非常有用的器件。
下面，说明实施例。(实施例1)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
接着，以乙硅烷(Si2H6)气为原料气体，用UHV-CVD法在750℃的生长温度下在籽晶硅层上淀积生长第二硅层，制成所希望的SOS衬底。测量了生长后的硅的总厚度，为200nm。
为了评价制成的SOS衬底的结晶性能，将衬底的一部分用下述方法处理后形成蚀坑，用扫描电子显微镜(SEM)测量单位面积的蚀坑数，得到晶体缺陷密度。
(1)在甲醇中用超声波清洗衬底；
(2)用2％的HF水溶液去除表面的自然氧化膜；
(3)用溢流(overflow)法纯化；
(4)在以I2(4g)+KI(12g)+甲醇(40cc)+H2(40cc)+HF(3cc)比例混合的腐蚀液中将该衬底浸泡45秒钟；
(5)用溢流法纯化后，再重复(2)、(3)。
结果发现缺陷密度为3.0×107个/cm2。
还用AFM(原子力显微镜)测量了制成的SOS衬底的表面平整性。结果是10μm×10μm内的Rrms(均方根表面粗糙度)值为1.5nm。
还以Cu的Kα1线为基准用HR-XRD(高分辨四轴X射线衍射装置)评价了制成的SOS膜的取向性、结晶性和畸变。
首先，测量了与衬底表面平行地生长的Si(004)面的XRC(X射线衍射谱线)，其FWHM(半高宽，即1/2峰值处的谱线宽度)为974arcsec。此时Si(004)面的布拉格(Bragg)衍射角为68.955度，由此计算出在与衬底表面平行的方向上硅的晶格常数为5.440埃。
同样地，对与衬底表面平行地生长的Si{220}面的衍射进行了测量。在普通的蓝宝石R面上生长Si(001)面，若更详细地观察，由于蓝宝石和硅之间的晶格常数差别大等原因，在生长初期有少量的Si{220}面等取向不同的相生长。这些取向不同的相，由于构成使膜的结晶性能降低的原因之一，优选地，应尽量减少其出现。在X射线衍射时通过比较这些衍射峰的强度比，可以用目测判断存在取向不同的相的多少程度。
对于在实施例1中制作的SOS膜，比较与衬底表面平行的硅004反射和220反射的衍射强度比，结果为Si{220}/Si(004)＝0.052。
同样地，对与衬底表面垂直生长的Si(400)面的衍射进行了测量。结果为，Si(400)面的布拉格衍射角为69.392角，由此计算出在与衬底表面垂直的方向上的硅的晶格常数为5.413。因此，与衬底表面平行的方向与和其垂直的方向上的晶格常数之比为1.0050。
然后，用该SOS衬底制作CMOS晶体管。图7是器件的剖面图，图的左侧部分是NMOS部分，右侧部分是PMOS部分。图7中，1是蓝宝石衬底。首先，将硅层在氧化性气氛中热处理，使表面的一部分氧化后，通过用蚀刻除去所形成的硅氧化物膜将膜厚调整到110nm。为了使NMOS和PMOS绝缘分隔，使硅层氧化，该氧化膜21连到蓝宝石衬底上。由此形成了由在蓝宝石衬底上形成的硅氧化物膜围成的区域，在此形成NMOS、PMOS。图中，17、18是在硅层上用热氧化法形成的栅极氧化膜，19、20是在栅极氧化膜上形成的多晶硅栅电极。另外，11、13是注入砷离子而形成的NMOS源极、漏极区。14、16是注入氟化硼离子而形成的PMOS的源极、漏极区。12、15分别是NMOS、PMOS的沟道部分。
测量了由此制作了MOS晶体管的器件特性。结果为，栅间宽度(gate width)50μm、栅长(gate length)0.8μm、阈值为0.65V的NMOS中互感为450μs、快速反向耐压为8V。作为此晶体管的噪音特性，评价了输入门电压频谱密度(SVG)，测得频率为100Hz时SVG为2×10-12V2/Hz。另外，用EIAJ ED-4701-1试验方法C-111A静电破坏试验测试了该晶体管的ESD，为2500V。
为了测量高频特性，用阈值为0.25V、栅间宽度101μm、有效栅长0.7μm的NMOS测量了遮断频率，为5.4GHz。
而且，为了评价栅极氧化膜的可靠性，用氧化膜厚12nm、大小为700μm见方的栅极图案，加10mA/cm2的恒定电流，测量了绝缘击穿电量(Qbd)，为1.0C/cm2。(比较例1)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
用与实施例1同样的方法测量了缺陷密度，为2.0×109个/cm2。
同样地，用AFM测定了Rrms，为5.0nm。
而且，与实施例1相同地用HR-XRD进行了测评，Si(004)面在XRC上的半高宽为2174arcsec。此时与衬底表面平行的方向和与衬底表面垂直的方向上的晶格常数分别为5.444埃、5.403埃，因此，它们的比为1.0075。
同样地，比较了与衬底表面平行的Si(004)面和Si{220}面的衍射强度之比，为Si{220}/Si(004)＝0.104。
另外，从该SOS衬底上切掉一部分，从Si<110>方向用透射电子显微镜(TEM)进行观察，结果如图8A所示，可以确认在整个硅层上有较多的堆垛层错。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感250μs，快速反向耐压6.0V，SVG为3.0×10-10V2/Hz，ESD为1500V。另外，同样地评价了高频特性，遮断频率为3.5GHz。还有，栅极氧化膜的Qbd为0.02C/cm2。(实施例2)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
接着，以乙硅烷(Si2H6)气为原料气体，用UHV-CVD法在750℃的生长温度下在籽晶硅层上淀积生长第二硅层。在此状态下硅层的厚度为200nm。
然后，如前所述，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
接着，同样地，以乙硅烷(Si2H6)气为原料气体，用UHV-CVD法在750℃的生长温度下在上述籽晶硅层上淀积生长第三硅层，制成所希望的SOS衬底。测量了生长后的硅的总厚度，为200nm。
用与实施例1同样的方法测量了缺陷密度，为7.5×106个/cm2。同样地，用AFM测定了Rrms，为1.0nm。
而且，与实施例1相同地用HR-XRD进行了测评，Si(004)面在XRC上的半高宽为690arcsec。此时与衬底表面平行的方向和与衬底表面垂直的方向上的晶格常数分别为5.438埃、5.420埃，因此，它们的比为1.0033。
同样地，比较了与衬底表面平行的Si(004)面和Si{220}面的衍射强度之比，为Si{220}/Si(004)＝0.044。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感470μs，快速反向耐压8.1V，SVG为1.2×10-12V2/Hz，ESD为2700V。另外，同样地评价了高频特性，遮断频率为5.9GHz。还有，栅极氧化膜的Qbd为1.8C/cm2。(实施例3)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时，使硅层再结晶。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
接着，以乙硅烷(Si2H6)气为原料气体，用UHV-CVD法在750℃的生长温度下在籽晶硅层上淀积生长第二硅层，制成所希望的SOS衬底。测量了生长后的硅的总厚度，为200nm。
用与实施例1同样的方法测量了缺陷密度，为8.8×106个/cm2。同样地，用AFM测定了Rrms，为1.1nm。
而且，与实施例1相同地用HR-XRD进行了测评，Si(004)面在XRC上的半高宽为699arcsec。此时与衬底表面平行的方向和与衬底表面垂直的方向上的晶格常数分别为5.438埃、5.413埃，因此，它们的比为1.0046。
同样地，比较了与衬底表面平行的Si(004)面和Si{220}面的衍射强度之比，为Si{220}/Si(004)＝0.048。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感460μs，快速反向耐压8.1V，SVG为1.5×10-12V2/Hz，ESD为2700V。另外，同样地评价了高频特性，遮断频率为5.8GHz。还有，栅极氧化膜的Qbd为1.5C/cm2。(实施例4)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
然后，在压力为80乇的氢气气氛中进行1100℃×30分钟的加热处理。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时，使硅层再结晶。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
接着，以乙硅烷(Si2H6)气为原料气体，用UHV-CVD法在750℃的生长温度下在籽晶硅层上淀积生长第二硅层，制成所希望的SOS衬底。测量了生长后的硅的总厚度，为200nm。
用与实施例1同样的方法测量了缺陷密度，为6.2×106个/cm2。同样地，用AFM测定了Rrms，为0.9nm。
而且，与实施例1相同地用HR-XRD进行了测评，Si(004)面在XRC上的半高宽为670arcsec。此时与衬底表面平行的方向和与衬底表面垂直的方向上的晶格常数分别为5.438埃、5.436埃，因此，它们的比为1.0004。
同样地，比较了与衬底表面平行的Si(004)面和Si{220}面的衍射强度之比，为Si{220}/Si(004)＝0.036。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感475μs，快速反向耐压8.2V，SVG为1.2×10-12V2/Hz，ESD为2800V。另外，同样地评价了高频特性，遮断频率为5.9GHz。还有，栅极氧化膜的Qbd为1.7C/cm2。(实施例5)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时，使硅层再结晶。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
接着，以乙硅烷(Si2H6)气为原料气体，用UHV-CVD法在750℃的生长温度下在籽晶硅层上淀积生长第二硅层。
然后，在压力为80乇的氢气气氛中进行1100℃×30分钟的加热处理，制成所希望的SOS衬底。
测量了该硅层的总厚度，为200nm。
用与实施例1同样的方法测量了缺陷密度，为6.6×106个/cm2。同样地，用AFM测定了Rrms，为0.8nm。
而且，与实施例1相同地用HR-XRD进行了测评，Si(004)面在XRC上的半高宽为665arcsec。此时与衬底表面平行的方向和与衬底表面垂直的方向上的晶格常数分别为5.438埃、5.435埃，因此，它们的比为1.0005。
同样地，比较了与衬底表面平行的Si(004)面和Si{220}面的衍射强度之比，为Si{220}/Si(004)＝0.042。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感480μs，快速反向耐压8.3V，SVG为1.0×10-12V2/Hz，ESD为2800V。另外，同样地评价了高频特性，遮断频率为6.0GHz。还有，栅极氧化膜的Qbd为1.8C/cm2。(实施例6)
在硅(100)衬底上，以三甲基铝和氧气为原料用UHV-CVD法在衬底温度为880℃的情况下淀积γ-Al2O3。对生长后的膜用RHEED(反射高速电子束衍射)以及XRD观察，确认生长了单晶的γ-Al2O3。
在该γ-Al2O3层上，以乙硅烷(Si2H6)气为原料用UHV-CVD法，在950℃的生长温度下淀积200nm厚的第一硅层。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
接着，以乙硅烷(Si2H6)气为原料气体，用UHV-CVD法在750℃的生长温度下在籽晶硅层上淀积生长第二硅层，制成所希望的SOS衬底。
用与实施例1同样的方法测量了缺陷密度，为3.2×108个/cm2。同样地，用AFM测定了Rrms，为2.3nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感400μs，快速反向耐压7.5V，SVG为5.2×10-12V2/Hz，ESD为2200V。另外，同样地评价了高频特性，遮断频率为4.8GHz。还有，栅极氧化膜的Qbd为0.5C/cm2。(比较例2)
在硅(100)衬底上，以三甲基铝和氧气为原料用UHV-CVD法在衬底温度为880℃的情况下淀积γ-Al2O3。对生长后的膜用RHEED(反射高速电子束衍射)以及XRD观察，确认生长了单晶的γ-Al2O3。
在该γ-Al2O3层上，以乙硅烷(Si2H6)气为原料用UHV-CVD法，在950℃的生长温度下淀积200nm厚的硅层，制成所希望的SOS衬底。
用与实施例1同样的方法测量了缺陷密度，为2.7×109个/cm2。同样地，用AFM测定了Rrms，为4.8nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感260μs，快速反向耐压6.2V，SVG为3.1×10-10V2/Hz，ESD为1500V。另外，同样地评价了高频特性，遮断频率为3.SGHz。还有，栅极氧化膜的Qbd为0.03C/cm2。(比较例3)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时，使硅层再结晶，制成所希望的SOS衬底。
用与实施例1同样的方法测量了缺陷密度，为1.5×109个/cm2。同样地，用AFM测定了Rrms，为4.3nm。
而且，与实施例1相同地用HR-XRD进行了测评，Si(004)面在XRC上的半高宽为1110arcsec。此时与衬底表面平行的方向和与衬底表面垂直的方向上的晶格常数分别为5.444埃、5.406埃，因此，它们的比为1.0070。
同样地，比较了与衬底表面平行的Si(004)面和Si{220}面的衍射强度之比，为Si{220}/Si(004)＝0.102。
另外，从该SOS衬底上切掉一部分，从Si<110>方向用透射电子显微镜(TEM)进行观察，结果如图8B所示，可以确认在硅层内部有堆垛层错存在。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感350μs，快速反向耐压7.0V，SVG为1.0×10-10V2/Hz，ESD为1800V。另外，同样地评价了高频特性，遮断频率为4.2GHz。还有，栅极氧化膜的Qbd为0.1C/cm2。(实施例7)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时，使硅层再结晶。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
然后，以乙硅烷(Si2H6)为原料将该SOS衬底置于UHV-CVD装置中，在真空中900℃下进行30分钟的热处理。接着，用RHEED对膜表面进行原位观察，在电子束从Si<110>方向入射的场合用具有两倍长周期结构的行程观察，可确认籽晶硅层具有清洁光滑的硅表面。
此后在原位，750℃的生长温度下在籽晶硅层上淀积第二硅层以制作所希望的SOS衬底。测量了生长后的硅的总膜厚，为200nm。
用与实施例1同样的方法测量了缺陷密度，为5.0×105个/cm2。同样地，用AFM测定了Rrms，为0.9nm。
而且，与实施例1相同地用HR-XRD进行了测评，Si(004)面在XRC上的半高宽为653arcsec。此时与衬底表面平行的方向和与衬底表面垂直的方向上的晶格常数分别为5.436埃、5.434埃，因此，它们的比为1.004。同样地，比较了与衬底表面平行的Si(004)面和Si{220}面的衍射强度之比，为Si{220}/Si(004)＝0.030。
另外，从该SOS衬底上切掉一部分，从Si<110>方向用透射电子显微镜(TEM)观察断面，如图8C所示，可确认在整个硅层上晶体缺陷减少。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感500μs，快速反向耐压8.5V，SVG为1.0×10-12V2/Hz，ESD为3000V。另外，同样地评价了高频特性，遮断频率为6.5GHz。还有，栅极氧化膜的Qbd为2.4C/cm2。(实施例8)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氧气进行约360分钟的干氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
然后，以乙硅烷(Si2H6)为原料，用UHV-CVD法在750℃的生长温度下，在籽晶硅层上淀积第二硅层以制作所希望的SOS衬底。测量了生长后的硅的总膜厚，为200nm。
用与实施例1同样的方法测量了缺陷密度，为5.0×107个/cm2。同样地，用AFM测定了Rrms，为2.0nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感430μs，快速反向耐压7.8V，SVG为3.5×10-12V2/Hz，ESD为2400V。另外，同样地评价了高频特性，遮断频率为5.2GHz。还有，栅极氧化膜的Qbd为0.8C/cm2。(实施例9)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
接着，以乙硅烷(Si2H6)气为原料气体，用UHV-CVD法在750℃的生长温度下在籽晶硅层上淀积生长第二硅层，制成所希望的SOS衬底。测量了生长后的硅的总厚度，为200nm。
用与实施例1同样的方法测量了缺陷密度，为6.0×107个/cm2。同样地，用AFM测定了Rrms，为1.7nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感430μs，快速反向耐压7.7V，SVG为4.0×10-12V2/Hz，ESD为2400V。另外，同样地评价了高频特性，遮断频率为5.2GHz。还有，栅极氧化膜的Qbd为0.7C/cm2。(实施例10)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
然后，将其置于氧化炉中，在1100℃导入180升/分钟的氢气、180升/分钟的氧气进行约15分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
接着，以乙硅烷(Si2H6)气为原料气体，用UHV-CVD法在750℃的生长温度下在籽晶硅层上淀积生长第二硅层，制成所希望的SOS衬底。测量了生长后的硅的总厚度，为200nm。
用与实施例1同样的方法测量了缺陷密度，为3.5×107个/cm2。同样地，用AFM测定了Rrms，为1.5nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感450μs，快速反向耐压8.1V，SVG为2.1×10-12V2/Hz，ESD为2500V。另外，同样地评价了高频特性，遮断频率为5.4GHz。还有，栅极氧化膜的Qbd为1.2C/cm2。(实施例11)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时，使硅层再结晶。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，测量了籽晶硅层的膜厚，为100nm。
接着，以乙硅烷(Si2H6)气为原料气体，用UHV-CVD法在750℃的生长温度下在籽晶硅层上淀积生长第二硅层，制成所希望的SOS衬底。
接着，为了改善该SOS衬底的表面平整性，进行了CMP(化学的和机械的研磨)，磨去45nm的硅层。测量了研磨后的硅层厚度为190nm。
用与实施例1同样的方法测量了缺陷密度，为2.4×107个/cm2。同样地，用AFM测定了Rrms，为0.3nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感440μs，快速反向耐压8.2V，SVG为1.9×10-12V2/Hz，ESD为2600V。另外，同样地评价了高频特性，遮断频率为5.4GHz。还有，栅极氧化膜的Qbd为1.5C/cm2。(实施例12)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜，制成所希望的SOS衬底。测量了硅层的厚度，为100nm。
用与实施例1同样的方法测量了缺陷密度，为7.1×107个/cm2。同样地，用AFM测定了Rrms，为2.3nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感420μs，快速反向耐压7.7V，SVG为3.5×10-12V2/Hz，ESD为2400V。另外，同样地评价了高频特性，遮断频率为5.2GHz。还有，栅极氧化膜的Qbd为0.7C/cm2。(实施例13)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时，使硅层再结晶。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜后，制成所希望的SOS衬底。硅层的膜厚为100nm。
用与实施例1同样的方法测量了缺陷密度，为3.1×107个/cm2。同样地，用AFM测定了Rrms，为2.1nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感440μs，快速反向耐压7.9V，SVG为2.0×10-12V2/Hz，ESD为2500V。另外，同样地评价了高频特性，遮断频率为5.3GHz。还有，栅极氧化膜的Qbd为1.2C/cm2。(实施例14)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
然后，在压力为80乇的氢气气氛中进行1100℃×30分钟的加热处理。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时，使硅层再结晶。
然后，将其置于氧化炉中，在1000℃导入180升/分钟的氢气、180升/分钟的氧气进行约30分钟的水蒸汽氧化。将其在BHF中浸泡除去第一硅层上的氧化膜，制成所希望的SOS衬底。硅层的膜厚为100nm。
用与实施例1同样的方法测量了缺陷密度，为2.9×107个/cm2。同样地，用AFM测定了Rrms，为1.1nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感440μs，快速反向耐压7.9V，SVG为1.5×10-12V2/Hz，ESD为2500V。另外，同样地评价了高频特性，遮断频率为5.3GHz。还有，栅极氧化膜的Qbd为1.4C/cm2。(实施例15)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
然后，在压力为80乇的氢气气氛中进行1150℃×1小时的加热处理，制成SOS衬底。
用与实施例1同样的方法测量了缺陷密度，为3.0×108个/cm2。同样地，用AFM测定了Rrms，为1.5nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感390μs，快速反向耐压7.7V，SVG为4.5×10-12V2/Hz，ESD为2100V。另外，同样地评价了高频特性，遮断频率为4.6GHz。还有，栅极氧化膜的Qbd为0.5C/cm2。(实施例16)
除了在氢气气氛中进行加热处理时的氢气压力为760乇之外，与实施例14同样地制作了硅层厚度为200nm的SOS衬底。
用与实施例1同样的方法测量了缺陷密度，为2.5×108个/cm2。同样地，用AFM测定了Rrms，为1.5nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感380μs，快速反向耐压7.7V，SVG为4.4×10-12V2/Hz，ESD为2100V。另外，同样地评价了高频特性，遮断频率为4.5GHz。还有，栅极氧化膜的Qbd为0.5C/cm2。(实施例17)
除了在氢气气氛中进行加热处理时的温度为1050℃之外，与实施例14同样地制作了硅层厚度为200nm的SOS衬底。
用与实施例1同样的方法测量了缺陷密度，为3.5×108个/cm2。同样地，用AFM测定了Rrms，为1.5nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感375μs，快速反向耐压7.7V，SVG为4.6×10-12V2/Hz，ESD为2100V。另外，同样地评价了高频特性，遮断频率为4.4GHz。还有，栅极氧化膜的Qbd为0.5C/cm2。(实施例18)
除了在氢气气氛中进行加热处理时的时间为10分钟之外，与实施例14同样地制作了硅层厚度为200nm的SOS衬底。
用与实施例1同样的方法测量了缺陷密度，为3.7×108个/cm2。同样地，用AFM测定了Rrms，为1.8nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感375μs，快速反向耐压7.5V，SVG为5.6×10-12V2/Hz，ESD为2100V。另外，同样地评价了高频特性，遮断频率为4.4GHz。还有，栅极氧化膜的Qbd为0.4C/cm2。(实施例19)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时。
然后，在压力为80乇的氢气气氛中进行1150℃×1小时的加热处理。
用与实施例1同样的方法测量了缺陷密度，为8.0×107个/cm2。同样地，用AFM测定了Rrms，为0.8nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感435μs，快速反向耐压7.9V，SVG为3.0×10-12V2/Hz，ESD为2500V。另外，同样地评价了高频特性，遮断频率为5.3GHz。还有，栅极氧化膜的Qbd为1.0C/cm2。(实施例20)
在硅(100)衬底上，以三甲基铝和氧气为原料用UHV-CVD法在衬底温度为880℃的情况下淀积γ-Al2O3。对生长后的膜用RHEED(反射高速电子束衍射)以及XRD观察，确认生长了单晶的γ-Al2O3。
在该γ-Al2O3层上，以乙硅烷(Si2H6)气为原料用UHV-CVD法，在950℃的生长温度下淀积200nm厚的第一硅层。
然后，在压力为80乇的氢气气氛中进行1150℃×1小时的加热处理。
用与实施例1同样的方法测量了缺陷密度，为3.0×108个/cm2。同样地，用AFM测定了Rrms，为1.5nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感380μs，快速反向耐压7.5V，SVG为6.0×10-12V2/Hz，ESD为2100V。另外，同样地评价了高频特性，遮断频率为4.5GHz。还有，栅极氧化膜的Qbd为0.5C/cm2。(实施例21)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为100nm的第一硅层。甲硅烷气的供应一旦停止，放入生长室，将衬底温度升至1150℃，通入压力为80乇的氢气，进行1小时的加热处理。然后，再次向生长室通入甲硅烷气，在衬底温度为700℃的情况下，在上述籽晶硅层上再生长100nm的硅层，由此制作硅层厚度为200nm的SOS衬底。
用与实施例1同样的方法测量了缺陷密度，为2.0×107个/cm2。同样地，用AFM测定了Rrms，为1.0nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感390μs，快速反向耐压7.8V，SVG为5.0×10-12V2/Hz，ESD为2300V。另外，同样地评价了高频特性，遮断频率为4.6GHz。还有，栅极氧化膜的Qbd为0.6C/cm2。(实施例22)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为100nm的第一硅层。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时。然后，在压力为80乇的氢气气氛中进行1150℃×1小时的加热处理。
然后，再次向生长室通入甲硅烷气，在衬底温度为700℃的情况下，在上述籽晶硅层上再生长100nm的硅层，由此制作硅层厚度为200nm的SOS衬底。
用与实施例1同样的方法测量了缺陷密度，为7.3×106个/cm2。同样地，用AFM测定了Rrms，为1.0nm。
而且，与实施例1相同地用HR-XRD进行了测评，Si(004)面在XRC上的半高宽为681arcsec。此时与衬底表面平行的方向和与衬底表面垂直的方向上的晶格常数分别为5.439埃、5.421埃，因此，它们的比为1.0033。同样地，比较了与衬底表面平行的Si(004)面和Si{220}面的衍射强度之比，为Si{220}/Si(004)＝0.044。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感480μs，快速反向耐压8.1V，SVG为1.8×10-12V2/Hz，ESD为2800V。另外，同样地评价了高频特性，遮断频率为6.0GHz。还有，栅极氧化膜的Qbd为2.0C/cm2。(实施例23)
在R面蓝宝石衬底上，以甲硅烷(SiH4)气为原料气体，用LPCVD法在950℃的生长温度下淀积生长厚为200nm的第一硅层。
然后，在压力为80乇的氢气气氛中进行1150℃×1小时的加热处理。
将衬底保持为0℃，以1×1016个/cm2向该硅层注入能量为190keV的硅离子，使和蓝宝石的界面一侧非晶态化，然后在氮气气氛中550℃保持1小时，此后在900℃加热处理1小时。
用与实施例1同样的方法测量了缺陷密度，为6.8×107个/cm2。同样地，用AFM测定了Rrms，为1.4nm。
另外，在用与实施例1相同的方法评价各项时，制作相同尺寸的NMOS晶体管和电容器，用同样的方法评价了器件性能。
结果为，互感420μs，快速反向耐压7.8V，SVG为3.5×10-12V2/Hz，ESD为2500V。另外，同样地评价了高频特性，遮断频率为5.2GHz。还有，栅极氧化膜的Qbd为1.0C/cm2。
如上所述，根据本发明，在作为绝缘性底层的蓝宝石等的单晶氧化物衬底，或在硅衬底上层积α-Al2O3、γ-Al2O3、θ-Al2O3、MgO·Al2O3、CeO2、SrTiO3、(Zr1-x，Yx)Oy、Pb(Zr，Ti)O3、LiTaO3、LiNbO3等晶体氧化物层或CaF2等晶体氟化物层而构成的衬底上，可形成晶体缺陷极少、表面平整度良好的硅层。因此，在根据本发明的SOI衬底上，可以制作与现有技术中的SOS衬底相比，闪变噪声等改善、动作速度提高、栅极氧化膜耐压和ESD提高、器件性能和可靠性也提高的器件。

Claims (83)

1.一种SOI衬底，该SOI衬底包括绝缘性底层和在其上外延生长的晶体硅层，且该绝缘性底层是单晶氧化物衬底、或是在硅衬底上层叠晶体氧化物层或氟化物层而得到的衬底，其特征在于：
所述晶体硅层的缺陷密度为≤4×108个/cm2，且该晶体硅层的表面粗糙度为0.05～4nm。
2.如权利要求1所述的SOI衬底，其特征在于：所述晶体硅层的缺陷密度在整个深度方向上为≤4×108个/cm2。
3.如权利要求1所述的SOI衬底，其特征在于：所述晶体硅层的缺陷密度为≤1×107个/cm2。
4.如权利要求1所述的SOI衬底，其特征在于：所述晶体硅层的缺陷密度，在整个深度方向上为≤1×107个/cm2。
5.如权利要求1所述的SOI衬底，其特征在于：所述晶体硅层的与衬底表面平行地生长的(004)晶面在X射线衍射谱线上的半高宽为100～1000arcsec。
6.如权利要求1所述的SOI衬底，其特征在于：所述晶体硅层的与衬底表面垂直的硅(100)面的晶格常数为5.41～5.44埃。
7.如权利要求1所述的SOI衬底，其特征在于：所述晶体硅层的与衬底表面平行的硅(001)面的晶格常数为5.41～5.44埃。
8.如权利要求1所述的SOI衬底，其特征在于：所述晶体硅层的与衬底表面平行的硅(001)面的晶格常数和与衬底表面垂直的硅(100)面的晶格常数之比值，为0.995～1.005。
9.如权利要求1所述的SOI衬底，其特征在于：用X射线衍射测定时，所述晶体硅层的220反射和与衬底表面平行的004反射的强度的比值为≤0.1。
10.如权利要求1所述的SOI衬底，其特征在于：所述绝缘性底层是所述单晶氧化物衬底，所述单晶氧化物衬底是蓝宝石衬底。
11.如权利要求1所述的SOI衬底，其特征在于：所述绝缘性底层是在硅衬底上层叠晶体氧化物层或氟化物层而得到的衬底，所述氧化物层是α-Al2O3、γ-Al2O3、θ-Al2O3、MgO·Al2O3、CeO2、SrTiO3、(Zr1-x，Yx)Oy、Pb(Zr，Ti)O3、LiTaO3、LiNbO3中的任一个，所述氟化物层包括CaF2。
12.一种在绝缘性底层上形成缺陷密度低的硅层的SOI衬底的制造方法，其特征在于包括下列步骤：
(a)在所述绝缘性底层上形成硅层的工序；
(b)在氧化性气氛中对所述硅层热处理，使该硅层的表面侧的一部分氧化的工序；以及
(c)通过蚀刻将所述(b)步骤中形成的硅氧化物薄膜去除的工序。
13.一种在绝缘性底层上形成缺陷密度低的硅层的SOI衬底的制造方法，其特征在于包括下列步骤：
(a)在所述绝缘性底层上形成第一硅层的工序；
(b)在氧化性气氛中对所述第一硅层热处理，使该第一硅层的表面侧的一部分氧化的工序；
(c)通过蚀刻将所述(b)步骤中形成的硅氧化物薄膜去除的工序；以及
(d)在残留的第一硅层上外延生长第二硅层的工序。
14.如权利要求13所述的制造SOI衬底的方法，其特征在于：当在所述(d)工序中形成的硅层和在所述(a)工序中形成的第一硅层不能分辨时，反复进行所述(b)～(d)的各工序两次以上。
15.如权利要求12～14中任一项所述的制造SOI衬底的方法，其特征在于：所述氧化性气氛包含氧气和氢气的混合气体或水蒸汽。
16.如权利要求12～14中任一项所述的制造SOI衬底的方法，其特征在于：在所述氧化性气氛中的热处理温度为600～1300℃。
17.如权利要求12～14中任一项所述的制造SOI衬底的方法，其特征在于：在所述氧化性气氛中的热处理温度为800～1200℃。
18.如权利要求13或14所述的制造SOI衬底的方法，其特征在于：在所述残留的第一硅层上外延生长第二硅层的生长温度为550～1050℃。
19.如权利要求13或14所述的制造SOI衬底的方法，其特征在于：在所述残留的第一硅层上外延生长第二硅层的生长温度为650～950℃。
20.如权利要求13或14所述的制造SOI衬底的方法，其特征在于：在所述残留的第一硅层上外延生长第二硅层的工序之前，在氢气气氛或真空中对该残留的第一硅层进行加热处理。
21.如权利要求13或14所述的制造SOI衬底的方法，其特征在于：在所述残留的第一硅层上外延生长第二硅层的工序中，在该残留的第一硅层的表面和第二硅层中不形成硅氧化物。
22.如权利要求13或14所述的制造SOI衬底的方法，其特征在于：在所述残留的第一硅层上外延生长第二硅层时所用的装置的生长室中的基准压力≤10-7乇。
23.如权利要求13或14所述的制造SOI衬底的方法，其特征在于：在所述残留的第一硅层上外延生长第二硅层的生长方法采用UHV-CVD法或MBE法。
24.如权利要求13或14所述的制造SOI衬底的方法，其特征在于：在所述残留的第一硅层上外延生长第二硅层时，在生长初期生长温度设置成比较高的温度。
25.如权利要求24所述的制造SOI衬底的方法，其特征在于：所述第二硅层的外延生长方法采用AP-CVD或LPCVD法。
26.如权利要求12所述的制造SOI衬底的方法，其特征在于：在所述通过蚀刻去除硅氧化物膜的工序之后，还具有在氮气气氛中对SOI衬底进行热处理的工序。
27.如权利要求13或14所述的制造SOI衬底的方法，其特征在于：在所述外延生长第二硅层的工序之后，还具有在氮气气氛中对SOI衬底进行热处理的工序。
28.如权利要求26或27所述的制造SOI衬底的方法，其特征在于：在所述氮气气氛热处理的工序之后，还具有在氧化性气氛中热处理的工序。
29.如权利要求12所述的制造SOI衬底的方法，其特征在于：在所述通过蚀刻去除硅氧化物膜的工序之后，还具有在氢气中进行热处理的工序。
30.如权利要求13或14所述的制造SOI衬底的方法，其特征在于：在所述外延生长第二硅层的工序之后，还具有在氢气中进行热处理的工序。
31.如权利要求29或30所述的制造SOI衬底的方法，其特征在于：所述氢气中热处理的温度为800～1200℃。
32.如权利要求12～31中任一项所述的制造SOI衬底的方法，其特征在于：在所述形成第一硅层的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
33.如权利要求32所述的制造SOI衬底的方法，其特征在于：所述退火处理先在氮气气氛中进行，然后在氧化性气氛中进行。
34.如权利要求33所述的制造SOI衬底的方法，其特征在于：在所述氧化性气氛中退火处理之后，还具有通过蚀刻去除硅氧化物膜的工序。
35.如权利要求12所述的制造SOI衬底的方法，其特征在于：在所述通过蚀刻去除硅氧化物膜的工序之后，还具有进行化学的和/或机械的研磨的工序。
36.如权利要求13或14所述的制造SOI衬底的方法，其特征在于：在所述外延生长第二硅层的工序之后，还具有进行化学的和/或机械的研磨的工序。
37.如权利要求12～36中任一项所述的制造SOI衬底的方法，其特征在于：所述在绝缘性底层上形成第一硅层薄膜的工序，是在绝缘性底层上外延生长第一硅层的工序。
38.如权利要求12～37中任一项所述的制造SOI衬底的方法，其特征在于：所述绝缘性底层是单晶氧化物衬底。
39.如权利要求38所述的制造SOI衬底的方法，其特征在于：所述绝缘性底层是蓝宝石衬底。
40.如权利要求12～37中任一项所述的制造SOI衬底的方法，其特征在于：所述绝缘性底层是在硅衬底上层叠晶体氧化物层或氟化物层而得到的衬底。
41.如权利要求40中任一项所述的制造SOI衬底的方法，其特征在于：所述氧化物层是α-Al2O3、γ-Al2O3、θ-Al2O3、MgO·Al2O3、CeO2、SrTiO3、(Zr1-x，Yx)Oy、Pb(Zr，Ti)O3、LiTaO3、LiNbO3中的任一个，所述氟化物层包括CaF2。
42.一种在绝缘性底层上形成缺陷密度低的硅层的SOI衬底的制造方法，其特征在于：在所述绝缘性底层上形成硅层薄膜之后，具有在氢气中对该硅层进行热处理的工序。
43.一种在绝缘性底层上形成缺陷密度低的硅层的SOI衬底的制造方法，其特征在于：
(a)在所述绝缘性底层上形成第一硅层的工序；
(b)对所述第一硅层在氢气中热处理的工序；以及
(c)在已在氢气中热处理过的第一硅层上，外延生长第二硅层的工序。
44.如权利要求43所述的制造SOI衬底的方法，其特征在于：所述(a)～(c)的工序是在原位进行的。
45.如权利要求42～44中任一项所述的制造SOI衬底的方法，其特征在于：所述氢气中热处理的温度为800～1200℃。
46.如权利要求42～45中任一项所述的制造SOI衬底的方法，其特征在于：在所述形成第一硅层的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
47.如权利要求42或43所述的制造SOI衬底的方法，其特征在于：在所述对第一硅层在氢气中热处理的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
48.如权利要求46或47所述的制造SOI衬底的方法，其特征在于：所述退火处理先在氮气气氛中进行，然后在氧化性气氛中进行。
49.如权利要求48所述的制造SOI衬底的方法，其特征在于：在所述氧化性气氛中退火处理之后，还具有通过蚀刻去除硅氧化物膜的工序。
50.如权利要求42所述的制造SOI衬底的方法，其特征在于：在所述在氢气中热处理的工序之后，还具有进行化学的和/或机械的研磨的工序。
51.如权利要求43所述的制造SOI衬底的方法，其特征在于：在所述外延生长第二硅层的工序之后，还具有进行化学的和/或机械的研磨的工序。
52.如权利要求42～51中任一项所述的制造SOI衬底的方法，其特征在于：所述在绝缘性底层上形成第一硅层的工序，是在绝缘性底层上外延生长第一硅层的工序。
53.如权利要求42～51中任一项所述的制造SOI衬底的方法，其特征在于：所述绝缘性底层是单晶氧化物衬底。
54.如权利要求53所述的制造SOI衬底的方法，其特征在于：所述绝缘性底层是蓝宝石衬底。
55.如权利要求42～51中任一项所述的制造SOI衬底的方法，其特征在于：所述绝缘性底层是在硅衬底上层叠晶体氧化物层或氟化物层而得到的衬底.
56.如权利要求55中任一项所述的制造SOI衬底的方法，其特征在于：所述氧化物层是α-Al2O3、γ-Al2O3、θ-Al2O3、MgO·Al2O3、CeO2、SrTiO3、(Zr1-x，Yx)Oy、Pb(Zr，Ti)O3、LiTaO3、LiNbO3中的任一个，所述氟化物层包括CaF2。
57.一种SOI衬底，其特征在于该SOI衬底是用权利要求12～41中任一项所述的方法制造的。
58.一种SOI衬底，其特征在于该SOI衬底是用权利要求42～56中任一项所述的方法制造的。
59.一种以SOI衬底作为衬底的半导体器件，其特征在于：所述SOI衬底因采用如权利要求1～11中任一项所述的SOI衬底而提高了其器件性能。
60.如权利要求59所述的半导体器件，其特征在于：所述半导体器件是场效应型晶体管和双极晶体管中的至少一种，通过把权利要求1～11中任一项所述的SOI衬底用作其衬底提高了其器件性能，所述器件性能包括互感、截止频率、闪变噪声、静电放电中的至少一个。
61.如权利要求59所述的半导体器件，其特征在于：所述半导体器件是MOSFET，通过把权利要求1～11中任一项所述的SOI衬底用作其衬底提高了其器件性能，所述器件性能包括互感、截止频率、闪变噪声、静电放电、快速反向耐压、绝缘击穿电量之中的至少一个。
62.如权利要求59所述的半导体器件，其特征在于：所述半导体器件是双极晶体管，通过把权利要求1～11中任一项所述的SOI衬底用作其衬底提高了其器件性能，所述器件性能包括互感、截止频率、集电极电流、漏泄电流、电流增益中的至少一个。
63.如权利要求59所述的半导体器件，其特征在于：所述半导体器件是二极管，通过把权利要求1～11中任一项所述的SOI衬底用作其衬底提高了其器件性能，所述器件性能包括反向偏漏电流特性、正向偏漏电流、二极管因子中的至少一个。
64.如权利要求59所述的半导体器件，其特征在于：所述半导体器件是半导体集成电路，通过把权利要求1～11中任一项所述的SOI衬底用作其SOI衬底提高了其器件性能，所述器件性能包括频率特性、噪声特性、增幅特性、电力消耗特性中的至少一个。
65.如权利要求59所述的半导体器件，其特征在于：所述半导体器件是由MOSFET构成的半导体集成电路，通过把权利要求1～11中任一项所述的SOI衬底用作其SOI衬底提高了其器件性能，所述器件性能包括频率特性、噪声特性、增幅特性、电力消耗特性中的至少一个。
66.一种以SOI衬底作为衬底的半导体器件，其特征在于：所述SOI衬底因采用如权利要求12～41中任一项所述的SOI衬底而提高了其器件性能。
67.一种以SOI衬底作为衬底的半导体器件，其特征在于：所述SOI衬底因采用如权利要求42～56中任一项所述的SOI衬底而提高了其器件性能。
68.如权利要求66或67所述的半导体器件，其特征在于：所述半导体器件是场效应型晶体管和双极晶体管中的至少一种，所述器件性能包括互感、截止频率、闪变噪声、静电放电中的至少一个。
69.如权利要求66或67所述的半导体器件，其特征在于：所述半导体器件是MOSFET，所述器件性能包括互感、截止频率、闪变噪声、静电放电、快速反向耐压、绝缘击穿电量之中的至少一个。
70.如权利要求66或67所述的半导体器件，其特征在于：所述半导体器件是双极晶体管，所述器件性能包括互感、截止频率、集电极电流、漏泄电流、电流增益中的至少一个。
71.如权利要求66或67所述的半导体器件，其特征在于：所述半导体器件是二极管，所述器件性能包括反向偏漏电流特性、正向偏漏电流、二极管因子中的至少一个。
72.如权利要求66或67所述的半导体器件，其特征在于：所述半导体器件是半导体集成电路，所述器件性能包括频率特性、噪声特性、增幅特性、电力消耗特性中的至少一个。
73.如权利要求66或67所述的半导体器件，其特征在于：所述半导体器件是由MOSFET构成的半导体集成电路，所述器件性能包括频率特性、噪声特性、增幅特性、电力消耗特性中的至少一个。
74.一种在SOI衬底上制造半导体器件的方法，该SOI衬底由绝缘性底层和在其上形成的硅层构成，该方法特征在于包括下列步骤：
(a)在绝缘性底层上形成第一硅层的工序；
(b)在氧化性气氛中对所述第一硅层热处理，使该第一硅层的表面侧的一部分氧化的工序；
(c)通过蚀刻将所述(b)步骤中形成的硅氧化物薄膜去除的工序；
(d)在残留的第一硅层上外延生长第二硅层的工序；以及
(e)对在所述(d)工序中形成的硅层在氧化性气氛中热处理，使其表面侧的一部分氧化，之后通过蚀刻去除形成的硅氧化物膜，把所述硅层调整到所需厚度的工序。
75.如权利要求74所述的制造半导体器件的方法，其特征在于：在所述形成第一硅层的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
76.如权利要求74所述的制造半导体器件的方法，其特征在于：在所述外延生长第二硅层的工序之后，还具有在氢气中进行热处理的工序。
77.如权利要求74所述的制造半导体器件的方法，其特征在于：在所述(e)工序之前或之后，还具有进行化学的和/或机械的研磨的工序。
78.一种在SOI衬底上制造半导体器件的方法，该SOI衬底由绝缘性底层和在其上形成的硅层构成，该方法特征在于包括下列步骤：
(a)在绝缘性底层上形成硅层的工序；
(b)在氢气气氛中对所述硅层热处理的工序；
(c)对在所述硅层在氧化性气氛中热处理，使其表面侧的一部分氧化，之后通过蚀刻去除形成的硅氧化物膜，把所述硅层调整到所需厚度的工序。
79.如权利要求78所述的制造半导体器件的方法，其特征在于：在所述形成硅层的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
80.如权利要求78所述的制造半导体器件的方法，其特征在于：在所述(c)工序之前或之后，还具有进行化学的和/或机械的研磨的工序。
81.一种在SOI衬底上制造半导体器件的方法，该SOI衬底由绝缘性底层和在其上形成的硅层构成，该方法特征在于包括下列步骤：
(a)在所述绝缘性底层上形成第一硅层的工序；
(b)对所述第一硅层在氢气中热处理的工序；
(c)在已在氢气中热处理过的第一硅层上，外延生长第二硅层的工序；以及
(d)对在所述(c)工序中形成的硅层在氧化性气氛中热处理，使其表面侧的一部分氧化，之后通过蚀刻去除形成的硅氧化物膜，把所述硅层调整到所需厚度的工序。
82.如权利要求81所述的制造半导体器件的方法，其特征在于：在所述形成第一硅层的工序之后，紧接着还具有注入硅离子，使硅层深处非晶态化，然后进行退火处理进行再结晶的工序。
83.如权利要求81所述的制造半导体器件的方法，其特征在于：在所述(d)工序之前或之后，还具有进行化学的和/或机械的研磨的工序。
CN98806334A 1997-06-19 1998-06-19 Soi衬底及其制造方法和半导体器件及其制造方法 Pending CN1260907A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP16231397 1997-06-19
JP162313/1997 1997-06-19
JP216368/1997 1997-08-11
JP21636897 1997-08-11

Publications (1)

Publication Number Publication Date
CN1260907A true CN1260907A (zh) 2000-07-19

Family

ID=26488146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98806334A Pending CN1260907A (zh) 1997-06-19 1998-06-19 Soi衬底及其制造方法和半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US6528387B1 (zh)
EP (1) EP1037272A4 (zh)
KR (1) KR20010013993A (zh)
CN (1) CN1260907A (zh)
AU (1) AU8036898A (zh)
CA (1) CA2294306A1 (zh)
WO (1) WO1998058408A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302302C (zh) * 2001-02-02 2007-02-28 英特尔公司 提供光学质量硅表面的方法
CN1321443C (zh) * 2001-07-04 2007-06-13 S·O·I·Tec绝缘体上硅技术公司 降低表面粗糙度的方法
CN100345247C (zh) * 2003-08-28 2007-10-24 中国科学院半导体研究所 一种氢致解耦合的异质外延用柔性衬底
CN100353522C (zh) * 2004-06-04 2007-12-05 台湾积体电路制造股份有限公司 增强表面附着性及故障模式分析的新式元件结构
CN100432721C (zh) * 2001-02-02 2008-11-12 英特尔公司 提供光学质量硅表面的方法
CN101290876B (zh) * 2007-04-20 2012-03-28 株式会社半导体能源研究所 Soi基板的制造方法
CN101532174B (zh) * 2008-03-10 2013-03-13 硅电子股份公司 单晶硅半导体晶片及其制造方法
CN104103601A (zh) * 2014-07-08 2014-10-15 厦门润晶光电有限公司 一种蓝宝石绝缘层上覆硅衬底及其制备方法
CN102646698B (zh) * 2007-09-14 2015-09-16 株式会社半导体能源研究所 半导体装置及电子设备
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法
CN108336084A (zh) * 2018-02-28 2018-07-27 电子科技大学 高压隔离层及其制备方法和应用
CN110010445A (zh) * 2017-12-19 2019-07-12 胜高股份有限公司 键合晶片用支撑基板的制造方法和键合晶片的制造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5760199A (en) * 1998-09-25 2000-04-17 Asahi Kasei Kabushiki Kaisha Semiconductor substrate and its production method, semiconductor device comprising the same and its production method
TW480643B (en) * 2001-03-20 2002-03-21 Mosel Vitelic Inc Method for detecting metal on silicon chip by implantation of arsenic ions
US6765232B2 (en) * 2001-03-27 2004-07-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
US6693298B2 (en) * 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6728093B2 (en) * 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
KR100504163B1 (ko) * 2002-09-12 2005-07-27 주성엔지니어링(주) Ｓｏｉ 기판 및 그 제조방법
JP2004152962A (ja) * 2002-10-30 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
TW575926B (en) * 2002-11-28 2004-02-11 Au Optronics Corp Method of forming polysilicon layer and manufacturing method of polysilicon thin film transistor using the same
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
KR100835832B1 (ko) * 2002-12-30 2008-06-05 동부일렉트로닉스 주식회사 반도체 소자의 웰 형성방법
US6911367B2 (en) * 2003-04-18 2005-06-28 Micron Technology, Inc. Methods of forming semiconductive materials having flattened surfaces; methods of forming isolation regions; and methods of forming elevated source/drain regions
US6825102B1 (en) * 2003-09-18 2004-11-30 International Business Machines Corporation Method of improving the quality of defective semiconductor material
US6972236B2 (en) * 2004-01-30 2005-12-06 Chartered Semiconductor Manufacturing Ltd. Semiconductor device layout and channeling implant process
US7402465B2 (en) * 2004-11-11 2008-07-22 Samsung Electronics Co., Ltd. Method of fabricating single-crystal silicon film and method of fabricating TFT adopting the same
TWI242828B (en) * 2004-12-20 2005-11-01 Powerchip Semiconductor Corp Inspection method for an semiconductor device
JP5084108B2 (ja) * 2005-03-15 2012-11-28 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7011980B1 (en) * 2005-05-09 2006-03-14 International Business Machines Corporation Method and structures for measuring gate tunneling leakage parameters of field effect transistors
US7465590B1 (en) 2005-06-30 2008-12-16 Nanometrics Incorporated Measurement of a sample using multiple models
ES2274727B2 (es) * 2005-11-10 2007-11-16 Universidad Politecnica De Madrid Metodo para reducir el exceso de ruido en dispositivos electronicos y en circuitos integrados monoliticos.
FR2914110B1 (fr) * 2007-03-20 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat hybride
FR2907965B1 (fr) * 2006-10-27 2009-03-06 Soitec Silicon On Insulator Procede de traitement d'un substrat donneur pour la fabrication d'un substrat.
US7528056B2 (en) * 2007-01-12 2009-05-05 International Business Machines Corporation Low-cost strained SOI substrate for high-performance CMOS technology
KR101436116B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판 및 그 제조 방법, 및 반도체 장치
JP2009200384A (ja) 2008-02-25 2009-09-03 Elpida Memory Inc 単結晶層含有基板、ｓｏｉ基板、半導体装置およびそれらの製造方法
FR2978603B1 (fr) * 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
US9835570B2 (en) * 2013-09-13 2017-12-05 The United States Of America As Represented By The Administrator Of Nasa X-ray diffraction (XRD) characterization methods for sigma=3 twin defects in cubic semiconductor (100) wafers
CN104576504A (zh) * 2014-12-24 2015-04-29 合肥协知行信息系统工程有限公司 一种soi晶片的制作工艺
JP2019151922A (ja) * 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
FR3079345B1 (fr) * 2018-03-26 2020-02-21 Soitec Procede de fabrication d'un substrat pour dispositif radiofrequence

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012775B2 (ja) * 1975-01-09 1985-04-03 工業技術院長 異質基板上への単結晶半導体層形成方法
US4177084A (en) 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
JPS55146936A (en) * 1979-05-04 1980-11-15 Chiyou Lsi Gijutsu Kenkyu Kumiai Treatment of semiconductor film
JPS56142626A (en) * 1980-04-09 1981-11-07 Toshiba Corp Manufacture of semiconductor single crystal film
JPS5828855A (ja) * 1981-07-27 1983-02-19 Nec Corp 半導体基板の熱処理方法
JPS5822359U (ja) 1981-08-07 1983-02-12 日本精工株式会社 調節可能なシ−トベルト用アンカ−装置
JPS5982744A (ja) * 1982-11-02 1984-05-12 Nec Corp Ｓｏｓ基板の製造法
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates
US4588447A (en) * 1984-06-25 1986-05-13 Rockwell International Corporation Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films
JPS62176145A (ja) * 1986-01-29 1987-08-01 Sharp Corp 半導体用基板の製造方法
JPS6411316A (en) * 1987-07-03 1989-01-13 Sanyo Electric Co Formation of soi structure
JPS6436046A (en) * 1987-07-31 1989-02-07 Seiko Epson Corp Manufacture of semiconductor device
JPH01261300A (ja) 1988-04-12 1989-10-18 Touyoko Kagaku Kk 減圧気相成長法によるＳｉ基板上へのＡｌ↓２Ｏ↓３単結晶膜のヘテロエピタキシャル成長方法
TW211621B (zh) * 1991-07-31 1993-08-21 Canon Kk
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
DE69334324D1 (de) * 1992-01-30 2010-05-06 Canon Kk Herstellungsverfahren für Halbleitersubstrat
US5300443A (en) * 1993-06-30 1994-04-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating complementary enhancement and depletion mode field effect transistors on a single substrate
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP2701803B2 (ja) * 1995-08-28 1998-01-21 日本電気株式会社 半導体装置の製造方法
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100432721C (zh) * 2001-02-02 2008-11-12 英特尔公司 提供光学质量硅表面的方法
CN1302302C (zh) * 2001-02-02 2007-02-28 英特尔公司 提供光学质量硅表面的方法
CN1321443C (zh) * 2001-07-04 2007-06-13 S·O·I·Tec绝缘体上硅技术公司 降低表面粗糙度的方法
CN100345247C (zh) * 2003-08-28 2007-10-24 中国科学院半导体研究所 一种氢致解耦合的异质外延用柔性衬底
CN100353522C (zh) * 2004-06-04 2007-12-05 台湾积体电路制造股份有限公司 增强表面附着性及故障模式分析的新式元件结构
CN102543833B (zh) * 2007-04-20 2014-11-26 株式会社半导体能源研究所 Soi基板的制造方法
CN101290876B (zh) * 2007-04-20 2012-03-28 株式会社半导体能源研究所 Soi基板的制造方法
CN102646698B (zh) * 2007-09-14 2015-09-16 株式会社半导体能源研究所 半导体装置及电子设备
CN101532174B (zh) * 2008-03-10 2013-03-13 硅电子股份公司 单晶硅半导体晶片及其制造方法
CN104103601A (zh) * 2014-07-08 2014-10-15 厦门润晶光电有限公司 一种蓝宝石绝缘层上覆硅衬底及其制备方法
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法
CN110010445A (zh) * 2017-12-19 2019-07-12 胜高股份有限公司 键合晶片用支撑基板的制造方法和键合晶片的制造方法
CN110010445B (zh) * 2017-12-19 2023-05-02 胜高股份有限公司 键合晶片用支撑基板的制造方法和键合晶片的制造方法
CN108336084A (zh) * 2018-02-28 2018-07-27 电子科技大学 高压隔离层及其制备方法和应用
CN108336084B (zh) * 2018-02-28 2020-11-24 电子科技大学 高压隔离层及其制备方法和应用

Also Published As

Publication number Publication date
EP1037272A4 (en) 2004-07-28
US6528387B1 (en) 2003-03-04
KR20010013993A (ko) 2001-02-26
CA2294306A1 (en) 1998-12-23
EP1037272A1 (en) 2000-09-20
WO1998058408A1 (fr) 1998-12-23
AU8036898A (en) 1999-01-04

Similar Documents

Publication Publication Date Title
CN1260907A (zh) Soi衬底及其制造方法和半导体器件及其制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1180457C (zh) 半导体器件的制造方法和电子设备的制造方法
CN1056940C (zh) 半导体部件及其制造方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1213462C (zh) 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件
CN1175473C (zh) GaN单晶衬底及其制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1079989C (zh) 制造半导体产品的工艺
CN1052817C (zh) 具有窄带隙－源区结构的绝缘栅器件及其制造方法
CN1759468A (zh) 半导体衬底和场效应晶体管以及它们的制造方法
CN1104038C (zh) 半导体衬底的制造工艺
CN1082720C (zh) 半导体基片及其制造方法
CN1311518C (zh) 电子装置用衬底，电子装置用衬底的制造方法，及电子装置
CN1319252A (zh) 半导体衬底及其制造方法、和使用它的半导体器件及其制造方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1056015C (zh) 金属薄膜形成方法
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1669148A (zh) 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置
CN1099905A (zh) 半导体基片的制作方法
CN1863944A (zh) 半导体晶体的制造方法和半导体发光元件
CN1908251A (zh) 氮化镓单晶的生长方法,氮化镓单晶基板及其制造方法
CN1933204A (zh) 半导体光发射装置以及一种装置
CN1905149A (zh) 化合物半导体构件的损伤评价方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1027901

Country of ref document: HK