CN1123915C - 半导体制品的制造方法 - Google Patents

半导体制品的制造方法 Download PDF

Info

Publication number
CN1123915C
CN1123915C CN97126485A CN97126485A CN1123915C CN 1123915 C CN1123915 C CN 1123915C CN 97126485 A CN97126485 A CN 97126485A CN 97126485 A CN97126485 A CN 97126485A CN 1123915 C CN1123915 C CN 1123915C
Authority
CN
China
Prior art keywords
layer
substrate
porous
manufacture method
press
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97126485A
Other languages
English (en)
Other versions
CN1188981A (zh
Inventor
坂口清文
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1188981A publication Critical patent/CN1188981A/zh
Application granted granted Critical
Publication of CN1123915C publication Critical patent/CN1123915C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半导体制品的制造方法，包括以下步骤：用扩散能控制导电类型的元素在Si衬底的至少一侧表面上形成扩散区；在包括扩散区的区域内形成多孔层；在多孔Si层上形成无孔半导体层来制备第1衬底；键合第1和第2衬底制成其中设置有无孔半导体层的多层结构；沿多孔Si层但不沿扩散区劈开多层结构；和除去劈开的第2衬底上残留的多孔Si层。

Description

半导体制品的制造方法
技术领域
本发明涉及适用于制造诸如半导体集成电路，太阳能电池，半导体激光器或发光二极管等半导体器件的半导体制品的制造方法。特别涉及包括把半导体层转移到衬底上的工艺步骤的半导体制品的制造方法。
就半导体晶片、半导体衬底和各种半导体器件而言，半导体制品是通用的包括利用其半导体区域制造半导体器件的制品和用作制造半导体器件的预制品的制品。
所考虑的某些类型的半导体制品包括设置在绝缘体上的半导体层。
背景技术
在绝缘体上形成单晶硅半导体层的技术叫作绝缘体上的硅(SOI)技术，这是公知的技术，为了利用用体Si衬底制造常规Si集成电路所无法达到的SOI的显著优点，进行了各种研究。SOI技术的优点包括：
1.容易介电隔离，能提高集成度；
2.有优异的抗辐射性；
3.已减小了的浮动电容，允许高器件工作速度；
4.能省略阱构成步骤；
5.能防止闩锁效应；和
6.能用薄膜技术制造完全耗尽型场效应晶体管。特定出版物“Single-crystal silicon on non-single-crystal insulators”；edited byG.W.Cullen.Journal of Crystal Growth，Volume 63，No.3.PP.429-590(1983)，从技术上讨论了SOI技术的优点。
近年来，出版了大量关于SOI技术用作衬底而使MOSFET有高工作速度和小功耗的报道(IEEE SOI Conference 1994)。与在体Si晶片上制造器件的相关工艺相比，用SOI结构可显著减少半导体器件的制造工艺，因为，器件的隔离步骤很简单，从在体Si衬底上制造MOSFET或IC的常规技术考虑，用SOI技术能显著降低半导体器件的制造成本，特别是能显著降低晶片和工艺成本，不必考虑这些半导体器件的性能。
如果全耗尽型MOSFET供有改进的驱动电功率，则很有希望获得高工作速度并降低功耗。总地说来，在全耗尽(FD)型MOSFET的情况下，MOSFET的阀值电压(Vth)是其沟道部分的杂质浓度的函数，但耗尽层特性受SOI膜厚的影响。因此，为了提高LSI的生产合格率，必须精确控制SOI膜厚。
而且，化合物半导体上形成的器件有用Si达不到的显著的高性能，特别是在高工作速度和高发光性能方面。通常在用如GaAs或类似的化合物制造的化合物半导体衬底上外延生长构成这种器件。但是，化合物半导体衬底的价格贵、机械强度差，因此不能用来制造大晶片。
因此做了很多努力，来在Si晶片上异质外延生长，构成化合物衬底，以使它的价格低，机械强度高能制成大面积晶片。
在70年代对形成SOI衬底开始了大量研究。最初，对在兰宝石上外延生长单晶硅(SOS：在兰宝石上的Si)的技术进行了研究，它用多孔氧化硅完全隔离来制造SOI结构(FIPOS)和对氧离子注入技术进行了研究。FIPOS技术包括的工艺步骤有：用质子/离子注入法(Imai et al.J.Crystal Growth，Vol.63，547(1983))或外延生长和图形化在P型单晶Si衬底上形成N型岛状Si层；用在HF溶液中阳极氧化只把P型Si衬底变成多孔衬底；从表面屏蔽Si岛；之后，对N型岛状Si衬底加速氧化进行介质隔离。但是，该方法带来的问题是，在器件制造工艺之前就确定了Si隔离区，因而约束了器件设计的灵活性。
氧离子注入方法也叫做SIMOX法，该方法是K.Izumi首先报道的。用该方法，给Si晶片注入其浓度为1017至1018/cm2的氧离子，然后在氩/氧气氛中在温度约1320℃下进行高温退火。结果，注入的氧离子与Si原子化学反应生成氧化硅层，该氧化硅层集中在相当于注入离子的投影射程(RP)的深度处。在该条件下，用氧离子注入而变成非晶态的氧化硅层的上部重结晶，生成单晶Si层。而所使用的缺陷率高达105/cm2的表面Si层，由于最新技术的发展，可把氧的注入速度选择到约4×1017/cm2，而有可能把缺陷率降低到约102/cm2。但是，如果要使氧化硅层的膜质量和表面Si层的结晶率分别保持在所期望的水平，则必须把离子注入的能量波动限制在允许范围内。因此，表面硅层的膜厚和掩埋的氧化硅层的膜厚(BOX；埋入的氧化层)只能取限定值。换言之，可单独进行氧化或外延生长工艺，使表面Si层有规定的膜厚。这些工艺所带来的问题是，由于工艺所固有的不利影响而使膜厚不均匀。
有些报道说SIMOX法在氧化硅层中能产生叫做管道的有缺陷的氧化硅区。造成这种现象的一个可能原因是在离子注入时把灰尘引入了膜层中。管道区中制成的器件由于在其有源层与下层衬底间的漏电流而使性能变坏。
SIMOX技术包含远远超过常规半导体工艺中用的离子量的大离子容量。因此，用专门设计的离子注入设备进行离子注入工艺时需很长时间。由于用有预定的电子电流流速的离子束光栅扫描或用分散的离子束进行典型的离子注入工艺，因此，对大晶片处理所需的时间长。而且，在高温下处理大晶片时，由于晶片中的温度分布不均匀，因此可使滑移问题变得非常严重。由于SIMOX工艺要用常规Si半导体工艺中见不到的如1320℃的极高温度，因此，温度分布不均匀变得更严重，因此，除非用高效率设备，否则不可能制备大晶片。
除形成SIO的上述现有技术外，最后提出了把单晶Si衬底粘接到另一个已进行过热氧化的单晶Si衬底上来制成SOI结构的方法。该方法要求使用有均匀厚度的有源层，将器件在该有源层上构成。更具体地说，把几百微米厚的单晶Si衬底做成只有几微米以下那样薄的厚度。使单晶Si层变薄的三种已知技术包括：
(1)研磨抛光，
(2)局部等离子腐蚀，
(3)选择腐蚀。
用上述(1)的抛光技术不能获得均匀的膜厚。特别是，当膜减薄到亚微米量级，膜厚平均误差为几十％这样大，使方法无法实施。对于大直径的晶片该问题会更明显。
(2)的方法通常与(1)组合使用。更具体地说，用技术(1)把膜厚减薄到约1至3μm，并在很多点检测膜厚以确定膜厚的分布。之后，用直径为几毫米的SF6晶粒的等离子体对膜扫描，对膜进行腐蚀处理，校正膜厚分布、直到获得规定的膜厚为止。已有报道用这种方法使膜厚分布限定在±10nm。但是，该方法带来的缺陷是，如果在等离子腐蚀中，所述的物体按颗粒形状存在于衬底上，它们起着大量的腐蚀掩模作用而在腐蚀结束时在衬底上产生凸点。
而且，由于腐蚀之后表面立即呈现出粗糙表面，所以在腐蚀结束后，在表面上进行接触抛光并控制其抛光持续时间。之后，会再次出现膜厚偏差的问题。而且，用含硅胶的典型抛光剂进行抛光。因此，抛光剂把作为有源层的膜抛去，因此，能产生磨碎层和/或变形层。处理大晶片时，由于等离子腐蚀持续时间按所处理的晶片面积或函数式延长，因此能明显减小处理的量。
方法(3)包括对用作待减薄的衬底的包括一层膜层以上的膜结构的选择腐蚀。例如，假设在P型衬底上用外延生长法制成含1019/cm3以上的硼的P+-Si薄层和P型Si薄层，制成第1衬底，之后，用位于其间的绝缘层把第1衬底粘接到第2衬底上，典型的绝缘层是氧化膜，用刮削和抛光预先使第1衬底的背面变得足够地薄。随后，选择腐蚀覆盖P型层的膜层使P+层露出，之后，选择腐蚀P+层使P衬底露出，制成SOI结构。MasZara(W.P.MasZara，J.Electrochem.Soc.，Vol，138，341(1991)已详细报道了该方法。
尽管选择腐蚀法可有效地制成有均匀膜厚的薄膜。但伴随有如下那样的缺陷。
—选择腐蚀比不能令人满意，而且最多为102这么小。
—由于腐蚀而产生了粗糙表面，因此，在腐蚀后要求进行接触抛光，作表面平滑。因此，由于抛光使膜厚减小而使均匀性降低。特别是用抛光时间来控制抛光处理时，由于抛光速率随时间而明显地变化，因此不能精确控制抛光处理。因此，形成例如100nm的极薄SOI层时，这个问题就不能忽略不计了。
—由于使用包括在用硼(B)密集掺杂过的Si层上进行离子注入和外延生长或异质外延生长的膜形成方法，所制成的SOI层会表面出很差的结晶率。而且，衬底的键合表面的平滑程度比常规Si晶片的表面平滑度差。(C.Harendt，et al.，J.Elect Mater.vol.20 267(1991)，H.Baumgart.et al.，Extended Abstract of ESC lst InternationalSymposium of wafer Bonding PP-733(1991)，C.E.Hunt，ExtendedAbstract of ESC lst International Symposium of Wafer Bonding，PP-696(1991)。还有，存在选择腐蚀技术的选择性与衬底中所含的如硼的杂质的浓度差和沿衬底深度的杂质浓度分布曲线的斜率密切相关的问题。因此，如果在高温下进行键合退火，来提高膜层的粘接强度，而且，在高温下进行外延生长，提高SOI层的结晶率，则会使沿深度方向的杂质浓度分布曲线变得平缓，降低了腐蚀选择性。简而言之，提高腐蚀选择性，提高结晶率和提高粘接强度是不能同时解决的相互矛盾的要求。
在这种情况下，本发明人在日本特许公开5-21338中提出了一种制造半导体制品的新方法。按该发明，所提出的方法的特征是包括以下工艺步骤：在多孔单晶半导体区上设置无孔单晶半导体区，把其上载有绝缘材料的材料表面键合到所述多孔单晶半导体区的相应表面上，和随后腐蚀除去所述多孔单晶半导体区，以制成半导体制品。
本发明的发明人T.Yonehara等人也报道了有均匀膜厚和结晶性的，适于批量生产的键合SOI(T.Yonehara et al.，Appl phys.lett.vol642 108(1994))。现在参见图4A至4C概述所提出的制造键合SOI的方法。
所提出的方法采用在第1Si衬底31上形成的多孔层32作待选择腐蚀层。在多孔层32上用外延生长形成大孔单晶Si层33之后，并把它键合到第2衬底34上，并在其间具有氧化硅层35，见图4A。从背面刮削掉第1衬底，使在第1衬底的整个表面积上露出多孔Si层，见图4B。之后，用含KOH或HF+H2O2的典型选择性腐蚀液腐蚀掉露出的多孔Si，见图4C。由于用该方法可使用相对于体硅层(无孔单晶Si层)的腐蚀多孔Si层的腐蚀选择比高到无法计数的程度，因此，多孔层上形成的无孔单晶Si层能预先转移到第2衬底上，制成无孔单晶Si层厚度不降低的SOI衬底。因此，能在外延生长步骤中确定SOI衬底的膜厚均匀性。按Sato et al.的报道，由于适用常规半导体工艺的CVD系统能用于外延生长，因而，能使膜厚均匀性程度可高达100nm±2％。而且，外延层显示出3.5×102/cm2的优异的结晶率。
如上所述，由于任何常规选择腐蚀方法的选择性与衬底中所含杂质的浓度差和沿衬底深度的杂质浓度分布曲线的斜率密切相关，大多数情况下，热处理温度，即用于粘接，外延生长氧化等等的温度，限制到800℃这么低，因为在温度极限上杂质浓度分布曲线变得平缓。另一方面，所述腐蚀方法的腐蚀速率主要由多孔层与体层之间的结构差别决定，因此，对热处理没有严格限制，可用高达1180℃的温度。众所周知，键合之后进行热处理能显著提高晶片之间的键合强度，和减小键合界面上出现的空位尺寸和数量。而且，选择腐蚀与多孔层和体层之间的结构差别相关，能粘接到多孔Si层上的细颗粒不会对薄厚均匀性造成不利影响。
但是，用键合工艺制造半导体衬底必需要用至少两片原料晶片。其中之一在磨削和腐蚀过程中基本上是浪费掉了，这毫无疑问造成了有限的自然资源的消耗。换句话说，除了要求SOI制造方法具有高的工艺可控性和能提高膜厚均匀性外，还要求它的制造成本低和经济可行性好。
与所述方法的差别在于，对制造高质量SOI衬底的制造方法的要求包括有优异的重复性，通过重复使用同一晶片来提高资源节约水平，并降低制造成本。
在这些情况下，本发明的发明人在日本特许公开7-302889中披露了一种制造半导体衬底的方法，用该方法，在衬底键合到一起之前，衬底经其间的多孔层而相互隔开，因此，除去衬底之一上的多孔材料使该衬底能重复使用。以下将参见图5A至5C概述所披露的方法。
该方法包括以下工艺步骤：把第1Si衬底41的表面层转变成多孔态，形成多孔层42，在多孔层上形成单晶Si层43，用处于其间的绝缘层45把单晶Si层键合到第2衬底44的主表面上，见图5A。它还包括以下步骤：把其间设有多孔层的键合在一起的晶片分开(图5B)，选择除去第2Si衬底表面上露出的多孔Si层，制成SOI衬底(图5C)。用该方法，除去残留的多孔层后第1衬底41还能重复使用。通常下述方法之一能使键合在一起的晶片分开：
沿垂直于表面的方向给组合晶片加足够大的拉力或压力；
给组合晶片加超声波能；
使位于端表面的多孔层露出，腐蚀多孔层到一定程度并把刀片边缘插入；
使晶片端面的多孔层完全露出，用例如水的液体渗入多孔Si层并使组合的晶片整体加热或冷却使液体膨胀；和
沿平行于第2(或第1)衬底方向给第1(或第2)衬底加力使多孔Si层破碎。
以上方法的理论基础是，多孔层的机械强度与膜层的多孔率有关，该机械强度比体Si层的机械强度低得多。根据经验，多孔率为50％的多孔Si层的机械强度是相应的体Si层的机械强度的一半。总之，一对组合晶片受压时，拉力或剪切力会使多孔Si层破碎。多孔率越高的多孔层破碎所需的力越小。
实际上，为了使键合在一起的晶片容易分开，而提高多孔Si内的多孔率时，根据SOI衬底上形成的器件的质量，为了达到优异的外延生长，已努力减小多孔硅表面层的多孔率。因此，正如日本特许公开7-302889中所公开的实例所述，通过控制阳极氧化工艺中所用电流来改善多孔Si层的多孔率是已知的事实。
另一方面，上述的日本特许公开7-302889公开了已经用于制造半导体衬底的衬底还能再用来制造另一半导体衬底的衬底，因此，它提供了一种能降低半导体衬底制造成本的极有用的方法。
更具体地说，日本特许公开7-302889公开了一种用阳极氧化把硅衬底变成多孔状态的技术。在要把大量的硅衬底变成多孔状态的工厂中，由于阳极化工艺是用硅的阳极反应，因此能精确控制衬底的电阻率。但是，有规定电阻率的硅衬底价格昂贵，如果不考虑衬底的电阻率，则可以显著地降低SOI衬底的制造成本。
发明内容
考虑到上述的情况，本发明的目的是，提供一种制造半导体制品的方法，它包括以下工艺步骤，把一对衬底键合在一起的步骤，其中衬底中的一部分能再用作制造另一半导体制品的原料。
本发明的另一目的是，提供一种制造半导体制品的方法，其特征是，包括以下步骤：扩散能控制导电类型的元素，在硅衬底的至少一个侧面上形成扩散区，在包括所述扩散区的区域中形成多孔Si层，在所述多孔硅衬底上形成无孔半导体层制备第1衬底，把第1和第2衬底粘在一起，制成里边有无孔半导体层的多层结构，沿所述多孔硅层而不是沿所述扩散区分开所述多层结构，并除去所述的分开的第2衬底上残留的多孔硅层。
本发明的又一目的是，提供制造半导体制品的方法，其特征是，包括以下步骤：扩散能控制导电类型的元素，在硅衬底的至少一个侧面上形成扩散区，在包括所述扩散区的区域中形成多孔Si层，在所述多孔Si层上形成无孔半导体层来制备第1衬底，把所述第1和第2衬底粘在一起制备里边有所述无孔半导体层的多层结构，沿所述多孔硅层而不是沿所述扩散区分开所述多层结构，除去残留在所述分开的第2衬底上的多孔硅层，并把除去残留在所述分开的第1衬底上的多孔层而获得的衬底重新用作另一第1衬底的材料。
本发明的又一目的是，提供一种制造半导体制品的方法，其特征是，包括以下步骤：扩散能控制导电类型的元素，在Si衬底的至少一个侧面上形成扩散区，在包括所述扩散区的区域中形成多孔Si层，在所述多孔Si层上形成无孔半导体层来制备第1衬底，把第1和第2衬底粘到一起制备里边有所述无孔半导体层的多层结构，沿所述多孔Si层而不是沿所述扩散区分开所述多层结构，除去残留在所述分开的第2衬底上的多孔硅层，把除去了残留在所述的分开的第1衬底上的多孔层而获得的衬底重新用作另一第2衬底材料。
按本发明的制造半导体制品的方法，在扩散能控制导电性的元素、在Si衬底的至少一个侧面上形成扩散区(高杂质浓度区)之后，在包括所述扩散区的区域中形成多孔Si层。因此，在设置多孔Si层形成的基区的扩散区中能控制导电性的元素浓度(在半导体工业领域通常叫做杂质浓度)可选择成规定值。换句话说，没有规定电阻率的成本较低的晶片或再生晶片能用在使用有规定电阻率的硅衬底的各种应用范围中，这里所述的“再生晶片”是指抛光和除去IC工艺中用的监视晶片表面层或其上载有一个以上有缺陷的器件的表面层而使该晶片还能重新用于IC工艺中而制成的晶片)。因此，用按本发明的制造半导体制品的方法，可以制成其成本远低于任何现有方法制造的半导体制品成本的半导体制品。而且，除扩散区之外的其它多孔Si层区比多孔扩散区的结构更容易碎，因此，它们在分开工艺中很容易破碎，因而能容易而可靠地分开第1和第2衬底。换句话说，在多孔Si层中能制成易碎的结构，而不用改善多孔硅层形成工艺中的电流。因此，不改变阳极化条件就能自动而连续地形成一对多孔Si层，因此，表面多孔Si层能用来形成高质量的外延层，而下层的多孔Si层能有效地用作隔离层。
用扩散方法能在Si衬底的主表面和背面上形成扩散区，用在其相对的两个表面上形成有扩散区Si晶片。能减小晶片背面与“+”电极之间的用于形成多孔层的电阻，这极其有利于使均匀电流沿晶片表面流动，因此，能形成有极均匀膜厚的多孔Si层。而诸如离子注入或外延生长技术也能用于形成高浓度杂质区(特别是P+层)，与扩散方法不同的是，这些方法只能对衬底的两个相对表面中的一个表面处理有效，因此，不能用于形成衬底背面的P+层。而且，与扩散法相比，这些方法的价格昂贵，尽管它们只能处理衬底的两个相对表面中的一个。所述的差别是，扩散法的优点是，它能以较低的制造成本处理衬底的两个相对表面。
而且，按本发明的制造半导体制品的方法能有效地在用绝缘衬底制造的第2衬底上制造高结晶度的单晶硅半导体层，因而，能制成具有优异的生产率，优异均匀性和优异的可控性和生产成本低的半导体制品。
最后，用本发明方法制造的半导体制品成本更低，因此能有效取代有SOI结构的大规模集成电路制造方法中的价格昂贵的SOS或SIMOX。
附图说明
图1A、1B、1C、1D和1E是按本发明方法制造的半导体制品的横截面示意图，用于说明实施本发明方法的各个制造步骤；
图2A、2B、2C、2D和2E是按本发明方法制造的半导体制品的横截面图，用于说明实施本发明方法的各制造步骤；
图3用于形成实现本发明目的的扩散区的扩散炉的剖视图；
图4A、4B和4C是用已知的第1方法制造的半导体制品的横截面图；
图5A、5B和5C是用已知的第2方法制造的半导体制品的横截面图。
具体实施方式
现在用实施发明的优选模式和不同途径来详细说明本发明。但是，本发明显然不受所述模式限制，发明包括能达到发明目的的任何其它实施模式。
[制备扩散区]
为实现本发明目的，用扩散法能扩散进硅衬底里的并能控制导电类型的元素是指选自下表1中的半导体材料制造方法中所公用的元素。
表1.    能控制导电类型的元素
   导电类型        元素
      n      P、As、Sb
      P      B
为实现本发明目的采用的扩散方法最好是能把控制导电类型的元素热扩散进Si衬底中。能实现本发明目的所用的扩散方法列于表2中
表2.              元素扩散方法
   扩散法   扩散源     炉子
   开管法   POCl3，BN，PH3    扩散炉
   施加法   加有元素的玻璃片    扩散炉
   用掺杂膜   掺杂的氧化物(CVDPSG)掺杂的多晶硅    扩散炉
   闭管法   As(固体)BCl3.PH3小皿    扩散炉
为实现发明目的，扩散区是P型扩散区而不是N型扩散区时，扩散区内更容易形成多孔层。为此，可采用下表3所列的B(硼)扩散法。
表3.             硼扩散法
      气体源       B2H6
      液体源       BBr3
      固体源       B2O3
      固相-固相扩散       CVD膜，BSG，旋涂膜
用表3所列的任一种方法，在炉子内热处理把源供给的元素扩散进Si衬底中。
例如，用下述的方式进行的用旋涂膜的扩散法。
首先，把B2O3、有机粘接剂和溶剂的混合物用旋涂法均匀地加到Si衬底(晶片)上。干燥和焙烧所加的混合物，在Si衬底上形成B2O3膜。之后，把Si衬底放入有图3所示结构的炉子内进行热处理，使硼(B)原子扩散进行衬底中。图3中，参考数字301指示炉子，302指示基座，Si衬底100的一个表面上涂有B2O3膜。因此，衬底在炉内加热至900℃至1300℃，使B原子扩散到Si衬底里。应指出的是，当另一涂有B2O3膜的Si衬底的涂有B2O3膜的表面与没涂B2O3膜的第1衬底的表面面对面地放置在扩散炉内时，由于第2衬底上的B2O3膜成为供给B2O3的源，因此，不仅在涂有B2O3膜的表面上形成扩散区，而且在衬底的相对表面上形成扩散区。
Si衬底的两个相对表面上均形成扩散层的优点是，它能减小衬底与在扩散区中形成多孔硅膜层的阳极化工艺中所用的HF溶液之间的接触电阻。
为实现本发明目的，扩散区中包含的能控制导电类型的元素浓度通常在5.0×1016/cm3与5.0×1020/cm3之间，在1.0×1017/cm3与2.0×1020/cm3之间更好，在5.0×1017与1.0×1020/cm3之间最好，这是考虑到经转换而形成多孔Si的工艺和在多孔Si层上形成的外延膜特性而确定的。
为实现发明目的，用控制温度和热处理时间可控制扩散区的厚度，该厚度的范围一般为100埃至100μm，500埃至50μm更好，5000埃至30μm最好。但是，不必要求形成厚扩散区，这是因为，在扩散区形成工艺之后，将其转变成多孔态的工艺很容易超出扩散区范围。
为实现本发明目的，基本上任何单晶Si衬底(Si晶片)都能用作其上要形成扩散区的Si衬底。但是，为了要按低的生产成本制造半导体衬底，并使用没有规定的电阻值的Si衬底，IC工艺中已经用过的监视晶片，或将其上有一个以上的有缺陷的器件的衬底的表面层抛磨使其能重新用于IC工艺中的再生晶片，能有利于实现本发明的目的。
[制备多孔Si]
1956年Uhlir et al首先发现了多孔Si。他们研究了半导体材料的电抛光方法(A.Uhlir，Bell Syst.Tech.J.vol.35，333(1956))。在HF溶液中对Si衬底阳极化能制成多孔Si。Unagami报道了关于Si阳极化工艺中的Si溶解反应的研究结果，发现，为了对Si阳极化并按下述方式进行反应，应该有空穴存在，(T.UnagamiJ.Electrochem.Soc.，Vol.127 476(1980))。
或，
式中e+和e-分别表示空穴和电子，n和λ分别表示溶解单个Si原子所需的空穴数，报道中说，当满足n＞2或λ＞4的条件时形成多孔Si。
尽管从上述内容得出的结论是，当有空穴存在时能使P型Si形成多孔状，但N型Si不能形成多孔，实际上，在一定的条件下N型和P型Si均能变成多孔状。
按本发明，通常在HF溶液中单晶Si衬底经阳极化能形成单晶多孔Si。多孔Si层在孔径为10-1至10nm之间而孔间间隔为10-1至10nm处呈海绵状结构，使HF溶液的浓度在50％至20％之间变化或改变电流密度，可使多孔硅的密度在2.1至0.6g/cm3之间变化，而与此相反，单晶Si的密度是2.33g/cm3。换句话说，多孔硅的多孔率可以变化。当使多孔硅的密度小于单晶Si密度的一半时，多孔硅保持与单晶Si相同的性能，因此，能在多孔Si层上外延生长而形成单晶Si层。
由于多孔Si层中有大量气泡，因此，它的密度小于单晶Si层的密度。而且，与多孔Si层所占的体积相比，多孔Si层有大得惊人的表面积。这就是说，多孔Si层能以比普通单晶Si层的正常腐蚀速率大得多的腐蚀速率腐蚀。
多孔Si的机械强度与它的多孔率极其相关，估计可能小于体硅的机械强度。例如，如果多孔Si层的多孔率是50％，则可以确定它的机械强度是可比的体Si层机械强度的一半。换句话说，当一对键合到一起的衬底形成的晶片受压力、张力或剪切力时，设置在衬底之间的多孔Si层首先破碎。如膜层的多孔率很大，则只用很小的力就能使其破碎。
如在下文(制备扩散区)中所指出的，扩散区变成多孔状态的工艺很容易超出扩散区范围。为实现本发明目的，多孔的厚度范围通常是1至150μm之间，在2至80μm之间更好，在5至50μm之间最好，这是考虑了形成多孔层所需的时间和多孔层的脆性而规定的。
[无孔半导体层]
为实现本发明目的，最好选自单晶Si、多晶Si、非晶Si、和包括GaAs、InP、GaAsP、GaAlAs、InAs、AlGaSb、InGaAs、ZnS、CdSe、CdTe和SiGe的化合物半导体的材料制造无孔半导体层。为实现本发明目的，可用主要包括一个以上FET(场效应晶体管)的无孔半导体层。
[第1衬底]
为实现本发明目的，第1衬底是其中有多孔Si层和在多孔硅层上形成的无孔半导体层的硅衬底。可用在硅衬底中的多孔Si上形成无孔半导体层、或在其中有无孔半导体衬底的一对Si衬底中形成多孔层的方法，制备衬底。
可用选自真空CVD、等离子CVD、光CVD和MO CVD(金属-有机CVD)的CVD方法，溅射法(包括偏压溅射法)，分子束外延生长法或液相生长法，在多孔Si层上形成无孔半导体层。
[第2衬底]
为实现本发明目的，从第1衬底把无孔半导体层转移到第2衬底上，第1衬底选自如单晶Si衬底的半导体衬底，其表面上有如氧化膜(包括热氧化膜)或氮化膜的绝缘膜的半导体衬底，诸如石英玻璃衬底或玻璃衬底的透光衬底，和根据最后制成的半导体制品的应用而用氧化铝制成的典型的绝缘衬底。
[键合]
为实现本发明目的，把包括多孔Si层和无孔半导体层的第1衬底，按无孔半导体层位于里边的方式牢固地粘到第2衬底上，制成多层结构。为实现本发明目的，有位于里边的无孔半导体的多层结构不仅是指用把第1衬底的无孔半导体层直接粘到第2衬底上获得结构，也包括把其表面上有如氧化膜，氮化膜或其它膜的第1衬底的无孔半导体层粘接到第2衬底上而制成的多层结构。换句话说，有位于里边的无孔半导体层的多层结构是指无孔半导体层位于相对于多孔层的里边。
为实现本发明目的，在室温下使其键合表面光滑而把第1和第2衬底牢固键合在一起。而且，用包括适当的阳极键合，增压和热处理的方法能提高键合强度。
[分开多层结构]
由于与扩散区里形成的多孔Si层相比，形成在扩散区外的多孔Si层易碎，因此，在分开第1和第2衬底的工艺中更容易粉碎，因此，能可靠地分开两个衬底。能用来分开多层结构的具体方法包括：以压力，冲力或剪切力的形式加外力，以使多孔硅氧化和膨胀和给多层结构加热脉冲而产生热效力的形式加内力，和使多孔硅层简单地软化以及其它合适的方法。
[除去多孔层]
沿看多孔Si层把粘在一起的第1和第2衬底构成的多层结构分开之后，根据多孔层有小的机械强度和大的表面积的事实，选择腐蚀除去残留在衬底上的多孔Si。所用的选择除去多孔Si的方法有如刮削和研磨的机械法，用腐蚀液的化学腐蚀法和如反应离子腐蚀的离子腐蚀法。
用腐蚀液选择除多孔Si工艺用的腐蚀液包括49％的氢氟酸和30％的含水过氧化氢的混合液，还有氢氟酸，乙醇加入氢氟酸而制成的混合液，乙醇和含水过氧化氢加入氢氟酸而制成的混合液，缓冲的氢氟酸，乙醇加入缓冲的氢氟酸中制成的混合液，含水过氧化氢加入缓冲的氢氟酸而制成的混合液，乙醇和含水过氧化氢加入缓冲的氢氟酸而制成的混合液，和氢氟酸、硝酸和醋酸的混合液。
最好在含氢的气氛中对有转变成无孔半导体层的半导体制品热处理，之后，选择除去多孔层，以改善无孔半导体层的平整性。
现在参见展示本发明优选实施模式的附图说明本发明。
[本发明的第1实施模式]
本实施模式中，见图1A，在单晶Si衬底11的主表面上扩散形成P+层12。之后，使表面上的P+层变成多孔状态，其深度大于P+层厚度，制成P+多孔Si层13，和下面的多孔Si层14，见图1B。之后，在P+多孔硅层13上形成至少一层无孔薄膜15。现在，制成了第1衬底。无孔薄膜15可以包括单晶硅、多晶硅、非晶硅、金属膜、化合物半导体薄膜，或超导薄膜。最好另外再形成最上面的SiO2层。使粘接界面与有源层分开。见图1C，第2衬底16的表面与第1衬底的相应表面紧密接触，使它们粘在一起，制成里边有无孔薄膜15的多层结构。之后，经阳极化粘接，增压，加热，或将这些方法进行适当的组合使用，而提高两个衬底之间的粘接强度。
用淀积法形成单晶Si层时，通常在衬底粘到一起之前，最好用热氧化法在单晶Si层表面上形成氧化Si。第2衬底可以是上面所列的供选择的衬底中的任何一种。图1C展示出粘到第1衬底上的第2衬底。两个衬底之前设置有绝缘层17，不用Si构成无孔薄膜15或第2衬底时，可省略绝缘层17。当第1和第2衬底粘到一起时，其间可设置薄绝缘平板。
用外延生长的单晶硅或一些其它类似材料构成无孔薄膜时，孔内能再设置多孔Si层并使其封闭，以减小它在随后进行的外延生长工艺中或随后的工艺中进行热处理时腐蚀的多孔Si层的腐蚀率。为了避免出现该问题和提高多孔的结构稳定性，多孔Si层最好在200℃至700℃的温度范围内进行预热处理，在孔的壁表面上形成薄氧化膜，同时保持多孔单晶硅的性能，并防止孔的任何可能的再排列。
以下说明制造基本上无缺陷的外延硅膜的工艺步骤。
多孔Si层保持单晶Si结构时，表面上形成的外延硅膜有缺陷的原因是，多孔硅层表面上存在大量的孔。因而，用单晶Si密封多孔Si层表面而使其与外延膜接触是个好办法。
密闭多孔Si层表面所用的方法是在含氢气氛中进行热处理。用氢进行这种热处理的结果，一些多孔Si层表面上的Si原子迁移而使露在多孔Si层表面上的孔密闭。通常在500℃至1300℃之间的温度范围，最好在900℃至1300℃的范围内进行该热处理。
除该方法之外，使含Si原子的气体流入膜形成室，以极慢的速度在多孔Si层表面上形成硅膜，也能有效地密闭露在多孔Si层表面上的孔。
上述的密闭露在多孔Si层表面上的孔和在孔壁表面上形成薄氧化膜后外延生长形成硅膜的方法，单晶最好露在多孔Si层顶上，使其能有效地密闭孔。将其孔已用薄氧化膜涂敷的多孔Si层上表面浸入如HF的酸中，除去上表面上的薄氧化膜，可以露出单晶。
之后，沿多孔硅层14把两个衬底分开(图1D)。可用上述的任何一种方法来分开衬底。
沿易碎的下面的多孔Si层14分开两衬底时，可以毫无问题地经P+多孔Si层13将其部分或完全分开。
之后，选择除去多孔Si层13和14。如果用单晶Si构成无孔薄膜，用进行通常的硅腐蚀制备的腐蚀液，选择腐蚀多孔Si的氢氟酸腐蚀液，把乙醇或含水过氧化氢中的任何一种加到氢氟酸中制成的混合液，缓冲的氢氟酸，或乙醇或含水过氧化氢中的至少任何一种加入缓冲氢氟酸中制成的混合液，只腐蚀掉多孔Si层13和14，而留下在第2衬底之前的第1衬底上形成的膜。如上面详细说明的，由于多孔Si层13和14的表面积大，因此能用腐蚀普通Si的腐蚀液只选择腐蚀多孔Si。而且，也能用研磨法选择除去多孔Si层13和14，并且用无孔薄膜层15作研磨停止层。
多孔Si层上形成化合物半导体层时，用相对化合物半导体具有高腐蚀速率的腐蚀液只对多孔硅层13和14进行化学腐蚀，留下第2衬底16上的薄的单晶化合物半导体膜层15。而且，可用研磨抛光法选择除去多孔Si层13和14，用单晶化合物半导体层15为研磨停止层。
图1E展示出用本发明方法制成的半导体制品。大的无孔薄膜，通常是单晶Si薄膜15均匀而薄薄地形成在第2衬底16的整个表面上，如果绝缘衬底用作第2衬底16，制成的半导体衬底有利于制造相互绝缘和隔开的电子器件。
在后者除去第1单晶Si衬底11上的残留多孔Si时，磨光表面后它可以用作另一第1单晶Si衬底11或另一第2衬底16，如果表面变成为不能允许的粗糙面时，则必须进行该磨光处理。
[本发明的第2实施模式]
图2A至2E展示出本发明的第2实施模式，如图所示，用扩散法在构成第1衬底的单晶硅衬底21的两个相对表面上形成P+层22，如图2A所示。之后，第1衬底的两边变成多孔状态，其深度大于P+层22的厚度，制成P+多孔层和下面的多孔Si层24，和图2B所示。之后，在每个P+多孔层23上形成无孔薄膜25，之后，各边粘接第2衬底26和27，使其间设置有绝缘层28，如图2C所示。因此，能在一个工艺中制成一对半导体制品。另外，本实施例的制造工艺步骤与上述的第1实施例的工艺步骤是一致的。
从后者除去单晶Si衬底21上残留的多孔Si时，磨光表面后它可以用作另一第1单晶Si衬底21或另一第2衬底26(或27)，如果表面粗糙到不能允许的程度就必须要磨光表面。
支承衬底26和27有各不相同的厚度。第1衬底的相对表面上用各不相同的材料制成厚度不同的无孔薄膜25。
现有用实例来说明本发明。
(例1)
用护散法形成5μm厚的P+高浓度层作为无特定电阻值的单晶硅衬底的表面层。并在衬底的背面还形成另一P+高浓度层。
更具体地说，按以下方式形成P+高浓度层。B2O3溶入溶剂中制成的溶液用旋涂法加到Si衬底的主表面上，之后，将其放在140℃烘烤，除去溶剂。制成的衬底放入扩散炉中，进行所谓的嵌入(driVen-in)扩散工艺，制成P+高浓度层，使炉管在1200℃保留6小时。除去旋涂膜。
之后，其上有P+高浓度的Si衬底浸入HF溶液中，从衬底的第1表面一侧进行阳极化，在第1表面一侧形成多孔层。阳极化条件如下述：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔Si层厚度：12μm
获得的多孔Si层是双层结构，其中，位于下面的下层多孔硅层与上表面层相比有小而易碎的结构。
之后，在氧气气氛中在400℃对衬底氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD(化学汽相淀积)法在多孔Si层上外延生长厚度为0.15μm的单晶Si。化学汽相淀积的条件如下：
源气：SiH2Cl2/H2
气体流速：0.5/180l/min
气压：80Torr
温度：950℃
生长速度：0.3μm/min
此外，热氧化外延生长Si层表面，形成厚100nm的SiO2层。
预先形成的SiO2层和其上有500nm厚的SiO2层的Si衬底(第2衬底)的相应表面相互接触，并放在一起构成多层结构。从键合在一起的晶片边缘腐蚀除去100nm厚的SiO2层和外延Si层，使多孔硅层边缘露出。
之后，键合的晶片在1000℃经50分钟的热焦性氧化，使两个衬底沿下层多孔Si层完全分开。观察分开的表面，发现晶片外周边上的多孔Si已转变成SiO2，而在中心面没有损坏。
此后，在49％的氢氟酸和30％的含水过氧化氢的混合液中，连续搅拌溶液，选择腐蚀掉残留在第2衬底上的多孔Si层和已氧化的多孔Si层。留下单晶Si没腐蚀并用作腐蚀停止层，因此，选择腐蚀并完全除去了已氧化的多孔Si。
用上述腐蚀液对无机单晶Si的腐蚀速度极低。多孔Si与无孔单晶Si的腐蚀速度的选择比高达105以上。因此，对无孔层腐蚀而造成的高度减小只有几十埃，可以忽略不计。
因此，在氧化硅膜上形成厚0.1μm的单晶Si层。在衬底的整个表面上在分开的100个点上检测所形成的单晶Si层的厚度，发现膜厚均匀性为101nm±3nm。
之后，在氢气气氛中在1100℃对衬底进行1小时热处理。用原子力显微镜检测表面粗糙度，发现，其边长为50μm的正方形的表面粗糙度的均方根值(Rrms)是0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持了优异的结晶性。
为了进行比较，制备外延Si层上没有氧化膜的相同的多层结构，获得与上述一致的结果。
最好，在49％的氢氟酸与30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀去除第1衬底上残留的多孔Si和已氧化的多孔Si。单晶Si留下没腐蚀并用作腐蚀停止层，因此，选择腐蚀并完全除去多孔Si和已氧化的多孔Si。第1衬底能作为另一衬底用于高浓度P+层的另一扩散工艺，或作为第2衬底用于另一氧化膜形成工艺。
(例2)
与例1相同，用扩散法形成5μm厚的P+高浓度层，作为无特定电阻值的单晶硅衬底的表面层。在衬底背面还形成另一P+高浓度层。在HF溶液中使单晶Si衬底的高浓度表面层阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(min)
多孔Si层厚度：12(μm)
获得的多孔Si层是双层结构，与上表面层相比下层多孔Si层是小的易碎结构。
在氧气气氛中在400℃对衬底氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD法在多孔Si层上外延生长构成厚0.15μm的单晶Si层。条件如下：
气源：SiH2Cl2/H2
气体流速：0.5/180l/min
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层的表面，形成厚100nm的SiO2层。
SiO2层表面与其上有500nm厚的SiO2层的预先制备的Si衬底(第2衬底)的相应表面相互接触，并放在一起。
除去Si衬底背面上的氧化膜之后，用输出功率为500至1000W的CO2激光束辐照晶片的整个Si衬底侧表面，设置在两个衬底之间的界面上的500nm厚的SiO2层吸收CO2激光，使外延层和多孔Si层的温度迅速升高，在下层多孔Si层中迅速产生热应力，直到使两个衬底沿下层多孔Si层彼此分开为止。
此后，在40％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第2衬底上残留的多孔Si层。单晶Si留下没腐蚀并用作腐蚀停止层，因此，选择腐蚀并完全除去多孔Si。
因此，在氧化硅膜上形成厚0.1μm的单晶Si层。在衬底的整个表面上100个分开的点检测形成的单晶Si层的厚度，发现膜厚均匀性是101nm±3nm。
之后，在氢气气氛中在1100℃对衬底热处理1小时。用原子力显微镜检测表面粗糙度，发现在边长为50μm的正方形中的粗糙度均方根值(Rrms)是0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
为了进行比较，制备了外延Si层上无氧化膜的相同的多层结构，得到与上述一致的结果。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第1衬底上残留的多孔Si。单晶Si留下没腐蚀并用腐蚀停止层。因此，选择腐蚀并完全除去了多孔Si，第1衬底可作为另一第1衬底用于另一高浓度p+层的扩散工艺，或作为第2衬底用于另一氧化膜的形成工艺。
(例3)
用扩散法形成5μm厚P+高浓度层作为无特定电阻值的单晶硅衬底的表面层。衬底的背面上还形成另一P+高浓度层。
更具体地说，以下述方式用扩散法形成P+高浓度层。Si衬底放到扩散炉内，之后，N2气引入含BBr3的液体扩散源中使其发泡。之后，把产生的气体用混合载体气体(N2+O2)引入炉管。使炉管温度在1050℃保持1小时，形成B2O3层，之后，衬底进行所谓的嵌入扩散工艺，制成p+高浓度层，扩散炉在1200℃保温6小时。
之后，在HF溶液中单晶Si衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(min)
多孔Si层厚度：12(μm)
获得的多孔Si层是双层结构，与上表面层相比，下层多孔Si层是小的易碎结构。
之后衬底在400℃在氧气气氛中热氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD法在多孔Si层上外延生长厚度为0.15μm的单晶Si层，形成条件如下：
气源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层的表面，形成厚100nm的SiO2层。
预先制备的SiO2层表面与其上有500nm厚的SiO2层的Si衬底(第2衬底)的相应表面相互接触并放在一起。
使10至100A的脉动电流只流过第1衬底的高浓度P+单晶Si层。除去SiO2，使电流流动，使晶片端表面处的高浓度P+单晶Si层露出，用达到端面的正负电极使晶片压紧。结果，热应力使下层多孔Si层断裂，而使两个衬底沿下层多孔Si层分开。
此后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第2衬底上残留的多孔Si层。单晶Si留下没腐蚀并用作腐蚀停止层，因此，选择腐蚀并完全除去多孔Si。
因此，在氧化硅膜上形成厚0.1μm的单晶Si层。在衬底的整个表面上分开的100个点检测所形成的单晶Si层的厚度，发现膜厚均匀性是101nm±3nm。
之后，在氢气气氛中，在1100℃对衬底热处理1小时。用原子力显微镜检测表面粗糙度，发现在边长为50μm的正方形中的Rrms是0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
为了进行比较，制备了外延Si层上无氧化膜的相同的多层结构，得到与上面一致的结果。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第1衬底上残留的多孔Si层。单晶Si留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀并完全除去了多孔Si，第1衬底可作为另一第1衬底用于高浓度P+层的另一扩散工艺，或作为第2衬底用于另一氧化膜的形成工艺。
(例4)
与例3相同，用扩散法形成5μm厚的P+高浓度第1层作为无特定电阻值的单晶Si衬底的表面层。衬底的背面还形成另一P+高浓度层。在HF溶液中单晶Si衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(min)
多孔Si层厚度：12(μm)
获得的多孔Si层是双层结构，与上表面层相比，其下层多孔Si层有细小的易碎结构。
之后，衬底在400℃，在氧气气氛中氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD法在多孔Si层上外延生长形成厚为0.15μm的单晶Si层，形成条件如下：
气源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长的Si层表面，形成厚100nm的SiO2层。
SiO2层表面与其上有500nm厚的SiO2层的预先制备的Si衬底(第2衬底)的相应表面曝露到氮等离子体中，以提高键合强度，之后，把一个衬底放到另一衬底上使其相互接触，之后，在400℃对粘在一起的衬底退火10小时。
当均匀分布的足够大的拉力沿垂直于衬底表面的方向加到键合晶片的整个表面上时，沿下层的容易破碎的多孔Si层使衬底分开。用压力或剪切力代替拉力也能获得相同的效果。把刀片插入两个粘接的衬底之间的缝隙中。两个衬底也能沿易碎的下层多孔Si层彼此分开。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉残留在第2衬底上多孔Si层。单晶硅留下没腐蚀、并用作腐蚀停止层，因此，选择腐蚀并完全去除多孔Si。
因此，在氧化硅膜上形成厚0.1μm的单晶Si层。在衬底整个表面上100个分开的点检测形成的单晶Si层的厚度，发现膜厚均匀性是101nm±3nm。
之后，在氢气气氛中，在1100℃对衬底热处理1小时。用原子力显微镜检测表面粗糙度，发现边长为50μm的正方形的Rrms值为0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
为了进行比较，制备外延Si层上无氧化膜的相同的多层结构，获得与上面一致的结果。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第1衬底上残留的多孔Si层。单晶Si留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀并完全除去了多孔Si，第1衬底可作为另一第1衬底用于高浓度P+层的另一扩散工艺中，或作为第2衬底用于另一氧化膜的形成工艺。
(例5)
与例1相同，用扩散法形成5μm厚的P+高浓度层作为非特定电阻值的单晶Si衬底的表面层。衬底的背面还形成另一P+高浓度层。在HF溶液中对单晶Si衬底的高浓度表面层阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(min)
多孔Si层厚度：12(μm)
获得的多孔Si层是双层结构，与其上表面层相比，下层多孔Si层是细小的易碎结构。
之后，在氧气气氛中，在400℃衬底氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD法在多孔Si层上外延生长形成厚0.15μm厚的单晶Si。形成条件如下：
气源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层的表面，形成厚100nm的SiO2层。
SiO2层表面和其上有500nm厚的SiO2层的预先制备的Si衬底(第2衬底)的相应表面露到氮等离子体中，以提高键合强度，之后，把一个衬底放到另一衬底上，使其相互接触。之后，在400℃对粘在一起的晶片退火10小时。
均匀分布的足够大的拉力按垂直于衬底表面的方向加到键合晶片的整个表面上时，衬底沿极容易碎的下层多孔Si层分开。当压力或剪切力代替拉力时能得到同样的结果。把切刀插入两个键合衬底之间的缝隙中，衬底也能沿易碎的下层多孔Si层分开。
之后，在HF/HNO3/CH3COOH的典型腐蚀液中选择腐蚀并完全除去第2衬底上残留的多孔Si。单晶硅留下没腐蚀并用作腐蚀阻挡层，因此，能选择腐蚀并完全除去多孔Si。
因此，在氧化硅膜上形成0.1μm厚的单晶Si层。在整个衬底表面上分开的100个点检测形成的单晶Si层的厚度，发现膜厚均匀性是101nm±3nm。
之后，在氢气气氛中衬底在1100℃热处理1小时。用原子力显微镜观察表面粗糙度，发现边长为50μm的正方形的Rrms值是0.2nm，基本等于市售Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优良的结晶度。
为了进行比较，制备外延Si层上无氧化膜的相同的多层结构，得到与上面一致的结果。
最后，在HF/HNO3/CH3COOH腐蚀液中，连续搅拌腐蚀液，选择腐蚀第1衬底上残留的多孔Si。单晶Si留下没腐蚀并用作腐蚀停止层，多孔Si被选择腐蚀并完全除去，第1衬底能作为另一第1衬底用于高浓度P+层的另一扩散工艺，或作为第2衬底用于另一氧化膜形成工艺。
(例6)
与例1相同，用扩散法形成5μm厚的P+高浓度层作为无特定电阻值的单晶Si衬底的表面层。在衬底背面还形成另一P+高浓度层。在HF溶液中对单晶硅衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(min)
多孔Si层厚度：12(μm)
获得的多孔Si层是双层结构，与上表面层相比下层多孔Si层是小的易碎结构。
之后在氧气气氛中在400℃衬底氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD法在多孔Si层上外延生长构成厚0.15μm的单晶Si层，形成条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层的表面，形成厚100nm的SiO2层。
SiO2层表面和预先制备的石英衬底(第2衬底)的相应表面露到氮等离子体中，之后，放在一起使其相互接触。组合衬底在200℃退火10小时。
均匀分布的足够大的拉力按垂直于衬底表面的方向加到键合晶片的整个表面上时，衬底沿极容易碎的下层多孔Si层分开。当压力或剪切力代替拉力时能得到同样的结果。把切刀插入两个键合衬底之间的空隙中衬底也能沿下层多孔Si层彼此分开。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第2衬底上残留的多孔Si层。单晶Si留下没腐蚀、并用作腐蚀停止层，因此，选择腐蚀并完全去除多孔Si。
因此，石英衬底上形成0.1μm厚的单晶Si层。在衬底的整个表面上100个分开的点检测形成的单晶Si层的膜厚，发现膜厚均匀性是101nm±3nm。
之后，在氢气气氛中衬底在970℃热处理2小时。用原子力显微镜观测表面粗糙度，发现边长为50μm的正方形的Rrms值0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
为了进行比较，制备了外延Si层上无氧化膜的相同的多层结构，获得与上述一致的结果。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第1衬底上残留的多孔Si层。单晶Si留下没腐蚀并用作腐蚀停止层。因此，多孔Si选择腐蚀并完全除去，第1衬底可作为另一第1衬底用于高浓度P+层的另一扩散工艺。
(例7)
与例3相同，用扩散法形成5μm厚P+高浓度第1层作为无特定电阻值的单晶Si衬底的表面层。衬底背面还形成另一P+高浓度层。在HF溶液中单晶Si衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(min)
多孔Si层厚度：12(μm)
获得的多孔Si层是双层结构，与其上表面层相比，其下层多孔Si层有细小的易碎的结构。
衬底在氧气气氛中在400℃氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD法在多孔Si层上外延生长构成厚为0.55μm的单晶Si层，形成条件如下：
气源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层的表面，形成厚100nm的SiO2层。
预先制备的SiO2层表面和其上有500nm厚的SiO2层的Si衬底(第2衬底)的相应表面相互接触并放在一起。之后，从粘在一起的晶片边缘腐蚀除去100nm厚的SiO2层和外延Si层，露出多孔Si层的端部。
之后，键合晶片在1000℃热氧化50分钟，使两个衬底沿下层多孔Si层完全分开。观察分开的表面，发现晶片外周边上的多孔硅已变成SiO2，而中心部分的多孔硅没变。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉残留在第2衬底上的多孔Si层和已氧化的多孔Si层。单晶硅留下没腐蚀、并用作腐蚀停止层，因此，选择腐蚀并完全去除多孔Si和已氧化的多孔Si。
上述腐蚀液对无孔单晶Si的腐蚀速度极慢，多孔硅的腐蚀速度与无孔单晶Si的腐蚀速度的选择比高达105以上。因此无孔层因腐蚀而减小的高度约几十埃，在实际上可以忽略不计。
因此，在氧化硅膜上形成厚0.5μm的单晶Si层。在衬底的整个表面上100个分开的点检测形成的单晶Si层的厚度，发现膜厚均匀性是500nm±15nm。
之后，衬底在氢气气氛中在1100℃热处理1小时。用原子力显微镜检测表面粗糙度，发现在边长为50μm的正方形中的Rrms值是0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
为了进行比较，制备外延Si层上无氧化膜的相同的多层结构，获得与上面一致的结果。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌，选择腐蚀掉第1衬底上残留的多孔Si和已氧化的多孔Si。单晶Si留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀并完全除去了多孔Si和已氧化的多孔Si，第1衬底能用作另一第1衬底用于高浓度P+层的另一腐蚀工艺，或作为第2衬底用于另一氧化膜的形成工艺。
(例8)
与例3相同，用扩散法形成5μm厚的P+高浓度层作为再生晶片的单晶Si衬底的表面层。衬底背面还形成另一P+高浓度层。在HF溶液中单晶Si的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(min)
多孔Si层膜厚：12(μm)
获得的多孔Si层是双层结构，与其上表面层相比，下层多孔Si层是细小的易碎结构。
之后，衬底在氧气气氛中在400℃氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD(化学汽相沉积)法在多孔Si层上外延生长形成厚为0.55μm的单晶Si层，形成条件如下：
气源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层的表面，形成厚100nm的SiO2层。
预先制备的SiO2层表面与其上有500nm厚的SiO2层的Si衬底(第2衬底)的相应表面相互接触并放到一起。
除去Si衬底背面上的氧化膜之后，用输出功率为500至1000W的CO2激光束辐射晶片整个Si衬底侧边。两个衬底界面上设置的500nm厚的SiO2层吸收CO2激光，使外延层和多孔Si层的温度急剧升高，直到下层多孔Si层中迅速产生的热应力使两个衬底沿下层多孔Si层分开为止。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第2衬底上残留的多孔Si层。单晶Si留下没腐蚀、并用作腐蚀停止层，因此，多孔Si选择腐蚀并完全除去。
因此，在氧化硅膜上形成厚0.1μm的单晶Si层。在衬底的整个表面上100个分开的点检测形成的单晶Si层的厚度，发现膜厚均匀性是101nm±3nm。
之后，衬底在氢气气氛中在1100℃热处理1小时。用原子力显微镜检测表面粗糙度，发现在边长为50μm的正方形中的Rrms值是0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
为了进行比较，制备外延Si层上无氧化膜的相同的多层结构，获得与上面一致的结果。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，还选择腐蚀掉第1衬底上残留的多孔Si和已氧化的多孔Si。单晶Si留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀并完全除去了多孔Si和已氧化的多孔Si，第1衬底能用作另一第1衬底的用于高浓度P+层的另一扩散工艺中，或作为第2衬底用于另一氧化膜的形成工艺中。
(例9)
与例1相同，用扩散法形成5μm厚P+高浓度第1层作为无特定电阻值的单晶Si衬底的表面层。衬底的背面上还形成另一P+高浓度层。在HF溶液中单晶Si衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(min)
多孔Si层厚度：12(μm)
获得的多孔Si层是双层结构，与其上表面层相比，其下层多孔Si层是细小易碎结构。
衬底在氧气气氛中在400℃氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用MOCVD法(金属有机物化学汽相沉积)在多孔Si层上外延生长形成1μm厚的单晶GaAs，形成条件如下：
气体源：TMG/AsH3/H2.
气压：80Torr
温度：700℃
预先制备的GaAs表面与Si衬底(第2衬底)的相应表面相互接触并放到一起。
脉动电流10至100A只流过第1衬底的高浓度P+单晶Si层。除去SiO2层使电流流动，露出晶片端表面处的高浓度P+单晶Si层，用只达到端表面的正负电极压紧晶片。结果，下层多孔Si层由于热应力作用而破碎，从两个衬底沿下层Si层分开。
之后，用1.2-乙二胺∶邻苯二酚∶水＝17ml∶3g∶8ml的混合溶液，在110℃腐蚀掉第2衬底上残留的多孔Si层。
留下单晶GaAs没腐蚀并用作腐蚀停止层，因此，选择腐蚀并完全除去多孔Si和已氧化的多孔Si。
上述腐蚀液对无孔单晶GaAs的腐蚀速度极慢，因此，因腐蚀而减小的无孔层高度只有几十埃，实际上可以忽略不计。
因此，在氧化硅膜上形成1μm厚的单晶GaAs层。在衬底整个表面上100个分开的点检测形成的单晶GaAs层的膜厚，发现膜厚均匀度是1μm±29.8nm。
用透射电子显微镜观察横截面证实，GaAs层中没引入新的晶体缺陷，并保持优良的结晶度。
为了进行比较，用其上有氧化膜的Si衬底作支承衬底，在绝缘膜上形成GaAs膜，获得与上述一致的结果。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第1衬底上残留的多孔Si层。单晶Si留下没腐蚀，并用作腐蚀停止层。因此，选择腐蚀并完全除去了多孔Si，第1衬底可用作另一第1衬底的用于高浓度P+层的另一扩散工艺中，或作为第2衬底用于另一键合工艺。
(例10)
与例1相同，用扩散法形成5μm厚P+高浓度层作为无特定电阻值的单晶Si衬底的表面层。在衬底背面还形成另一P+高浓度层。在HF溶液中对单晶硅衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11(min)
多孔Si层厚度：12(μm)
获得的多孔Si层有双层结构，与其上表面层相此，下层多孔Si层是细小的易碎结构。
之后，衬底在氧气气氛中在400℃氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用MOCVD(金属有机物化学汽相淀积)法在多孔Si层上外延生长形成厚1μm的单晶InP。
预先制备的InP层表面和石英衬底(第2衬底)相互接触并放到一起。组合的衬底在200℃退火10小时。
均匀分布的足够大的拉力按垂直于衬底表面的方向加到键合晶片的整个表面上时，衬底沿极容易破碎的下层多孔Si层分开。用压力和剪切力代替拉力可获得同样的结果。把刀片插入两个键合衬底之间的缝隙中时，衬底也能沿易碎的下层多孔Si层彼此分开。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，能选择腐蚀掉第2衬底上残留的多孔Si层。单晶InP层留下没腐蚀、并用作腐蚀停止层，因此，选择腐蚀并完全去除多孔Si。
因此，氧化硅膜上形成1μm厚的单晶InP层。在衬底的整个表面上的100个分开的点检测形成的单晶InP层的厚度，发现膜厚均匀性是1μm±29.0nm。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第1衬底上残留的多孔Si层。单晶Si留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀和完全除去多孔Si，第1衬底可作为另一第1衬底用于高浓度P+层的另一扩散工艺。
(例11)
与例1相同，用扩散法形成5μm厚的P+高浓度第1层，作为无特定电阻值的双镜面单晶Si衬底的两个相对侧上的表面层。在HF溶液中单晶Si衬底的高浓度表面层从背侧进行阳极化。阳极化条件如下。每一表面上同时进行11分钟阳极化。
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11×2(min)
多孔Si层厚度：12(μm)
获得的每层多孔Si层是双层结构，与其上表面层相比，下层多孔Si层是细小的易碎结构。
衬底在氧气气氛中在400℃氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD法在多孔Si层上外延生长形成厚0.15μm的单晶Si层，形成条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/80(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化每层外延生长Si层的表面，形成100nm厚的SiO2层。
预先制备的每层SiO2层和其上有500nm厚的SiO2层的Si衬底(第2衬底)的相应表面相互接触并放到一起。因此，第1衬底夹在一对第2衬底之间。此后，从键合晶片边缘腐蚀除去100nm厚的SiO2层和外延硅层，露出多孔Si层的端部。
之后，键合晶片在1000℃热氧化50分钟，以便沿下层多孔硅层把两个衬底完全分开。为了使晶片之间的任何偏差减至最小，最好使氧化工艺进行几小时。观察分开的表面发现。晶片外周边上的多孔硅已转变成SiO2，而中心部分留持不变。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉两个第2衬底上残留的多孔Si层和已氧化的多孔Si层。单晶硅留下没腐蚀并用作腐蚀停止层，因此，多孔Si和已氧化的多孔Si选择腐蚀并完全去除。
因此，在氧化硅膜上形成一对0.1μm厚的单晶Si层。在衬底的整个表面上100个分开的点检测每层所形成的单晶Si层的厚度，发现膜厚均匀性是101nm±3nm。
之后，衬底在氢气气氛中在1100℃热处理1小时。用原子力显微镜观察表面粗糙度，发现在边长为50μm的正方形中的Rrms值是0.2nm，基本等于市售Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
为了进行比较，制备外延Si层上无氧化膜的相同的多层结构，得到与上述一致的结果。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，选择腐蚀掉第1衬底上残留的多孔Si层。单晶Si留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀并完全除去多孔Si和已氧化的多孔Si，第1衬底可作为另一第1衬底的用于高浓度P+层的另一扩散工艺中，或作为第2衬底用于另一氧化膜形成工艺。
(例12)
与例1相同，用扩散法形成10μm厚的P+高浓度第1层作为无特定电阻值的单晶硅衬底的表面层，只是嵌入扩散工艺进行10小时。衬底背面还形成另一P+高浓度层。在HF溶液中单晶硅衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：15(min)
多孔Si层厚度：16(μm)
获得的多孔Si层是双层结构，与其上表面层相比，下表面层是细小的易碎结构。
衬底在氧气气氛中在400℃氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD法在多孔Si层上外延生长形成厚0.15μm的单晶Si层，形成条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层，形成厚100nm的SiO2层。
预先制备的SiO2层表面与Si衬底(第2衬底)的相应表面接触并放到一起。之后，晶片在1180℃热处理5分钟，以提高键合强度。
均匀分布的足够大的拉力按垂直于衬底表面的方向加到键合晶片的整个表面上时，衬底沿极容易碎的下层多孔Si层分开。用压力或剪切力代替拉力时能得到同样的结果。把刀片插入两个键合衬底之间的缝隙中，衬底也能沿易碎的下层多孔Si层彼此分开。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第2衬底上残留的多孔Si层。单晶硅留下没腐蚀并用作腐蚀停止层，因此，选择腐蚀并完全去除多孔Si。
因此，在氧化硅膜上形成0.1μm厚的单晶Si层。在衬底的整个表面上100个分开的点检测形成的单晶Si层的厚度，发现膜厚均匀性是101nm±3nm。
之后，衬底在1100℃在氢气气氛中热处理1小时。用原子力显微镜观察表面粗糙度，发现在边长为50μm的正方形的Rrms值是0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
为了进行比较，制备外延Si层上无氧化膜的相同的多层结构，获得与上面一致的结果。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，还选择腐蚀掉第1衬底上残留的多孔Si。单晶Si留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀并完全除去多孔Si，第1衬底可作为另一第1衬底用于高浓度P+层的另一扩散工艺，或作为第2衬底用于另一氧化膜形成工艺。
(例13)
与例1相同，用扩散法形成10μm厚的P+高浓度第1层作为无特定电阻值的单晶硅衬底的表面层，只是嵌入扩散工艺要进行10小时。在衬底背面上还形成另一P+高浓度层。在HF溶液中对单晶硅衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：15(min)
多孔Si层厚度：16(μm)
获得的多孔Si层是双层结构，与其上表面层相比下层多孔Si层是小的易碎结构。
之后，衬底在氧气气氛中在400℃氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD法在多孔Si层上外延生长形成厚0.15μm的单晶Si层，形成条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层表面，形成厚100nm的SiO2层。
预先制备的SiO2层表面与其上有500nm厚的SiO2层的硅衬底(第2衬底)的相应表面相互接触并放到一起。之后晶片在1180℃热处理5分钟，以提高键合强度。
均匀分布的足够大的拉力沿垂直于衬底表面的方向加到键合晶片的整个表面上时，衬底沿极易破碎的下层多孔Si层分开。用压力或剪切力代替拉力时能得到同样的结果。把刀片插入两个键合衬底之间的缝隙中也能使衬底沿易碎的下层多孔Si层彼此分开。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第2衬底上残留的多孔Si层。单晶硅层留下没腐蚀、并用作腐蚀停止层，因此，选择腐蚀并完全去除多孔Si。
因此，在氧化硅膜上形成0.1μm厚的单晶Si层。在衬底的整个表面上100个分开的点检测形成的单晶Si层的膜厚，发现膜厚均匀度是101nm±3nm。
之后，衬底在1100℃在氢气气氛中热处理1小时。用原子力显微镜观察表面粗糙度，发现在边长为50μm的正方形中的Rrms值是0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，还选择腐蚀掉第1衬底上残留的多孔Si。单晶Si留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀并完全除去多孔Si，第1衬底可作为另一第1衬底用于高浓度P+层的另一扩散工艺中，或作为第2衬底用于另一粘接工艺中。
(例14)
用扩散法形成5μm厚的P+高浓度层作为再生晶片的单晶Si衬底的表面层。衬底背面还形成另一P+高浓度层。在HF溶液中对单晶硅衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：15(min)
多孔Si层膜厚：16(μm)
获得的多孔Si层是双层结构，与其上表面层相比，其下层多孔Si层是细小的易碎结构。
衬底在氧气气氛中在400℃氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD(化学汽相沉积)法在多孔Si层上外延生长形成厚0.15μm的单晶Si层，形成条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层表面，形成厚100nm的SiO2层。
预先制备的SiO2层表面和其上有500nm厚的SiO2层的Si衬底(第2衬底)的相应表面露到氮等离子体中，以便提高键合强度。之后把一个衬底放到另一衬底上使其相互接触。之后组合在一起的衬底在400℃退火10小时。
均匀分布的足够大的拉力按垂直于衬底表面的方向加到键合晶片的整个表面上时，衬底沿极容易碎的下层多孔Si层分开。用压力或剪切力代替拉力时能得到同样的结果。把刀片插入两个键合衬底之间的缝隙中能使衬底沿易碎的下层多孔Si层分开。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第2衬底上残留的多孔Si层。单晶Si留下没腐蚀、并用作腐蚀停止层，因此，选择腐蚀并完全除去多孔Si。
因此，在氧化硅膜上形成0.1μm厚的单晶Si层。在衬底的整个表面上100个分开的点检测形成的单晶Si层的膜厚，发现膜厚均匀性是101nm±3nm。
之后，衬底在1100℃在氢气气氛中热处理1小时。用原子力显微镜观察表面粗糙度，发现在边长为50μm的正方形中的Rrms值是0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷并保持优异的结晶度。
为了进行比较，制备了外延Si层上无氧化膜的相同的多层结构，获得与上述一致的结果。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，还选择腐蚀掉第1衬底上残留的多孔Si。单晶Si留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀并完全除去多孔Si，第1衬底可作为另一第1衬底用于高浓度P+层的另一扩散工艺，或作为第2衬底用于另一氧化膜形成工艺。
(例15)
与例1相同，用扩散法形成5μm厚的P+高浓度层作为再生晶片的单晶硅衬底的表面层。衬底背面还形成另一P+高浓度层。在HF溶液中单晶硅衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：15(min)
多孔Si层膜厚：16(μm)
获得的多孔Si层是双层结构，与其上表面层相比，下层多孔Si层是细小的易碎结构。
衬底在氧气气氛中在400℃氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。用CVD(化学汽相淀积)法在多孔Si层上外延生长形成厚0.15μm的单晶Si层，形成条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层的表面，形成厚100nm的SiO2层。
预先制备的SiO2层表面和Si衬底(第2衬底)的相应表面露到氮等离子体中，以提高键合强度，之后，一个衬底放到另一衬底上使其相互接触。粘在一起的衬底在400℃退火10小时。
均匀分布的足够大的拉力按垂直于衬底表面的方向加到键合晶片的整个表面上时，衬底沿极容易碎的下层多孔Si层分开。用压力和剪切力代替拉力时能得到同样的结果。把刀片插入两个键合衬底之间的缝隙中衬底也能沿易碎的下层多孔Si层彼此分开。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第2衬底上残留的多孔Si层。单晶硅留下没腐蚀、并用作腐蚀停止层，因此，选择腐蚀并完全去除多孔Si。
因此，在氧化硅膜上形成0.1μm厚的单晶Si层。在衬底的整个表面上100个分开的点检测形成的单晶Si层的厚度，发现膜厚均匀性是101nm±3nm。
之后，衬底在氢气气氛中在1100℃热处理1小时。用原子力显微镜观察表面粗糙度，发现在边长为50μm的正方形中的Rrms值是0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，还选择腐蚀掉第1衬底上残留的多孔Si层。单晶硅留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀并完全除去多孔Si。第1衬底可作为另一第1衬底用于高浓度P+层的另一扩散工艺，或作为第2衬底用于另一键合工艺。
(例16)
与例1相同，用扩散法形成5μm厚的P+高浓度层作为再生晶片的单晶硅衬底的表面层，衬底背面还形成另一P+高浓度层。在HF溶液中单晶硅衬底的高浓度表面层进行阳极化。阳极化条件如下：
电流密度：7(mA·cm-2)
阳极化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：15(min)
多孔Si层厚度：16(μm)
获得的多孔Si层是双层结构，与其上层表面层相比，其下层多孔Si层是细小的易碎结构。
衬底在氧气气氛中在400℃氧化1小时。结果，热氧化硅膜覆盖多孔Si的孔壁表面。
之后，衬底浸入1.25％HF溶液中，在除去了多孔层的衬底最上层表面上生成薄的氧化膜。随着，把获得的衬底在流速为230l/min的H2气流中在1050℃和气压为760Torr的条件下热处理1分钟，加入50Sccm的SiH4后再处理5分钟以上。
之后，用CVD法在多孔Si层上外延生长形成厚0.15μm的单晶Si。形成条件如下：
气体源：SiH2Cl2/H2
气体流速：0.5/180(l/min)
气压：80Torr
温度：950℃
生长速率：0.3μm/min
而且，热氧化外延生长Si层的表面，形成厚100nm的SiO2层。
预先制备的SiO2层表面与Si衬底(第2衬底)的相应表面露到氮等离子体中，以提高键合强度。之后一个衬底放到另一衬底上，使其相互接触。组合在一起的衬底在400℃退火10小时。
均匀分布的足够大的拉力按垂直于衬底表面的方向加到键合晶片的整个表面上时，衬底沿极容易破碎的下层多孔Si层分开。用压力或剪切力代替拉力时能得到同样的结果。把刀片插入两个键合衬底之间的缝隙中也能使衬底沿易碎的下层多孔Si层彼此分开。
之后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，选择腐蚀掉第2衬底上残留的多孔Si层。单晶Si留下没腐蚀并用作腐蚀停止层，因此，选择腐蚀并完全去除多孔Si。
因此，在氧化硅膜上形成0.1μm厚的单晶Si层。在衬底的整个表面上100个分开的点检测形成的单晶Si层的膜厚，发现膜厚均匀度是101nm±3nm。
之后，衬底在氢气气氛中在1100℃热处理1小时。用原子力显微镜观察表面粗糙度，发现在边长为50μm的正方形中的Rrms值是0.2nm，基本等于市售的Si晶片的相应值。
用透射电子显微镜观察横截面，证实Si层中没引入新的晶体缺陷，并保持优异的结晶度。
最后，在49％的氢氟酸和30％的含水过氧化氢混合液中，连续搅拌溶液，还选择腐蚀掉第1衬底上残留的多孔Si层。单晶硅留下没腐蚀并用作腐蚀停止层。因此，选择腐蚀和完全除去多孔Si，第1衬底可作为另一第1衬底用于高浓度P+层的另一扩散工艺，或作为第2衬底用于另一粘接工艺。

Claims (46)

1.半导体制品的制造方法，其特征是，包括以下工艺步骤：
扩散能控制导电类型的元素，在Si衬底的至少一侧表面上形成扩散区；
在包括所述扩散区和深度大于所述扩散区的区域内形成多孔Si层；
在所述多孔Si层上形成无孔半导体层，制备第1衬底；
键合第1衬底与第2衬底，制成其中设有无孔半导体层的多层结构；
沿所述多孔Si层但不沿所述扩散层劈开所述多层结构；和
除去所述劈开的第2衬底上残留的多孔Si层，
其中，所述扩散层的深度控制在500埃至30微米的范围内，
所述多孔Si层的深度控制在1微米至150微米的范围内，
除去所述分开的第1衬底上残留的多孔层，把获得的衬底重新用作另一衬底材料。
2.按权利要求1的半导体制品的制造方法，其特征是，还包括下述工艺步骤：
除去所述的分开的第1衬底上残留的多孔层，把获得的衬底重新用作另一第1衬底材料。
3.按权利要求1的半导体制品的制造方法，其特征是，还包括以下工艺步骤：
除去所述的分开的第1衬底上残留的多孔层，所制成的衬底重新用作另一第2衬底材料。
4.按权利要求1的半导体制品的制造方法，其中，所述形成扩散区的步骤用扩散法进行。
5.按权利要求4的半导体制品的制造方法，其中，所述的能控制导电类型的元素是能把Si的导电类型控制成n型的元素。
6.按权利要求5的半导体制品的制造方法，其中，所述的能控制导电类型的元素选自P、As和Sb。
7.按权利要求4的半导体制品的制造方法，其中，所述的能控制导电类型的元素是能把Si的导电类型控制成p型的元素。
8.按权利要求7的半导体制品的制造方法，其中，所述的能控制导电类型的元素是B(硼)。
9.按权利要求4的半导体制品的制造方法，其中，所述扩散法用于把所述元素热扩散进所述Si衬底中。
10.按权利要求8的半导体制品的制造方法，其中，所述能控制导电类型的元素以气体形式供给。
11.按权利要求10的半导体制品的制造方法，其中，所述气体是B2H6。
12.按权利要求8的半导体制品的制造方法，其中，所述能控制导电类型的元素以液体形式供给。
13.按权利要求12的半导体制品的制造方法，其中，所述液体是BBr3。
14.按权利要求8的半导体制品的制造方法，其中，所述能控制导电类型的元素以固体形式供给。
15.按权利要求14的半导体制品的制造方法，其中，所述固体是B2O3。
16.按权利要求8的半导体制品的制造方法，其中，所述能控制导电类型的元素由设置在所述硅衬底上的固体物供给。
17.按权利要求16的半导体制品的制造方法，其中，所述固体物选自化学汽相沉积膜、硼硅玻璃膜和旋涂膜。
18.按权利要求4的半导体制品的制造方法，其中，所述的能控制导电类型并包含在所述扩散区中的元素控制在5.0×1016/cm3至5.0×1020/cm3的范围内。
19.按权利要求18的半导体制品的制造方法，其中，所述的能控制导电类型并包括在所述扩散区内的元素浓度控制在1.0×1017/cm3至2.0×1020/cm3之间的范围内。
20.按权利要求19的半导体制品的制造方法，其中，所述的能控制导电类型并包含在所述扩散区内的元素浓度控制在5×1017/cm3至1.0×1020/cm3的范围内。
21.按权利要求1的半导体制品的制造方法，其中，在Si衬底的两个相对表面上各形成扩散区，并且在Si衬底的两个相对表面上各形成多孔层，其中多孔层的深度大于扩散区的深度，随后，在各所述多孔层上形成无孔半导体层。
22.按权利要求1的半导体制品的制造方法，其中，劈开所述多层结构的所述步骤是用给多孔层加外力来进行的。
23.按权利要求22的半导体制品的制造方法，其中，加沿垂直于衬底表面方向的压力、拉力或剪切力进行所述的加力操作。
24.按权利要求1的半导体制品的制造方法，其中，把多层结构端部的多孔Si露出、接着氧化键合衬底来进行所述的多层结构的劈开步骤。
25.按权利要求1的半导体制品的制造方法，其中，用加热所述多层结构来进行所述多层结构的劈开步骤。
26.按权利要求25的半导体制品的制造方法，其中，对所述的多层结构进行整体加热来进行所述的加热步骤。
27.按权利要求25的半导体制品的制造方法，其中，用对所述的多层结构局部加热来进行所述加热步骤。
28.按权利要求27的半导体制品的制造方法，其中，用激光器辐射来进行加热。
29.按权利要求28的半导体制品的制造方法，其中，所述激光器是二氧化碳(CO2)激光器。
30.按权利要求27的半导体制品的制造方法，其中，使电流流过所述多孔Si层进行所述的加热。
31.按权利要求1的半导体制品的制造方法，其中，用阳极化所述Si衬底来获得所述多孔Si层。
32.按权利要求1的半导体制品的制造方法，其中，所述无孔半导体层包括单晶硅层。
33.按权利要求32的半导体制品的制造方法，其中，用外延生长法形成所述单晶Si层。
34.按权利要求32的半导体制品的制造方法，其中，用在所述单晶硅层上形成氧化硅层来制备所述第1衬底。
35.按权利要求34的半导体制品的制造方法，其中，用热氧化法形成所述氧化硅层。
36.按权利要求1的半导体制品的制造方法，其中，所述多孔半导体层包括化合物半导体层。
37.按权利要求36的半导体制品的制造方法，其中，所述化合物半导体层有单晶结构。
38.按权利要求1的半导体制品的制造方法，其中，所述第2衬底包括单晶硅衬底。
39.按权利要求1的半导体制品的制造方法，其中，在所述单晶硅衬底表面上形成氧化膜，制成所述第2衬底。
40.按权利要求1的半导体制品的制造方法，其中，所述第2衬底包括透光衬底。
41.按权利要求40的半导体制品的制造方法，其中，所述透光衬底包括玻璃衬底。
42.按权利要求1的半导体制品的制造方法，其中，把两个衬底紧接在一起进行所述键合步骤。
43.按权利要求1的半导体制品的制造方法，其中，用阳极化键合，增压和热处理进行所述键合步骤。
44.按权利要求1的半导体制品的制造方法，其中，用研磨抛光法进行除去所述多孔Si层的步骤。
45.按权利要求1的半导体制品的制造方法，其中，用腐蚀法进行除去所述多孔Si层的步骤。
46.按权利要求45的半导体制品的制造方法，其中，用氢氟酸进行所述的腐蚀。
CN97126485A 1996-11-15 1997-11-14 半导体制品的制造方法 Expired - Fee Related CN1123915C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30454096 1996-11-15
JP304540/1996 1996-11-15
JP304540/96 1996-11-15

Publications (2)

Publication Number Publication Date
CN1188981A CN1188981A (zh) 1998-07-29
CN1123915C true CN1123915C (zh) 2003-10-08

Family

ID=17934239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97126485A Expired - Fee Related CN1123915C (zh) 1996-11-15 1997-11-14 半导体制品的制造方法

Country Status (11)

Country Link
US (1) US6100165A (zh)
EP (1) EP0843345B1 (zh)
KR (1) KR100282111B1 (zh)
CN (1) CN1123915C (zh)
AT (1) ATE263429T1 (zh)
AU (1) AU745460B2 (zh)
CA (1) CA2221245C (zh)
DE (1) DE69728355T2 (zh)
MY (1) MY115115A (zh)
SG (1) SG55413A1 (zh)
TW (1) TW373330B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG63832A1 (en) 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
SG71094A1 (en) 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
US6382292B1 (en) * 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US20050031663A1 (en) * 1997-05-16 2005-02-10 Cecilia Larsson Implant element
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
SG71182A1 (en) 1997-12-26 2000-03-21 Canon Kk Substrate processing apparatus substrate support apparatus substrate processing method and substrate manufacturing method
US6171982B1 (en) * 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
US6540861B2 (en) * 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
US6180497B1 (en) * 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
EP0989593A3 (en) * 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
US6672358B2 (en) 1998-11-06 2004-01-06 Canon Kabushiki Kaisha Sample processing system
JP4343295B2 (ja) * 1998-11-06 2009-10-14 キヤノン株式会社 試料の処理システム
JP2000150836A (ja) 1998-11-06 2000-05-30 Canon Inc 試料の処理システム
TW484184B (en) 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6375738B1 (en) 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
KR100434537B1 (ko) * 1999-03-31 2004-06-05 삼성전자주식회사 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
JP2001160540A (ja) * 1999-09-22 2001-06-12 Canon Inc 半導体装置の製造方法、液相成長法及び液相成長装置、太陽電池
US6166411A (en) * 1999-10-25 2000-12-26 Advanced Micro Devices, Inc. Heat removal from SOI devices by using metal substrates
US6602767B2 (en) 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
JP2002353081A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び分離方法
JP2002353423A (ja) 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び処理方法
US6736986B2 (en) * 2001-09-20 2004-05-18 Heliovolt Corporation Chemical synthesis of layers, coatings or films using surfactants
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
JP2004335662A (ja) * 2003-05-06 2004-11-25 Canon Inc 部材及び部材の製造方法
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
FR2865574B1 (fr) * 2004-01-26 2006-04-07 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US20070111468A1 (en) * 2005-07-19 2007-05-17 The Regents Of The University Of California Method for fabricating dislocation-free stressed thin films
US8084685B2 (en) * 2006-01-12 2011-12-27 Heliovolt Corporation Apparatus for making controlled segregated phase domain structures
US7767904B2 (en) * 2006-01-12 2010-08-03 Heliovolt Corporation Compositions including controlled segregated phase domain structures
US20070160763A1 (en) * 2006-01-12 2007-07-12 Stanbery Billy J Methods of making controlled segregated phase domain structures
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US8034317B2 (en) * 2007-06-18 2011-10-11 Heliovolt Corporation Assemblies of anisotropic nanoparticles
US20090280588A1 (en) * 2008-05-06 2009-11-12 Leo Mathew Method of forming an electronic device including removing a differential etch layer
US8624357B2 (en) * 2008-08-28 2014-01-07 The Regents Of The University Of California Composite semiconductor substrates for thin-film device layer transfer
EP2332199A1 (en) * 2008-09-29 2011-06-15 Nxp B.V. Solid state battery
US7967936B2 (en) * 2008-12-15 2011-06-28 Twin Creeks Technologies, Inc. Methods of transferring a lamina to a receiver element
WO2010090740A1 (en) * 2009-02-04 2010-08-12 Heliovolt Corporation Method of forming an indium-containing transparent conductive oxide film, metal targets used in the method and photovoltaic devices utilizing said films
US20100310770A1 (en) * 2009-06-05 2010-12-09 Baosheng Sang Process for synthesizing a thin film or composition layer via non-contact pressure containment
US8256621B2 (en) * 2009-09-11 2012-09-04 Pro-Pak Industries, Inc. Load tray and method for unitizing a palletized load
US8021641B2 (en) * 2010-02-04 2011-09-20 Alliance For Sustainable Energy, Llc Methods of making copper selenium precursor compositions with a targeted copper selenide content and precursor compositions and thin films resulting therefrom
WO2011146115A1 (en) 2010-05-21 2011-11-24 Heliovolt Corporation Liquid precursor for deposition of copper selenide and method of preparing the same
WO2012023973A2 (en) 2010-08-16 2012-02-23 Heliovolt Corporation Liquid precursor for deposition of indium selenide and method of preparing the same
CN102157618A (zh) * 2011-01-30 2011-08-17 中国科学院宁波材料技术与工程研究所 一种低成本晶体硅太阳能电池的扩散方法
US9105797B2 (en) 2012-05-31 2015-08-11 Alliance For Sustainable Energy, Llc Liquid precursor inks for deposition of In—Se, Ga—Se and In—Ga—Se
US9064789B2 (en) * 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
FR3029538B1 (fr) 2014-12-04 2019-04-26 Soitec Procede de transfert de couche

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0506146A2 (en) * 1980-04-10 1992-09-30 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
JP2801704B2 (ja) * 1989-12-11 1998-09-21 株式会社東芝 半導体基板の製造方法
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
CN1027011C (zh) * 1990-07-12 1994-12-14 涂相征 一种硅梁压阻加速度传感器及其制造方法
EP0688048A3 (en) * 1990-08-03 1996-02-28 Canon Kk Semiconductor substrate with SOI structure
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
GB9021944D0 (en) * 1990-10-09 1990-11-21 British Telecomm Self-aligned-v-groves and waveguides
GB9025236D0 (en) * 1990-11-20 1991-01-02 Secr Defence Silicon-on porous-silicon;method of production
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
GB2288062A (en) * 1994-03-24 1995-10-04 Univ Surrey Forming luminescent silicon material and devices
SG60012A1 (en) * 1995-08-02 1999-02-22 Canon Kk Semiconductor substrate and fabrication method for the same

Also Published As

Publication number Publication date
DE69728355D1 (de) 2004-05-06
US6100165A (en) 2000-08-08
AU745460B2 (en) 2002-03-21
CA2221245A1 (en) 1998-05-15
AU4517397A (en) 1998-05-21
KR100282111B1 (ko) 2001-02-15
EP0843345B1 (en) 2004-03-31
ATE263429T1 (de) 2004-04-15
MY115115A (en) 2003-03-31
EP0843345A2 (en) 1998-05-20
SG55413A1 (en) 1998-12-21
DE69728355T2 (de) 2004-09-09
CN1188981A (zh) 1998-07-29
TW373330B (en) 1999-11-01
CA2221245C (en) 2002-02-19
KR19980042474A (ko) 1998-08-17
EP0843345A3 (en) 1998-07-08

Similar Documents

Publication Publication Date Title
CN1123915C (zh) 半导体制品的制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1135601C (zh) 半导体衬底的制造方法
CN1150594C (zh) 半导体产品的制造方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1118085C (zh) 半导体衬底及其制备方法
CN1104036C (zh) 半导体产品的制造工艺
CN1056940C (zh) 半导体部件及其制造方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1269599A (zh) 制造半导体部件的方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1249531A (zh) 半导体衬底的制造工艺
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1225500A (zh) 半导体产品及其制造方法
CN1272684A (zh) 衬底及其制造方法
CN1272682A (zh) 分离合成件的方法和用来生产薄膜的过程
CN1127120C (zh) 半导体衬底及其制造方法
CN1082720C (zh) 半导体基片及其制造方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1104038C (zh) 半导体衬底的制造工艺
CN1241803A (zh) 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1259758A (zh) 半导体晶片的制造方法及其使用和利用方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee