CN1272682A - 分离合成件的方法和用来生产薄膜的过程 - Google Patents

分离合成件的方法和用来生产薄膜的过程 Download PDF

Info

Publication number
CN1272682A
CN1272682A CN00108219A CN00108219A CN1272682A CN 1272682 A CN1272682 A CN 1272682A CN 00108219 A CN00108219 A CN 00108219A CN 00108219 A CN00108219 A CN 00108219A CN 1272682 A CN1272682 A CN 1272682A
Authority
CN
China
Prior art keywords
layer
separating
synthetic parts
porous
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00108219A
Other languages
English (en)
Inventor
近江和明
中川克己
佐藤信彦
坂口清文
柳田一隆
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1272682A publication Critical patent/CN1272682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Separation Using Semi-Permeable Membranes (AREA)
  • Element Separation (AREA)
  • Photovoltaic Devices (AREA)

Abstract

为了在分离层中的固定位置处引起裂纹,一种分离合成件的方法包括步骤:在合成件内部形成一个分离层;在分离层内部形成一个其中平面应力已经集中产生到不会由平面应力引起分离的程度的应力上升层;及增大平面应力以在应力上升层中引起裂纹,由此分离合成件。

Description

分离合成件的方法和用来生产薄膜的过程
本发明涉及一种分离(分割)合成件的方法和一种用来生产薄膜的过程。具体地说，本发明属于最好用来生产在太阳能电池和半导体晶片中使用的薄膜的过程的技术领域。
在绝缘体上的单晶半导体层的形成叫作SOI，即绝缘体上的硅或绝缘体上的半导体。对其已经进行了大量研究，因为利用SOI技术的装置具有多个优点：不能由其上要制造硅集成电路的通常的大体积硅基片实现。特别是，SOI技术的采用产生如下优点，即，SOI技术在例如如下几点上是优越的。
(1)它使借助于容易分离的电介质能实现高度集成。
(2)它保证优越的辐射电阻。
(3)能减小寄生电容，以使高速性能成为可能。
(4)能省去适当的步骤。
(5)能防止锁住。
(6)通过薄膜形成能实现全耗尽型电场效应晶体管。
在用来生产SOI硅晶片的过程中，日本专利申请公开No.5-21338或美国专利No.5,371,037公开了一种用来在一个多孔层上形成一个非单晶半导体层且把该半导体层经绝缘层转换为支撑基片的过程，这从优点看来是非常优越的，从而SOI层具有良好的层厚度均匀性，SOI层的晶体缺陷密度能容易地控制到低水平，SOI层具有良好的表面光滑度，在其生产中不需要任何专门设计的昂贵设备，及使用相同的设备能生产层厚度范围从几nm至约10μm广的SOI。
在日本专利申请公开No.7-302889或美国专利No.5,856,229中公开的过程是一种用来在形成在第一基片上的多孔层上形成一个无孔单晶半导体层、把无孔单晶层粘结到一个第二基片上、及此后把第一基片与第二基片在多孔层处分离而不折断第一和第二基片的过程。然后，使第一基片的表面光滑，并且再次在其上形成多孔层，由此第一基片能重新使用多次。因而，能大大地降低生产成本，并且也能简化生产过程本身。
作为分离诸如粘结基片之类的合成件而不折断第一基片和第二基片的方法，适用的有：一种在垂直于粘结表面方向上拉开合成件的方法；一种平行于粘合表面施加剪应力的方法(即，一种在平行于粘结表面的平面处在彼此相反的方向上运动相应基片的方法、或一种在相反方向上转动相应基片的方法)；一种在垂直于粘结表面的方向上施加压力的方法；一种把诸如超声波之类的振动能量施加到分离层上的方法；一种把一个分离件(例如，诸如刀之类的锋利刀片)从平行于粘结表面的粘结基片(合成件)的侧表面插入到分离层的方法；一种利用使之浸入到起分离层作用的多孔层中的物质的膨胀能量的方法；一种从合成件的侧表面热氧化起分离层作用的多孔层以引起多孔层的体积膨胀、由此分离合成件的方法；一种从粘结基片(合成件)的侧表面选择性地蚀刻起分离层作用的多孔层以分离合成件的方法；及一种把能够产生通过离子注入形成的微腔用作分离层并且通过用激光照射加热以分离合成件的方法。
为了具体地描述，以两级阳极氧化诸如硅晶片之类的无孔基片的表面，同时改变阳极氧化溶液的氢氟酸浓度或改变阳极氧化电流以形成多个多孔层。多孔层在干燥的氧气氛中在400℃下经受热处理1小时，以在多孔层的孔表面处形成约1nm氧化硅层。在多孔层的层表面上，通过CVD(化学蒸汽沉积)实现外延生长以形成一个无孔层。氧化无孔层的表面，并且此后把无孔层粘结到准备分离的硅晶片上。为了把生成的粘结晶片(合成件)分离成两部分，一个楔形物插入到粘结晶片的侧表面，由此使具有较低机械强度的多孔层断裂，以分离粘结的晶片。
然而，在合成件的分离中，如果分离层具有高的机械强度，在完全分离合成件之前合成件趋向于折断。另一方面，如果分离层具有低的机械强度，颗粒势必会出现。
即使已经能够形成具有适当机械强度的分离层，对于分离层在分离时断裂的位置，分离层也可能没有可再生性。在这种情况下，颗粒势必会出现，或者用于分离件或薄膜的以后处理的条件不可能是均匀的，导致例如生产成本的增大。
本发明的第一目的在于提供一种借此使分离层能总是在固定位置处裂开而分离(分开)合成件的方法、和一种用来通过这样一种方法生产薄膜的过程。
本发明的第二目的在于提供一种分离合成件的方法，借此能降低折断概率和颗粒出现率且能容易地设置用于分离后处理的条件、和一种用来通过这样一种方法生产薄膜的过程。
本发明提供了一种分离合成件的方法，包括步骤：
形成合成件内的一个分离层；
在分离层内形成一个其中平面应力集中产生到本身不会引起分离的程度的应力上升层；及
增大平面应力以裂开应力上升层。
本发明还提供了一种分离合成件的方法，包括步骤：
在第一基片的表面处形成一个具有至少1μm厚度的多孔层；
此后氧化多孔层的孔内壁表面以形成氧化膜；
在离多孔层层表面至少1μm的深度中，除去在孔内壁表面处形成的氧化膜，以便在多孔层的下部处留下氧化膜；
在多孔层的表面上形成一个无孔层；
把无孔层粘结到一个第二基片上，以形成一个内部带有一个分离层的合成件；及
在分离层中引起裂纹以分离合成件。
本发明又提供了一种分离合成件的方法，包括步骤：
在一个第一基片的表面上形成一个第一多孔层、和一个比第一多孔层具有更高孔隙度的第二多孔层；
氧化第二多孔层以使第二多孔层为非晶体；
在第一多孔层的层表面上形成一个无孔层；
把无孔层粘结到第二基片上，以形成一个内部具有一个分离层的合成件；及
在分离层中引起裂纹以分离合成件。
本发明进一步提供了一种分离合成件的方法，包括步骤：
在一个内部具有一个分离层的合成件中产生温度差；及
使分离层裂开以分离合成件。
本发明又进一步提供了一种分离合成件的方法，包括步骤：
制备一个内部具有一个分离层的合成件；
粘结合成件；及
在分离层中引起裂纹以分离合成件。
本发明又进一步提供了一种通过上述分离方法的任一种生产薄膜的过程。
本发明基于这样一种发现：只要能把应力集中在分离层中的固定位置处，分离就沿其中已经集中应力的位置进行。例如，包含微腔的层，例如具有彼此不同的多孔率的两个多孔层形成为分离层。然后，在两个多孔层之间的界面处集中产生预定平面应力以形成一个应力上升层(应力集中层)。此后，以这样一种方式从外部施加分离能量，从而平面应力增大，直到它超过屈服应力(一个高得足以使分离层裂开的应力)，由此沿界面(即在较高孔隙度的多孔层中的应力上升层处)引起裂开或断裂。因而，能使分离层中要裂开的位置稳定，并因此能使剩余分离层的厚度总是均匀的，并且能使暴露表面(分离表面)的不均匀性受到控制。因而，在以后的步骤，在相同的处理条件下能进行各种处理，从而能使颗粒大大地较少出现。
以几种方法实施的本发明的分离方法，能提供一种定位在分离层中限制部分中的裂纹的合成件分离方法、和一种通过这样一种方法生产薄膜的过程。
图1A、1B、1C、1D和1E是示意剖视图，表明根据本发明的一种分离方法和一种薄膜生产过程。
图2A和2B是曲线图，表明在本发明中使用的带有分离层的基片的两根X射线衍射波动曲线。
图3A和3B是示意剖视图，表示在分离层中引起裂纹的状态。
图4是曲线图，表示由Raman光谱测定法测量的在本发明中使用的多孔层中内部应力深度轮廓的一个例子。
图5A和5B是曲线图，表示根据本发明在用于薄膜生产的步骤中的多孔层的X射线衍射波动曲线的例子。
图6是示意剖视图，表示本发明分离方法的一个例子。
图7A、7B和7C是示意剖视图，表示在本发明中使用的分离层形成步骤。
图8是曲线图，表示在本发明中使用的带有分离层的基片的X射线衍射波动曲线的例子。
图9A和9B是示意剖视图，表示在本发明中使用的其他分离层形成步骤。
图10A、10B、10C和10D是示意剖视图，表示根据本发明的一种合成件分离方法。
图11A、11B、11C和11D是示意剖视图，表示根据本发明分离合成件的另一种方法。
图12A、12B、12C和12D是示意剖视图，表示根据本发明分离合成件的又一种方法。
图13A、13B、13C、13D、13E、13F和13G是示意剖视图，表明根据本发明的一种分离方法和一种薄膜生产过程。
下面参照附图将描述本发明的最佳实施例。
(实施例1)
图1A至1E是示意图，表示根据本发明一个实施例的一种合成件分离方法、和一种利用该方法的薄膜生产过程。
如图1A中所示，制备诸如硅晶片之类的第一基片11，并且在其表面上形成诸如多孔单晶硅层之类的分离层12。
之后，按以后描述的方式处理多孔层，以在打算裂开的位置处产生集中的应力，由此形成应力上升层16。
在其中已经产生平面应力的多孔层的层表面上，形成诸如无孔单晶硅层之类的无孔层(薄膜)13(见图1B)。
无孔层13粘结到诸如准备分离的硅晶片之类的第二基片14上，如有必要，把诸如氧化硅层之类的绝缘层15插入在其之间，以得到包括多层结构的合成件1(见图1C)。
把分离能量从外部施加到多层结构(合成件)1上，以增大在其中产生的平面应力。该分离能量是大得足以超过分离层的屈服应力的能量。因此分离层在其中已经集中产生应力的位置处裂开，即在应力上升层16处裂开，从而合成件分离成两部分(见图1D)。
已经形成在第一基片11上的无孔层13被这样转移到第二基片14上。图1E表示剩余的多孔层12被去除后无孔层13的状态。
以这种方式，能生产薄膜，即无孔层13。该方法与用于支撑无孔层13的基片14的材料无关。因而，例如，在绝缘层15上的该无孔层13能用作一个SOI层。
使用一个表示X射线衍射波峰的层可以形成应力上升层16，该波峰的至少两个偏离基准波峰，并且在其之间具有0.01度或更大的距离。
图2A和2B表示在本发明中使用的带有应力上升层16的分离层12的X射线衍射波动曲线的典型例子。
曲线12A是当形成两个具有彼此不同性质的多孔层且氧化他们时观察到的X射线衍射波动曲线。标号2指示一个基准波峰。站位偏离基准波峰2的波峰3A和3B分别是由低孔隙度多孔层造成的波峰和由高孔隙度多孔层造成的波峰。通过单独控制每个多孔层的孔隙度和厚度、氧化步骤中的温度和时间等等，能控制在波峰3A与3B之间的距离(波峰角度差)。
曲线12B是当形成两个具有彼此不同性质的多孔层且氧化他们、接着是约1000℃下的热处理时观察到的X射线衍射波动曲线。
由相应多孔层造成的波峰3A与3B在正方向站位偏离基准波峰2。
在任一种情况下，可以控制用于每个多孔层的孔隙度、厚度、氧化条件和热处理条件，从而在波峰3A与3B之间的距离到0.01度或更大。
为了如此产生集中应力，通过下面描述的任何方法可以形成应力上升层。
其中之一是这样一种方法：其中在形成具有至少1μm厚度的一个多孔层之后，氧化多孔层的孔内壁表面以形成氧化膜，并且以离开多孔层的层表面至少1μm的深度除去在孔内壁表面上形成的氧化膜，以便仅在多孔层的下部留下氧化膜。另一种是这样一种方法：其中使形成在多孔层的孔内壁表面处的氧化膜具有一种在多孔层厚度方向上不同的结构。
这里将描述使要裂开的位置稳定的意义。
图3A和3B是示意图，分别表示当不集中产生应力而分离时裂开的分离层的状态CE、和当在已经集中产生应力之后分离时裂开的分离层的状态PI。
这些图表示带有由具有彼此不同机械强度的两层组成的双层分离层的合成件在两层之间的界面处分离的状态。
在当不集中产生应力时的情况CE的情况下，当施加分离能量时，应力分散在具有较低机械强度的第二分离层12B中，并且一个裂纹20随机地贯通。因此，分离后暴露的表面表示不平度，在与第二分离层12B的层厚度相对应的高度方面有差别，并且分离层在一些部分处打碎成颗粒。
另一方面，在当应力已经集中产生到不引起分离层分离的程度时的情况下，当应力增大时，一条裂纹20贯穿靠近第一分离层12A和第二分离层12B之间的界面的限制部分，并且分离后暴露的两个表面都具有平表面。
通过例如已知的、检测在构成原子之间如何产生应力的Raman光谱测定法，能证实应力是否集中存在于分离层中。
图4表示当通过Raman光谱测定法从合成件的横截面测量在已经处理以集中产生应力的合成件中的应力分布时得到的结果。作为在该光谱测定法中使用的样品的合成件是一种通过以下步骤得到的合成件：在两种阳极氧化条件下依次阳极氧化一个硅晶片(第一基片)以在其表面处形成一个双层结构的多孔硅层，氧化多孔硅层的孔内壁表面，此后在多孔层的表面上通过CVD外延生长一个无孔单晶硅层，在单晶硅层的表面上形成氧化膜，及把带有氧化膜的单晶硅层粘结到单独准备的另一个硅晶片(第二基片)上。
在图4中的横坐标上，当把在第一与第二多孔层之间的界面当作基准时，在从2μm至5.5μm深度处观察到的Raman表示小变化，其中在第二多孔层与第一基片之间的应力看起来较小。另一方面，在从-3μm至1μm的深度处观察到的Raman位移在第二多孔层中是-0.27cm-1至-0.26cm-1，而在第一多孔层中是-0.12cm-1至-0.11cm-1。更具体地说，在低孔隙度区域(第一多孔层)与高孔隙度区域(第二多孔层)之间的界面处Raman位移相差-0.14至-0.16cm-1，并且在其附近，因而有-0.1cm-1或更大的差别。如能从该事实看到的那样，在该界面处集中产生应力。在Raman光谱测定法具有较高分辨率地场合，在0μm深度处的Raman位移将成为在负侧较大。在这种情况下，在第二多孔层中其中集中应力的部分处的厚度是约1μm，这比第一和第二多孔层的任一厚度小。
进一步的详细分析揭示在这样一种分离层内部的应力可以依据用于合成件生产的步骤而变化。
图5A表示通过X射线衍射测量的一个例子，X射线衍射表示在用来生产SOI基片的过程中每个步骤中改变一个多孔单晶层在其(004)平面方向上的晶格间距的状态，在该SOI基片中把具有带有不同孔隙度的双层结构的多孔单晶硅用作分离层。在0度处的波峰是由(004)平面无孔单晶硅造成的波峰(基准波峰)。这样一种变化对应于作用在多孔单晶硅内部中的应力。
在图5A中的标号31表示在刚好在多孔层形成后的一条曲线。在多孔单晶层中的晶格应变通过在第一基片上仅形成带有具有不同性质的双层结构的多孔单晶硅不会变化。这是因为在-0.01至-0.02度附近的波峰归因于多孔单晶层，而偏离基准波峰的波峰只是这一个。
标号32表示刚好在热氧化之后的曲线。偏离基准波峰的两个波峰出现。波峰30A归因于具有低孔隙度的第一多孔层，而波峰30B归因于具有高孔隙度的第二多孔层。看到热氧化已经导致两层内部应变的差别。该差别引起至界面的应力集中。在这种情况下，看到要给出的拉(膨胀)应力。
与波峰30A对应的应力是约-2.25×109dyne(达因)/cm2(-2.25×108Pa)，而与波峰30B对应的应力是约-3.44×109dyne/cm2(-3.44×108Pa)。
标号33表示刚好在外延生长之后的曲线。在无孔单晶层的外延生长时，应变大大地变化以成为压缩(结构)应力。然而，由于波峰30A和30B是存在的，所以具有不同性质的层的晶格应变的差别仍然存在。该变化是由在外延生长时整个基片的加热引起的。然后，与波峰30A相对应的应力是约1.42×109dyne/cm2(1.42×108Pa)，而与波峰30B对应的应力是约2.05×109dyne/cm2(2.05×108Pa)。
这种现象的原因还不完全明白。假定归因于具有较大表面面积的多孔层在任一情况下呈现大变化的事实。
标号34表示刚好在外延层的表面已经进一步氧化以形成氧化膜之后的曲线。如能由与曲线33的波峰相比较看到的那样，该应变没有多大变化。在该阶段在0.05度周围的波峰30A对应于1.35×109dyne/cm2(1.35×108Pa)的平面应力。在本发明中，在该阶段的平面应力应该成为1×107dyne/cm2(1×106Pa)或更大。
与波峰30B对应的应力变化到约1.90×109dyne/cm2(1.90×108Pa)。
在比在外延层的外延生长或表面氧化处理时设置的温度高的温度下进一步进行的热处理，可能引起应力的巨大变化，产生不能实现以上条件的可能性。因而，在外延层氧化之后，不再进行1,100℃或更高温度下的热处理较好。甚至不再进行1,000℃或更高温度下的热处理更好。
标号35表示刚好在把带有该氧化膜的外延层已经粘结到单独准备的第二硅晶片上且已经分离分离层之后在第二硅晶片侧的第一多孔层的曲线。该应力到约1.31×108dyne/cm2(1.31×107Pa)。
标号36表示刚好在分离之后在第一晶片侧的第二多孔层的曲线。该应力到约2.88×108dyne/cm2(2.88×107Pa)。
能看到，在分离之后，释放每个多孔层的应变，并且X射线衍射波峰的位移变得远小于分离之前的波峰。
如能由上述明白的那样，在本发明中，较好的是在分离层中，形成其中本发明的分离层内部中的Raman光谱测定法波峰位移的量相差至少-0.1cm-1的多个区域。
较好的还有：其中集中应力的范围(即，应力上升层的厚度)设置在2μm或较小、1μm或较小较好、及0.1μm或较小更好的层厚度的层区域内。通过测量Raman光谱测定法波峰位移的波峰的1/4宽度能证实这点。
平面应力的数值也是已知的，能由X射线衍射波峰的位移量计算确定。
其中在垂直于多孔硅层层表面的方向上的平面距离用dz代表，在垂直于无孔单晶硅晶片的表面的方向上平面距离用do代表，多孔硅层的衍射角(波峰角)用θ1代表，及无孔单晶硅晶片的衍射角用θ0代表，满足如下公式(1)。
dz＝do[1-(θ1-θ0)/tanθ0]          (1)
其中多孔硅层的应力用σ代表，多孔硅层的杨氏模量用E代表，多孔硅层的泊松比用ν代表，及多孔硅层的平面晶格距离用dxy代表，满足如下公式(2)。
σ＝E·[(dxy-dz)/{2νdxy+(1-ν)dz}]    (2)
然后，其中把无孔单晶硅的杨氏模量用作E，设置dxy＝do和ν＝0.278-0.348p(p是孔隙度)，应力σ可由X射线衍射波动曲线中的衍射角θ1确定。
图5B表示通过在硅晶片的表面上形成一个具有约20％孔隙度的第一多孔层、此后形成一个具有不同孔隙度的第二多孔层、接着低温氧化、此后在第一多孔层上形成一个无孔单晶硅层、以及氧化其表面得到的六个样品中的X射线衍射波动曲线。
能看到，依据第二多孔层的孔隙度，第二多孔层的应力变化，并且在第一多孔层的衍射角与第二多孔层的衍射角之差变化。还已经发现，此后进行的热处理也引起衍射角差的变化。
在本发明中，衍射角差可能设置为0.01度或更大较好，而从0.01度至0.02度更好，从而使应力差的绝对值成为4×108dyne/cm2(4×107Pa)或更大。
另外，通过形成多个多孔层接着热氧化得到的多孔层每个可以如此制成，从而具有从-1×109至-5×109dyne/cm2(-1×108至-5×108Pa)的应力。
然后，在无孔层已经形成在最高多孔层上之后的多个多孔层每个可以如此制成，从而具有1×109dyne/cm2(1×108Pa)或更大的应力。
为了增大已经集中产生之后的应力，可以使用与在先有技术中描述的那些相同的分离方法。特别是，最好通过固体或液体的楔作用迫使构成合成件的两个基片分开，从而放大应力以分开合成件。除此之外，可使用的有：一种其中利用浸入到多孔层中的液体或物质的膨胀能量的方法；和一种其中从侧表面主要氧化多孔层以引起多孔层经受体积膨胀而实现分离的方法。
图6示意地表示通过楔形物施加必要的外部力以增大平面应力实现分离的状态。
可以事先斜切第一和第二基片11和14的角部，并且在内侧凹下形状中形成合成件的侧表面。一个由金属或塑料制成的作为分离装置的楔形物40可以插入其中，从而在第一和第二基片11和14彼此分开的方向上施加一个力。由此增大在分离层12A与12B之间的界面处已经集中产生的平面应力。一旦它超过界面处的屈服应力，一个裂纹就开始伸展，从而如图中所示第一和第二基片在其端部成为彼此分开。之后不久，裂纹沿应力上升层16延伸到合成件的中部(向图的右方)，并且最后合成件分裂成两部分。实际上，裂纹在靠近界面的分离层12B的限制部分中延伸。
当使用诸如液体射流或气体射流之类的流体楔时，流体也进入一个间隙41中以作用在宽面积上，并因此合成件能以非常良好的生产率分离，并且同时也清洗分离表面。而且，可以使裂纹按图6中所示使用固体楔形物伸展，并且此后可以使用流体楔延伸裂纹，从而能完全分离合成件。
当合成件是盘状时，最好也把一个流体楔插入到其侧表面，同时把合成件轴向保持在中心并且转动它，以从盘的周缘向中心分离它而实现分离。
(实施例2)
不用作为多孔层形成具有彼此不同性质的多个多孔层，可以设计在多孔层的孔内壁表面上形成氧化膜的方式，从而能把平面应力集中到多孔层的内部。图7A至7E是示意剖视图，表示一个实际具有复杂形状的孔和其附近的状态，以便解释根据本实施例的分离层的形成。
基片11的表面在固定条件下经受阳级氧化，以形成具有至少1μm厚度、且最好至少2μm厚度的单个多孔层12(见图7B)。此后，多孔层经受热氧化以在孔50的内壁上形成氧化膜51。以后，把氧化的多孔层12浸在包含氢氟酸的溶液中相当长的时间，以便不仅除去形成在层表面上的氧化膜51A，而且也除去位于离层表面至少1μm、且最好至少2μm的深度下形成在孔内壁表面上的氧化膜52。例如，在形成10μm厚的多孔层12的场合，此后氧化其孔内壁表面，并且此后除去孔壁氧化膜51至离层表面2μm深的位置，由此形成一个在其孔内壁表面上带有氧化膜的8μm厚多孔半导体层12C、和一个在其孔内壁表面上没有氧化膜的2μm厚多孔半导体层12D(见图7C)。
此后，如有必要，进行在包含氢的还原气氛中的热处理(氢焙烧)，并且然后执行外延生长，从而应力集中产生在8μm厚多孔半导体层与2μm厚多孔半导体层之间的界面IF处及其附近。
在这种情况下，可以控制多孔层12C和12D的孔隙度和厚度及孔内壁表面的氧化膜厚度，从而如图8中所示，X射线衍射波动曲线具有偏离基准波峰2的两个波峰3A和3C，并且他们之间的距离是0.01度或更大。这里，波峰3C归因于已经从其除去氧化膜的多孔层12D。
此后，以与实施例1中相同的方式进行粘结和随后的分离，因而合成件沿位于多孔层12C与多孔层12D之间的界面IF处的应力上升层裂开，由此把合成件分离成两部分。
以这种方式，在基片上得到包括无孔单晶半导体的薄膜。
(实施例3)
图9A和9B是示意剖视图，表示实际具有更复杂形状的两个孔和其附近，以便解释根据本实施例的分离层的形成。
一个低孔隙度多孔层12A和一个高孔隙度多孔层12B以与实施例1中相同的方式形成在一个基片11的表面上(见图9A)。
多孔层经受热氧化，直到多孔层12B的所有孔壁都转化成氧化硅(非晶体)。这里，低孔隙度多孔层12A的孔壁具有比高孔隙度多孔层12B的孔壁大的厚度，并因此孔壁内部53保持为单晶半导体。因而，形成由在孔内壁表面上具有氧化膜51的多孔单晶半导体和多孔非晶体层12E组成的多孔层12F(见图9B)。
此后，以与实施例1和2中相同的方式，通过外延生长形成无孔单晶半导体层，并且进行粘结和随后的分离。由于一个应力上升层形成在多孔层12E与12F之间的界面IF处，所以合成件沿该界面裂开以分离成两部分。
以这种方式，在基片上得到包括无孔单晶半导体的薄膜。
因而，可以使用其中使要形成在多孔层孔内壁表面上的氧化膜在多孔层的层厚度方向上具有不同结构的方法，特别是，可以使用其中多孔层形成为具有不同孔隙度的多个多孔层、并且当氧化他们时经受高温氧化或长时间氧化的方法。这把多孔层带入这样一种状态：其中基本上在整个层中氧化具有高孔隙度的层以转化成非晶体，而另一方面具有低孔隙度的层在其孔内壁表面上氧化，而其内孔壁本身保持单晶性。就是说，具有低孔隙度的层成为具有氧化膜的多孔单晶半导体层，而具有高孔隙度的层成为多孔非晶绝缘层。
因而，在当多孔层中的氧化膜在结构上不同时的情况下，在两层之间能产生非常大的应变，并因此能容易的进行分离。这意味着，当具有太低孔隙度的多孔层能够实现分离而不是集中应力时，根据本发明即使在多孔层中也有可能引起裂纹。
(实施例4)
本发明涉及在已经生产合成件后集中产生应力的步骤。除该步骤之外的步骤对应于实施例1至3中的那些。
图10A至10D是示意图，用来解释根据本实施例的分离方法。
首先，制备诸如一个硅晶片之类的第一基片11，并且一个诸如多孔单晶硅层之类的分离层12形成在其表面上(见图10A)。
在分离层12的表面上，形成诸如无孔单晶硅层之类的无孔层(薄膜)13(见图10B)。
把无孔层13粘结到一个单独制备的第二基片14上，以得到包括多层结构的合成件(见图10C)。处理该合成件以集中产生应力。在该实例中，通过例如这样一种方法可以集中产生平面应力：其中加热和/或冷却构成合成件的第一和第二基片11和14，以便具有彼此不同的温度，以产生在分离层上和下侧的层区域之间的温度差。图10C表示通过加热201加热基片11且通过冷却200冷却基片14的状态。
然后，把分离能量202从外部施加到多层结构(合成件)上，以增大已经产生的平面应力。该分离能量是大得足以超过分离层的屈服应力的能量。因此合成件在位于其中已经集中产生应力的位置处的应力上升层16处裂开，以分离成两部分(图10D)。
已经形成在第一基片11上的无孔层13因而转移到第二基片14上。
在其中分离合成件而不集中产生应力的实例中，必须以高精度控制分离层的强度。如果分离层具有太高的机械强度，则基片可能断开，或者在分离层之外的部分处可能发生断开。而且，如果分离层以太低的机械强度形成，则分离区域可能在粘结之前断开。在这样一种情况下，在通过阳极氧化或离子注入形成分离层的步骤中，或在加热、氧化和外延生长的以后步骤中，分离层可能部分断开，由此使得不可能实现粘结，或导致处理组件受颗粒污染。
按常规，当如此分离合成件以在分离层处裂开时，使用一个多孔层，并且使其孔隙度较高，以降低在该部分处的机械强度以使分离容易。然而，降低机械强度以使分离容易即使在分离之前的步骤中，也可能引起多孔层的断开。即使在分离步骤之前没有发生任何断开，裂纹也可能在多孔层的各种位置处出现和伸展，在分离时使分离表面非常不均匀。这种不均匀在对其应用这样一种方法的某些用途中的实际使用中可能是一个巨大的障碍。
当在SOI基片制造中应用本发明时，多孔层在分离后必须具有尽可能均匀的厚度分布。为此，适用的还有这样一种方法：其中在包括具有不同性质的几层的多层结构中形成多孔层，从而能裂开他们中具有最高孔隙度并因此具有最低机械强度的一层。然而，在这样一种方法中，为了仅在高孔隙度层中引起裂纹以实现分离表面的光滑，必须使该层的厚度非常小。然而，不容易形成薄的且具有良好平面均匀性的分离层。
在本实施例的情况下，多孔层可以具有均匀的孔隙度，但具有彼此不同孔隙度的多个层的使用，使得有可能更确实地把应力集中在其界面处和其附近。
就其他步骤而论，可应用与实施例1中的那些相同的合成件的构成材料、应力值等等。
(实施例5)
本实施例涉及在已经生产合成件之后集中产生应力的步骤。除该步骤之外的其他步骤对应于实施例1至3中的那些。
图11A至11D是示意图，用来表明根据本实施例的分离方法。
首先，诸如硅晶片之类的一个第一基片11、和诸如多孔单晶硅层之类的一个分离层12形成在其表面上(见图11A)。
在分离层12的层表面上，形成诸如无孔单晶硅层之类的一个无孔层(薄膜)13(见图11B)。
把无孔层13粘结到一个单独制备的第二基片14上，以得到具有多层结构的合成件(见图11C)。处理该合成件以集中产生应力。例如，在分离层与构成合成件的第一和/或第二基片之间产生温度差。
如图11D中所示，把加热的流体203从外部喷射到多层结构的侧表面上，同时冷却两个基片11和14，从而施加分离能量202，象图10中所示的情形。增大已经产生的平面应力。该分离能量是一种大得足以超过分离层的屈服应力的能量。因此合成件在位于其中已经集中产生应力的位置处的应力上升层16处裂开，以分离成两部分。
已经形成在第一基片11上的无孔层13因而转移到第二基片14上。
在本实施例的情况下，多孔层可以具有均匀的孔隙度，但具有彼此不同孔隙度的多个层的使用，使得有可能更确实地把应力集中在其界面处和其附近。
就其他步骤而论，可应用与实施例1中的那些相同的合成件的构成材料、应力值等等。
(实施例6)
本实施例涉及在已经生产合成件之后集中产生应力的步骤。除该步骤之外的其他步骤对应于实施例1至3中的那些。
图12A至12D是示意图，用来表明根据本实施例的分离方法。
首先，诸如硅晶片之类的一个第一基片11、和诸如多孔单晶硅层之类的一个分离层12形成在其表面上(见图12A)。
在分离层12的层表面上，形成诸如无孔单晶硅层之类的一个无孔层(薄膜)13(见图12B)。
把无孔层13粘结到一个单独制备的第二基片14上，以得到具有多层结构的合成件(见图12C)。弯曲该合成件以集中产生应力。
把流体203从外部喷射到多层结构的侧表面上，以施加分离能量202而增大已经产生的平面应力。该分离能量202是一种大得足以超过分离层的屈服应力的能量。因此合成件在位于其中已经集中产生应力的位置处的应力上升层16处裂开，以分离成两部分(见图12D)。
如图12D中所示，弯曲合成件，同时把它保持在具有一个中凹表面的支撑座上。另外，可以弯曲合成件，同时把它吸附到带有一个开口的支撑座上。
已经形成在第一基片11上的无孔层13因而转移到第二基片14上。
在本实施例的情况下，多孔层可以具有均匀的孔隙度，但具有彼此不同孔隙度的多个层的使用，使得有可能更确实地把应力集中在其界面处和其附近。
就其他步骤而论，可应用与实施例1中的那些相同的合成件的构成材料、应力值等等。
作为在本发明中使用的第一基片11，除上述的硅晶片之外，最好使用半导体晶片，如硅锗、砷化镓、及镓铝砷。
作为在本发明中使用的分离层12，最好使用带有微腔的层，特别指出的是，使用具有封闭单元和/或打开单元的多孔层。通过把惰性气体的离子等注入到晶片也可以形成多孔层以进行热处理。最好通过阳极氧化可以形成它，以使无孔半导体晶片是多孔的。
如以前描述的那样，多孔层可以是单个层。通过改变阳极氧化条件，最好也形成彼此具有不同孔隙度的多个层。这里，可使以复数形成的层具有彼此不同的厚度更好。为了改变孔隙度，较好的方法是改变阳极氧化溶液中的HF(氢氟酸)浓度，或改变要流动的电流。而且，可以把离子注入层用作分离层，并且可以形成具有不同离子数量的至少两个层，以利用集中到其界面上的应力。
作为在本发明中使用的无孔层13，它可以是任何预期的薄膜而没有任何具体限制。在它想供半导体装置的形成之用的场合，它可以是单层或多层半导体，如硅、硅锗、碳化硅、锗、砷化镓或镓铝砷。在它想供用作SOI层的薄膜之用的场合，使用由气相、液相或固相外延生长形成的单晶。而且，如有必要，在无孔层的表面上可以形成绝缘层。
作为在本发明中使用的第二基片14，它可以是与第一基片11相同的基片，或者可以是板状或盘状弹性或无弹性材料，如玻璃、石英玻璃、树脂或金属。
通过给出例子在下面将更详细地描述本发明。
(实施例1)
一种具有0.01Ω·cm电阻率的p型第一单晶硅晶片在HF溶液中经受两个阶段的阳极氧化，以形成一个双层多孔层。阳极氧化条件如下：
-第一阶段-
电流密度：7mA·cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：5分钟
第一多孔硅层的厚度：4.5μm
-第二阶段-
电流密度：30mA·cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：10秒钟
第二多孔硅层的厚度：0.2μm
带有多孔层的晶片在氧的气氛中在600℃下经受热氧化处理2小时。作为这种氧化的结果，多孔硅的孔内壁表面覆盖有热氧化膜。该多孔硅层的表面用氢氟酸处理，仅把多孔硅层的孔内表面的氧化膜，除去到离多孔层表面约2微米的深度，并且留下孔内壁表面在比约2微米的深度深的区域中的氧化膜。此后，把生成的晶片转移到CVD反应器中。
晶片的温度升到950℃，接着预焙烧以进行热处理，同时在流动源氧化之前仅流动氢气，以密封在多孔层的层表面上存在的孔。
然后，单晶硅在多孔层上通过CVD以0.3微米的厚度外延生长。生长条件如下：
源气体：SiH2Cl2/H2
气流量：0.5/180l/min
气体压力：80Torr(约1.06×104Pa)
温度：950℃
生长速率：0.3μm/min。
如此外延生长的单晶硅层的表面经受热氧化，以进一步形成100nm厚的氧化硅膜作为绝缘层。通过到该阶段的步骤得到的样品的X射线衍射波动曲线组合地具有在图2B中曲线12B中的波峰3A和3B、和在图8中的波峰3C。
氧化硅膜的表面和单独制备的第二硅晶片的表面面对面地产生接触，接着在1,100℃下热处理60分钟以实现粘结。
对于如此得到的合成件，一个楔形物从其侧表面插入，由此它通过形成在具有高孔隙度的多孔层中、在具有高孔隙度的多孔层与具有低孔隙度的多孔层之间的界面附近的破裂，以约300nm的不平度平整地分离。由于如此分离的晶片分离表面覆盖有多孔层，所以保护单晶硅层免于由楔形物引起裂缝。
结果原来形成在第一硅晶片表面上的SiO2层、外延硅层、具有低孔隙度的多孔层及具有高孔隙度的多孔硅层的一部分，转移到第二晶片侧。在第一晶片上，仅剩下具有高孔隙度的多孔硅层。
此后，转移到第二晶片上的多孔硅层选择性地用一种混合溶液蚀刻，该混合溶液包含49％重量HF浓度的氢氟酸、带有30％重量H2O2浓度的双氧水、及水；溶液使用时伴随有搅拌。
因而，具有0.2μm厚度的单晶硅薄膜可形成在氧化硅膜上。
在平面整个区域上的100个点处测量如此形成的单晶硅的层厚度，发现层厚度处于201nm±3nm的均匀度。
作为用透射电子显微镜横截面观察的结果，任何新的晶体缺陷没有带入硅层中，并且保持良好的晶体性。
硅层(薄膜)进一步经受在大气压力下在氢气氛中在1,100℃下的热处理，以进行表面光滑处理。其表面粗糙度能用原子力显微镜检查，发现在50μm的正方形区域中的平均正方形粗糙度是0.2nm，这相当于通常可买到的硅晶片的粗糙度。
剩余在第一晶片侧的多孔硅通过用一种混合溶液的选择性蚀刻除去，该混合溶液具有49％重量HF浓度的氢氟酸、带有30％重量H2O2浓度的双氧水、及水；溶液使用时伴随有搅拌。
生成的第一晶片此后可以经受氢回火或诸如表面抛光之类的表面处理，因而它能再次用作第一晶片或用作第二晶片。
(实施例2)
一种具有0.01Ω·cm电阻率的p型第一单晶硅晶片在HF溶液中经受阳极氧化。阳极氧化条件如下：
电流密度：7mA·cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：11分钟
多孔硅层的厚度：12μm
如此处理的晶片在氧的气氛中在400℃下氧化1小时，并且此后在800℃下进一步湿式氧化10分钟。作为这种氧化的结果，多孔硅的孔内壁表面用热氧化膜覆盖。该多孔硅层的表面用氢氟酸处理，以便仅把多孔硅层的孔内壁表面的氧化膜，除去到离多孔层表面约2微米的深度。因而，留下孔内壁表面在比2微米深的部分处的氧化膜。
在完成氢焙烧之后，单晶硅在多孔硅上通过CVD以0.3微米的厚度外延生长。生长条件如下：
源气体：SiH2Cl2/H2
气流量：0.5/180l/min
气体压力：80Torr(约1.06×104Pa)
温度：950℃
生长速率：0.3μm/min。
该外延硅层的表面经受热氧化，以进一步形成200nm厚的氧化硅膜作为绝缘层。通过到该阶段的步骤得到的样品的X射线衍射波动曲线具有与图8中所示那些相同的波峰。
使氧化硅膜的表面与单独制备的第二硅晶片的表面面对面地接触，接着在1,100℃下热处理60分钟以实现粘结。
如此得到的粘结基片(合成件)通过水喷射分离，由此它在其中除去孔内壁表面的氧化膜的区域与其中留下氧化膜的区域之间的界面处非常光滑地分离。
结果，原来形成在第一硅晶片表面上的氧化硅膜、外延硅层、多孔硅层的一部分，转移到第二晶片侧。在第一晶片上，仅剩下多孔硅。
此后，转移到第二晶片上的多孔硅层选择性地用一种混合溶液蚀刻，该混合溶液具有49％重量HF浓度的氢氟酸、带有30％重量H2O2浓度的双氧水、及水；溶液使用时伴随有搅拌。单晶硅剩下而不被蚀刻。
因而，包括具有0.2μm厚度的单晶硅的薄膜可形成在氧化硅膜上。
薄膜进一步经受在氢气氛中在1,100℃下的热处理。
(实施例3)
一种具有0.01Ω·cm电阻率的p型第一单晶硅晶片在HF溶液中经受两个阶段的阳极氧化，以形成一个双层多孔层。阳极氧化条件如下：
-第一阶段-
电流密度：7mA·cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：5分钟
第一多孔硅层的厚度：4.5μm
-第二阶段-
电流密度：30mA·cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：10秒钟
第二多孔硅层的厚度：0.2μm
如此处理的基片使其多孔硅层经受氢焙烧，而没有多孔硅的孔内壁表面的热氧化。此后，单晶硅在多孔层上通过CVD以0.3微米的厚度外延生长。生长条件如下：
源气体：SiH2Cl2/H2
气流量：0.5/180l/min
气体压力：80Torr(约1.06×104Pa)
温度：950℃
生长速率：0.3μm/min。
在该外延硅层的层表面上，通过热氧化进一步形成100nm厚的氧化硅膜作为绝缘层。
其次，把氧化硅膜的表面暴露于等离子体反应器中的氮等离子体。该表面和单独制备的第二硅晶片的表面面对面地产生接触，接着在600℃下热处理3小时以实现粘结。
如此得到的合成件吸附到具有比晶片尺寸稍小的圆孔的分离台上以使晶片弯曲，由此集中应力。在这种状态下，以类似于例2中图12D中所示的方式把水射流施加到粘结晶片(合成件)的侧表面上，以增大应力，由此它在具有高孔隙度的多孔层与具有低孔隙度的多孔层之间的界面处，以约500nm的不平度平整地分离。
结果，原来形成在第一硅晶片表面上的氧化硅层、外延硅层、及多孔硅层的一部分，转移到第二晶片侧。在第一晶片上，仅剩下具有高孔隙度的多孔硅。
此后，转移到第二晶片上的多孔硅层选择性地用一种混合溶液蚀刻，该混合溶液包含具有49％重量HF浓度的氢氟酸、具有30％重量H2O2浓度的双氧水、及水；溶液使用时伴随有搅拌。单晶硅剩下而不被蚀刻，因而具有0.2μm厚度的单晶硅薄膜可形成在氧化硅膜上。
薄膜进一步经受在氢气氛中在1,100℃下的热处理1小时，以使其表面光滑。
(实施例4)
一种具有0.01Ω·cm电阻率的p型第一单晶硅晶片在HF溶液中经受两个阶段的阳极氧化，以形成一个双层多孔层。阳极氧化条件如下：
-第一阶段-
电流密度：7mA·cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：5分钟
第一多孔硅层的厚度：4.5μm
-第二阶段-
电流密度：30mA·cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：10秒钟
第二多孔硅层的厚度：0.2μm
如此处理的基片使其多孔硅层经受氢焙烧，而没有多孔硅的孔内壁表面的热氧化。此后，单晶硅在多孔层上通过CVD以0.3微米的厚度外延生长。生长条件如下：
源气体：SiH2Cl2/H2
气流量：0.5/180l/min
气体压力：80Torr(约1.06×104Pa)
温度：950℃
生长速率：0.3μm/min。
该外延硅层的表面经受热氧化，以进一步形成100nm厚的氧化硅膜作为绝缘层。
其次，把氧化硅膜的表面暴露于等离子体反应器中的氮等离子体。该表面和单独制备的第二硅晶片的表面面对面地产生接触，接着在600℃下热处理3小时以实现粘结。
如此形成的粘结基片(合成件)轴向保持在其离开两侧的中心处，并且把水射流施加到基片的侧表面上，同时绕作为转动中心的晶片中心转动它。这里，0℃的水浇在第一晶片表面侧和第二晶片表面侧，即合成件的两个表面上以冷却它，并且同时把加热到98℃温度的热纯水喷射到侧表面上。这在水喷射部分与水喷射之外的部分之间的合成件中引起由温度差造成的应变，从而在具有高孔隙度的多孔层与具有低孔隙度的多孔层之间的界面附近，以约500nm的不平度平整地分离。
结果，原来形成在第一硅晶片表面上的氧化硅膜、外延硅层、及多孔硅层的一部分，转移到第二晶片侧。在第一晶片上，仅剩下具有高孔隙度的多孔硅。
此后，转移到第二晶片上的多孔硅层选择性地用一种混合溶液蚀刻，该混合溶液包含具有49％重量HF浓度的氢氟酸、具有30％重量H2O2浓度的双氧水、及水；溶液使用时伴随有搅拌。单晶硅剩下而不被蚀刻，因而具有0.2μm厚度的单晶硅薄膜可形成在氧化硅膜上。
薄膜进一步经受在氢气氛中在1,100℃下的热处理1小时，以使其表面光滑。
(实施例5)
下面参照图13A至13G表示用来生产薄膜晶体硅光电装置的一个例子。
作为第一基片，准备一个[111]平面p+型硅晶片301。该晶片浸在氢氟酸和异丙醇的混合溶液中，其中该晶片301设置为正电极而一块铂板设置为一个负电极以实现阳极氧化，形成由高孔隙度层302和低孔隙度层303组成的分离层(见图13A和13B)。
在与例1中那些相同的条件下形成多孔层。
通过Raman光谱测定法分析其表面上形成多孔层的硅晶片的晶格应变，以证实一个强大的(拉)应力维持施加到多孔层302的内部。
在多孔层303的表面上，通过在液相生长设备中的外延生长形成约30μm厚的一个p型薄膜单晶硅层304。液相生长设备如此建立，从而在由石英玻璃制成的、放置在石英玻璃密闭的反应器中的坩埚中，能把金属铟加热到希望的温度并且在其下熔化。首先，p型多晶硅溶在保持为950℃下的液态铟中，直到硅与铟饱和，以得到一种熔融液。以后，带有形成的多孔层的硅晶片浸在熔融液中，并且熔融液以-1℃/分钟的速率冷却。随着冷却，没有完全溶在熔融液中的硅开始沉积在多孔层303的表面上，并且外延生长p型硅层304。在如此形成的p型薄膜单晶硅层304的表面上，一个约0.2μm厚的n+型硅层305进一步外延生长，使用一种利用通过把磷掺杂的n+型硅溶在锡中制备的熔融液的液相生长设备(见图13C)。
在该层305的表面上，一个约70nm厚的氮化硅层通过溅射沉积为抗反射层306。通孔进一步形成在该表面上，并且通过网印接着焙烧形成具有梳齿形状的栅电极307(见图13D)。
以后，作为第二基片，一个0.2mm厚的聚对苯二甲酸乙二醇酯(PET)膜用乙烯-醋酸乙烯酯(EVA)粘结栅电极上。该板件的一个端部固定到直径100mm的剥离辊310上，并且从其边缘侧缠绕，由此沿多孔层302与303之间的界面在多孔层302中产一条裂纹，并且从晶片301上剥离薄膜晶体光电装置311(见图13E)。在该装置的背部上，一个不锈钢板背部电极312与由作为主要成分的铜组成的导电粘合剂313粘结。这里，小孔预先形成在PET膜中，并且诸孔填有形成引出电极314的导电粘合剂，以保证对栅电极的导电(见图13F)。在这种状态下，其转换效率用调节到AM 1.5的太阳模拟器测量，发现转换效率是15％。
从其已经剥离装置311的晶片315浸入在1％氢氧化钠的水溶液中，以除去剩余在表面上的残余多孔层。在本发明的方法中，多孔层302如此之薄，以致于除去残余物占的蚀刻时间很短。而且，晶片301的表面在蚀刻之后成为完好的镜面(见图13G)。使用该晶片301，可以重复上述步骤，因而能生产具有等于第一个的转换效率的光电装置，并且能重复地使用晶片。
(实施例6)
制备一种作为第一基片的[111]平面p+型硅晶片，并且该晶片在如下条件下经受两个阶段的阳极氧化，以形成两个多孔层。
-第一阶段-
电流密度：7mA·cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：5分钟
第一多孔硅层的厚度：4.5μm
-第二阶段-
电流密度：30mA·cm-2
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：10秒钟
第二多孔硅层的厚度：0.2μm
在其表面处如此形成多孔层的晶片以与例5中相同的方式处理，以通过液相外延生长形成约30μm厚的p型薄膜单晶硅层和约0.2μm厚的n+型硅层。
使用临时粘结粘合晶体结合剂555，可从Alecom Products Co.得到，借助于该粘合剂把n型硅层粘结到PET膜上。
为了在两个多孔层的界面处集中产生应力，加热其上安置以上晶片的支架，以把晶片的背部加热到50℃，并且同时把-50℃的冷空气喷到PET膜表面上。
剥离已经粘结到PET膜上的p型和n型硅层，同时用压辊缠绕PET膜。
位于p型和n型硅层上、作为剥离结果暴露的多孔层的表面，粘结到用包括铜作为主要成分的粘合剂单独制备的不锈钢基片上，接着在100℃下临时焙烧。这浸入在约100℃的热水中以熔化暂时粘结的粘合剂，并且从硅层上剥离PET膜。
导电粘合剂在300℃下焙烧以使它熟化，而增强在不锈钢基片与硅层之间的粘结强度。
抗反射层和栅电极形成在作为PET膜剥离结果暴露的p型硅层的表面上。因而得到薄膜光电装置。

Claims (25)

1.一种分离合成件的方法，包括步骤：
形成合成件内的一个分离层；
在分离层内形成一个其中平面应力集中产生到不会由应力引起分离的程度的应力上升层；及
增大平面应力以在应力上升层中引起裂纹。
2.根据权利要求1所述的分离合成件的方法，其中所述应力上升层形成在分离层内，从而分离层表示至少两个偏离基准波峰、且波峰之间的距离为0.01度或更大的X射线衍射波峰。
3.根据权利要求1所述的分离合成件的方法，其中在所述应力上升层内的平面应力是1×107dyne/cm2或更大。
4.根据权利要求1所述的分离合成件的方法，其中通过在所述分离层中形成多个区域，形成所述应力上升层，多个区域在所述分离层内部具有彼此相差-0.1cm-1或更大的量的Raman光谱测定法波峰位移。
5.根据权利要求1所述的分离合成件的方法，其中所述分离层表示至少两个偏离基准波峰、且波峰之间的距离为0.01度或更大的X射线衍射波峰，并且其中平面应力是1×107dyne/cm2或更大。
6.根据权利要求1所述的分离合成件的方法，其中所述分离层具有微腔。
7.根据权利要求6所述的分离合成件的方法，其中具有微腔的所述分离层包括由阳极氧化形成的多孔层。
8.根据权利要求1至5任一项所述的分离合成件的方法，其中所述分离层包括多个具有彼此不同孔隙度的多孔层。
9.根据权利要求1至5任一项所述的分离合成件的方法，其中所述分离层包括多个具有彼此不同孔隙度的多孔层，并且所述应力上升层形成在多个多孔层中的一个高孔隙度多孔层中。
10.根据权利要求1所述的分离合成件的方法，其中所述应力上升层具有2微米或更小的厚度。
11.根据权利要求1所述的分离合成件的方法，其中所述应力上升层具有0.1微米或更小的厚度。
12.根据权利要求1所述的分离合成件的方法，其中通过把流体喷射到形成在合成件的侧表面处的凹槽或窄缝隙，增大平面应力以分离合成件。
13.根据权利要求1所述的分离合成件的方法，其中通过把一个楔形物插入到形成在合成件的侧表面处的凹槽或窄缝隙，增大平面应力以分离合成件。
14.根据权利要求1所述的分离合成件的方法，其中通过把振动能量施加到合成件上增大平面应力，以分离合成件。
15.根据权利要求1所述的分离合成件的方法，其中通过如下步骤形成所述应力上升层：形成一个具有1μm或更大厚度的多孔层；此后氧化多孔层的孔内壁表面以形成氧化膜；在离多孔层层表面1μm或更大的深度中，除去在孔内壁表面上形成的氧化膜，以便仅在多孔层的下部处留下氧化膜。
16.根据权利要求1所述的分离合成件的方法，其中通过在分离层的上部和下部侧的层区域之间产生温度差，形成所述应力上升层。
17.根据权利要求1所述的分离合成件的方法，其中通过弯曲合成件形成所述应力上升层，并且在该状态下分离合成件。
18.根据权利要求1所述的分离合成件的方法，其中所述应力上升层是一个其形成在其孔内壁表面上的氧化膜具有在多孔层的层厚度方向上不同的结构的多孔层。
19.根据权利要求1所述的分离合成件的方法，其中在形成所述应力上升层之后，不执行在1,100℃或更高温度下的加热，并且直到分离层裂开。
20.根据权利要求1所述的分离合成件的方法，其中所述分离层包括至少一个在其孔内壁表面处具有氧化膜的多孔层。
21.一种分离合成件的方法，包括步骤：
在第一基片的表面上形成一个具有1μm或更大厚度的多孔层；
氧化多孔层的孔内壁表面以形成氧化膜；
在离多孔层层表面1μm或更大的深度中，除去在孔内壁表面上形成的氧化膜，以便在多孔层的下部处留下氧化膜；
在多孔层的表面上形成一个无孔层；
把无孔层粘结到一个第二基片上，以形成一个内部带有一个分离层的合成件；及
引起在分离层中的裂纹以分离合成件。
22.一种分离合成件的方法，包括步骤：
在一个第一基片的表面上形成一个第一多孔层、和一个比第一多孔层具有更高孔隙度的第二多孔层；
氧化第一和第二多孔层，以在第一多孔层的孔内壁表面上形成氧化膜，并且使第二多孔层为非晶体；
在第一多孔层的层表面上形成一个无孔层；
把无孔层粘结到第二基片上，以形成一个内部具有一个分离层的合成件；及
在分离层中引起裂纹以分离合成件。
23.一种分离合成件的方法，包括步骤：
制备一个具有一个分离层的合成件；
粘结合成件；及
在分离层中引起裂纹以分离合成件。
24.一种分离合成件的方法，包括步骤：
制备一个具有一个分离层的合成件；
在分离层中产生温度差，以分离合成件；及
在分离层中引起裂纹以分离合成件。
25.一种用来生产薄膜的过程，包括通过根据权利要求1和20至23任一项的分离方法生产薄膜。
CN00108219A 1999-04-30 2000-04-30 分离合成件的方法和用来生产薄膜的过程 Pending CN1272682A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP12474499 1999-04-30
JP124744/1999 1999-04-30
JP2000122569A JP2001015721A (ja) 1999-04-30 2000-04-24 複合部材の分離方法及び薄膜の製造方法
JP122569/2000 2000-04-24

Publications (1)

Publication Number Publication Date
CN1272682A true CN1272682A (zh) 2000-11-08

Family

ID=26461355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00108219A Pending CN1272682A (zh) 1999-04-30 2000-04-30 分离合成件的方法和用来生产薄膜的过程

Country Status (6)

Country Link
US (1) US6605518B1 (zh)
EP (1) EP1050901A3 (zh)
JP (1) JP2001015721A (zh)
KR (1) KR100395077B1 (zh)
CN (1) CN1272682A (zh)
TW (1) TW507374B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326245A (zh) * 2008-12-23 2012-01-18 薄型材料公司 用于包括晶片的层系统的分离方法
CN107225145A (zh) * 2017-07-13 2017-10-03 艾洛益(杭州)材料科技有限公司 一种双金属复合排母材分离装置

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6540789B1 (en) * 2000-06-15 2003-04-01 Scimed Life Systems, Inc. Method for treating morbid obesity
JP3580227B2 (ja) * 2000-06-21 2004-10-20 三菱住友シリコン株式会社 複合基板の分離方法及び分離装置
DE10102315B4 (de) * 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
JP2002217437A (ja) * 2001-01-23 2002-08-02 Sony Corp 薄膜半導体素子の製造方法
JP2002217438A (ja) * 2001-01-23 2002-08-02 Sony Corp 薄膜半導体素子の製造方法
JP3697214B2 (ja) * 2001-03-16 2005-09-21 キヤノン株式会社 半導体膜の製造方法
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US7510949B2 (en) 2002-07-09 2009-03-31 S.O.I.Tec Silicon On Insulator Technologies Methods for producing a multilayer semiconductor structure
FR2848334A1 (fr) * 2002-12-06 2004-06-11 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
KR20060017771A (ko) 2003-05-06 2006-02-27 캐논 가부시끼가이샤 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4759948B2 (ja) * 2004-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2006032946A1 (en) * 2004-09-21 2006-03-30 S.O.I.Tec Silicon On Insulator Technologies Transfer method with a treatment of a surface to be bonded
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CA2607918A1 (en) * 2005-05-18 2006-11-23 Kolo Technologies, Inc. Micro-electro-mechanical transducers
US8105941B2 (en) * 2005-05-18 2012-01-31 Kolo Technologies, Inc. Through-wafer interconnection
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
CN101558552B (zh) * 2005-06-17 2017-05-31 科隆科技公司 具有绝缘延伸部的微机电换能器
US7892905B2 (en) * 2005-08-02 2011-02-22 Globalfoundries Singapore Pte. Ltd. Formation of strained Si channel and Si1-xGex source/drain structures using laser annealing
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
DE102005047509B4 (de) * 2005-10-04 2017-10-26 Degotec Gmbh Vorrichtung zur Separierung eines flächigen Objektes von einem Körper, mit dem das Objekt mittels Adhäsionskraft verbunden ist
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US7828715B2 (en) 2006-06-29 2010-11-09 Ams Research Corporation Method of treating anal incontinence
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
WO2009036519A1 (en) * 2007-09-20 2009-03-26 Continence Control Systems International Pty Ltd System, method and apparatus for control of enterostomies
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
DE102009004559A1 (de) * 2009-01-14 2010-07-22 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere einer Solarzelle, auf Basis einer Halbleiterdünnschicht mit einem direkten Halbleitermaterial
JP5455445B2 (ja) * 2009-05-29 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5902406B2 (ja) * 2010-06-25 2016-04-13 株式会社半導体エネルギー研究所 分離方法および半導体装置の作製方法
KR20120064364A (ko) * 2010-12-09 2012-06-19 삼성전자주식회사 태양 전지의 제조 방법
FR2969377B1 (fr) * 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
FR2969376B1 (fr) 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
KR20130010298A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치 및 그 형성방법
JP5422767B1 (ja) * 2013-05-09 2014-02-19 信越エンジニアリング株式会社 貼り合わせ分離方法及び分離装置
JP2015032690A (ja) * 2013-08-02 2015-02-16 株式会社ディスコ 積層ウェーハの加工方法
EP3051574A4 (en) * 2013-09-25 2017-05-10 Shibaura Mechatronics Corporation Substrate treatment device, method for separating bonded substrate, and method for removing adhseive
US9751293B2 (en) 2014-12-04 2017-09-05 Industrial Technology Research Institute Laminated substrate separating device and method for separating laminated substrate
CN111129217B (zh) * 2019-12-20 2021-05-18 浙江爱旭太阳能科技有限公司 用于制造太阳能电池的方法和太阳能电池
US12002813B2 (en) * 2021-08-30 2024-06-04 Taiwan Semiconductor Manufacturing Company Ltd. Method for forming semiconductor-on-insulator (SOI) substrate by cleaving a multilayer structure along voids to separate a substrate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
KR950014609B1 (ko) 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
JPH06112451A (ja) * 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Ｓｏｉ基板の製造方法
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
EP0797258B1 (en) * 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
JPH10326884A (ja) * 1997-03-26 1998-12-08 Canon Inc 半導体基板及びその作製方法とその複合部材
JP3754818B2 (ja) * 1997-03-27 2006-03-15 キヤノン株式会社 半導体基板の作製方法
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
JP4473349B2 (ja) * 1997-06-30 2010-06-02 マクス−プランク−ゲゼルシャフト ツル フォルデルング デル ヴァイセンシャフト エー ファウ 層状構造体製造方法、及び半導体基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326245A (zh) * 2008-12-23 2012-01-18 薄型材料公司 用于包括晶片的层系统的分离方法
US8951886B2 (en) 2008-12-23 2015-02-10 Thin Materials Ag Method for separating a layer system comprising a wafer by precisely maintaining the position of the separating front
CN107225145A (zh) * 2017-07-13 2017-10-03 艾洛益(杭州)材料科技有限公司 一种双金属复合排母材分离装置
CN107225145B (zh) * 2017-07-13 2023-01-24 艾洛益(杭州)材料科技有限公司 一种双金属复合排母材分离装置

Also Published As

Publication number Publication date
EP1050901A3 (en) 2004-05-19
JP2001015721A (ja) 2001-01-19
KR100395077B1 (ko) 2003-08-19
EP1050901A2 (en) 2000-11-08
KR20010049308A (ko) 2001-06-15
TW507374B (en) 2002-10-21
US6605518B1 (en) 2003-08-12

Similar Documents

Publication Publication Date Title
CN1272682A (zh) 分离合成件的方法和用来生产薄膜的过程
CN1123915C (zh) 半导体制品的制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1079989C (zh) 制造半导体产品的工艺
CN1150594C (zh) 半导体产品的制造方法
CN1056940C (zh) 半导体部件及其制造方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1082720C (zh) 半导体基片及其制造方法
CN1188898C (zh) 生产半导体部件的方法和生产太阳能电池的方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1157762C (zh) 组合元件的分离方法和制作一种半导体基底的方法
CN1156027C (zh) 制造半导体衬底的方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1104036C (zh) 半导体产品的制造工艺
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1272684A (zh) 衬底及其制造方法
CN1225500A (zh) 半导体产品及其制造方法
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1249531A (zh) 半导体衬底的制造工艺
CN1269599A (zh) 制造半导体部件的方法
CN1765014A (zh) 基于玻璃的soi结构
CN1245971A (zh) 半导体衬底及其制备方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication