CN1082720C - 半导体基片及其制造方法 - Google Patents

半导体基片及其制造方法 Download PDF

Info

Publication number
CN1082720C
CN1082720C CN96112122A CN96112122A CN1082720C CN 1082720 C CN1082720 C CN 1082720C CN 96112122 A CN96112122 A CN 96112122A CN 96112122 A CN96112122 A CN 96112122A CN 1082720 C CN1082720 C CN 1082720C
Authority
CN
China
Prior art keywords
semiconductor substrate
manufacturing semiconductor
layer
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96112122A
Other languages
English (en)
Other versions
CN1152187A (zh
Inventor
坂口清文
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1152187A publication Critical patent/CN1152187A/zh
Application granted granted Critical
Publication of CN1082720C publication Critical patent/CN1082720C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thyristors (AREA)

Abstract

一种制造半导体衬底的方法，包括以下步骤：使用热扩散法将能控制导电类型的元素扩散进硅衬底，形成扩散区；在扩散区中形成多孔层；在多孔层上形成无孔单晶层；粘接无孔单晶层与底部衬底，同时提供其一个表面与无孔单晶层粘接而另一表面与底部衬底粘接的绝缘层；暴露多孔层；以及除去多孔层。

Description

半导体衬底及其制造方法
本发明涉及一种半导体衬底及其制造方法。更具体地说，本发明涉及一种能用来介质隔离的半导体衬底，或用于在绝缘体上的单晶半导体层上制造的电子器件或集成电路，及半导体衬底的制造方法。
绝缘膜上单晶Si半导体层的形成是一种早已公知的被称作绝缘体上的硅(SOI)技术的工艺过程。对该技术已进行了许多研究，这是因为，由于利用该SOI技术的器件可获得许多用Si衬底来制造的常规Si集成电路不能获得的优点。因此，在这种情况下，利用SOI技术，提供了以下优点：
1)容易介质隔离，并具有大规模集成能力。
2)优异的抗辐射能力。
3)寄生电容减小，速度增加。
4)可省去制作阱的步骤。
5)具有防止闩锁的能力。
6)在膜厚减小时，可制备充分耗尽型场效应晶体管。
例如，在Special Issue：“Single-crystal silicon on non-singlecrystalinsulators”(edited by G.W Cullen，journal of CrystalGrowth，Volume 63，No.3，PP.429 to 590(1983))中说明了形成SOI衬底的方法有许多有利于器件的特性。
先前已研究的方法有一种被称作SOS(兰宝石上硅)的方法，它包括利用CVD法由异质外延生长在单晶兰宝石衬底上形成Si。该方法，作为最成熟的SOI技术，已成功地应用；但，因为Si层和兰宝石衬底底层间的表面晶格不匹配，铝从兰宝石衬底向Si层渗透，而导致了许多晶体缺陷，及尤其是因为该衬底的生产成本高，和增加衬底尺寸的技术正在研究之中，所以SOS的应用受到了限制。因此，近来，人们已试图提供不用兰宝石衬底的SOI衬底。通常，这些努力是通过以下两种工艺之一来实现的。
1)在氧化了单晶Si衬底的表面之后，露出Si衬底的一部分，并用该部分作籽晶，在SiO2上外延横向生长Si，形成单晶Si层(在这种情况下，与该步骤同时在SiO2上淀积Si)。
2)用一种单晶Si衬底作有源层，并在有源层下形成SiO2(这里不与该步骤同时淀积Si层)。
进行工艺1)的公知方法有：用CVD法直接外延横向生长单晶层Si的方法；淀积，并通过热处理以固相外延横向生长非晶Si的方法；用会聚能量束，如电子束或激光束照射非晶或多晶Si层，由熔融重结晶在SiO2上生长单晶层的方法；以及用棒加热器将熔融区作为一个带进行扫描的方法(区熔和重结晶)。这些方法都有优点和缺点，并且它们都或多或少地存在控制、生产率、均匀性和质量上的问题，其中任何一个都没有实际应用。例如，用CVD法，为了形成一平面薄膜，需要牺牲氧化，而其在固相生长法中提供的结晶化并不好。而且，关于光束退火处理法，会有会聚光束扫描所需的处理时间、光束覆盖的控制和焦点调节等问题。尽管区熔重结晶法最成熟，并且以实验为基础已用于制造较大集成电路，但用该方法，会产生许多晶体缺陷，例如亚晶粒边界缺陷，所以该方法也没有实际用于制造少子器件。
关于工艺2)，可用三种方法进行该工艺。
1)在其表面上有各向异性腐蚀的V形槽的Si单晶衬底上形成氧化膜，并在氧化膜上淀积多晶Si层，该层与Si衬底一样厚。磨光衬底的反面，在厚多晶Si层上形成并由V形槽所限定的是介质隔离的Si单晶区。用该方法尽管结晶度较佳，但在用淀积几百微米的多晶Si层的方法时，和在用磨光单晶Si衬底的反面以获得隔离的有源Si层的方法时，仍存在控制和生产率问题。
2)一种叫做SIMOX(离子注入氧隔离)的方法，是将氧离子注入到单晶Si衬底中，形成SiO2层，该方法是目前最成熟的方法，因为该方法与Si工艺能很好地匹配。但，由于必须注入1018离子/cm2氧离子，以形成SiO2层，且离子注入所需时间长，所以生产率不高。另外，SIMOX晶片很贵，并且具有很多晶体缺陷。关于工业应用，用于制造少子器件，最终产品的质量不高。
3)利用多孔Si的氧化介质隔离形成SOI衬底的方法；其一是在P型Si单晶衬底上由质子离子注入(Imai，et al.“J.Crystal growth”，vol.63，547(1983))或外延生长和构图形成岛形N型Si层，用在HF溶液中的阳极氧化使P型Si衬底变成多孔，从而在表面上露出Si岛，并由高速氧化来介质隔离N型Si岛。根据该方法，应在进行器件形成工艺之前确定隔离的Si区，这样便限制了器件设计的自由度。
在日本特许公开5-21338中，本申请人提出了解决上述问题的新方法。
根据该公开于日本特许公开5-21338中的制造半导体部件的方法，用其上设置了无孔单晶半导体区的多孔单晶半导体区形成部件；然后，将其表面为绝缘材料的另一部件粘接到无孔单晶半导体区；最后，腐蚀除去多孔单晶半导体区。
该方法能用于制造SOI衬底，是一个很好的方法，用它可选择地腐蚀多孔单晶半导体区和无孔单晶半导体区，获得具有例如厚度均匀的硅有源层的SOI衬底。公开于日本特许公开5-21338中的制造SOI衬底的方法的一个实例主要包括以下步骤：使单晶硅衬底变成具有多孔性；在多孔硅层上外延生长单晶硅；形成在多孔硅层上的外延硅膜通过一绝缘层粘接到另一衬底上；并从粘接的衬底上除去多孔硅层，以留下绝缘层上的外延层。
从该实例可明显看出，对于在绝缘层上形成象单晶片一样有很好结晶度的Si单晶层来说，上述方法可提供很好的生产率、均匀性、控制性和简化的操作，根据该方法，可由如CVD法等膜形成技术来形成构成SOI衬底的单晶硅层(有源层)，进行粘接工艺，不对单晶硅层(有源层)而是对多孔硅选择腐蚀，除去多孔硅层。
为了作进一步的改进，本发明者研究了公开于日本特许公开5-21338中的方法，并确定可以减少制造成本。即，在实验室水平可很好地实现日本特许公开5-21338中的方法，并且，如果用该方法在大工厂中制造半导体部件可进一步减少成本，则该方法会对产业发展做出更大贡献。
为此，本发明者研究了上述方法，得到了以下认识，选择欲使之变成多孔性的硅衬底的类型，可使制造本成本进一步降低。
下面说明使硅(Si)变成多孔性的转变。
用HF溶液通过阳极氧化可将Si衬底变成多孔性。因为下述理由，在P型Si层中比在N型Si层中更容易形成多孔Si层。
Uhlir在1956年，在研究半导体的电解研磨工艺时，发现了多孔Si(A.Uhlir，Bell syst.Tech.J.，Vol.35，333，(1956)).
Unagami等人研究了在阳极氧化过程中Si的溶解反应，报道了在HF溶液中Si的阳极反应需要正空穴，反应如下(T.Unagami，J.Electrochem.Soc.Vol.127，476(1980))。
或
式中e+和e-分别表示正空穴和电子，n和λ分别表示溶解Si原子所需空穴数。假定当满足n＞2或λ＞4时形成多孔Si。
结果，有正空穴的P型Si容易变成多孔，而N型Si则难以变成多孔。由Nagano等人和Imai(Nagano，Nakajima，Yasuno，Onaka andKajiwara，Electronic communication society study report，Vol.79，SSD79-9549(1979))和(K.Imai，“Solid-state Electronics”，Vol.24，159(1981)证实了多孔硅衬底转变的选择性。
从用透射电子显微镜所作观察看，当多孔Si层的孔平均直径为几十至几百埃时；它仍为单晶，并且可在多孔层上外延生长单晶Si层。然而，在1000℃以上，内部孔可能重新排列，可以使较高速腐蚀降低。关于Si层的外延生长，较好是低温生长，例如分子束外延淀积、等离子CVD、分解CVD、光CVD、偏置溅射、或液相外延。
由于多孔层内形成了许多空隙，其密度减少到一半以下。结果，表面积明显增加，与体积相比，并与一般的单晶层腐蚀速率相比，该层的化学腐蚀速率显著增加。
通过利用多孔Si的上述特点，可用深腐蚀法来制备粘接晶片，正如先前说明的日本特许公开5-21338中说明的。
日本特许公开5-21338中所公开的制备多孔硅衬底的方法如下：
(1)准备P型衬底，并使之转变成多孔性。
(2)用如外延淀积等薄膜淀积法在P型衬底上形成低杂质密度的层，并使P型衬底转变成多孔层。
(3)将质子离子注入到P型衬底的表面，形成N型单晶层，并使剩余的P型部分转变成多孔层。
在(1)至(3)所示的方法中，使用P型硅衬底。为了在大工厂中制造大量均匀多孔硅衬底，必须使用严格调节了电阻率值的P型硅，这是因为要利用硅的阳极反应进行阳极化，而且具有特定电阻率的硅衬底较贵。如果能用不管其电阻率大小的硅衬底，则能进一步减少SOI衬底的制造成本。
因此本发明的一个目的是提供一种制造半导体衬底的方法，该方法是通过改进公开于日本特许公开5-21338中的方法而获得的。
本发明的另一个目的是提供一种制造半导体衬底的方法，从而能进一步降低SOI衬底的制造成本。
本发明的再一个目的是提供一种制造半导体衬底的方法，该方法适于在工厂中制造半导体衬底。
通过如下所述的本发明可实现上述目的。
根据本发明的第一方案，制造半导体衬底的方法包括以下步骤：
使用热扩散法将能控制导电类型的元素扩散进硅衬底中，形成扩散区；
在扩散区中形成多孔层；
在多孔层上形成无孔单晶层；
在无孔单晶层的待粘接表面上或者在底部衬底的待粘接表面上提供了绝缘层的同时，粘接无孔单晶层与底部衬底；
暴露多孔层；以及
除去多孔层。
根据本发明的第二方案，制造半导体衬底的方法包括以下步骤：
使用热扩散法将能控制导电类型的元素扩散进硅衬底的第一表面中和与第一表面相反的第二表面中，形成扩散区；
在第一表面上形成的扩散区中形成多孔层；
在多孔层上形成无孔单晶层；
在无孔单晶层的待粘接表面上或者在底部衬底的待粘接表面上提供了绝缘层的同时，粘接无孔单晶层与底部衬底；
暴露多孔层；以及
除去多孔层。
通过本发明的上述结构可实现上述各目的。本发明中，由热扩散法扩散能控制导电类型的元素，形成扩散区，并在该区中形成多孔层。因而，即使不使用严格控制电阻率的硅衬底，该硅衬底也能转变成均匀的多孔。换句话说，可以使用价格低廉、其电阻率不是特定的硅衬底。
而且，按照在衬底的两表面上形成扩散层的方法，可以减少在形成扩散层过程中发生的弯曲。结果，可以进行令人满意的粘接工艺，并且粘接衬底的剥离可能性明显减少。因此，可增加半导体衬底的成品率，并可降低衬底制造成本。另外，还可以减小当由阳极氧化形成多孔层时产生的接触电阻。
图1A至1F是表示根据本发明制造半导体衬底的方法的一个实例的具体示意图；
图2A至2H是表示根据本发明制造半导体衬底的方法的另一个实例的具体示意图；
图3A至3H是表示根据本发明制造半导体衬底的方法的又一个实例的具体示意图；
图4A至4F是表示根据本发明制造半导体衬底的方法的再一个实例的具体示意图；
图5A至5F是表示根据本发明制造半导体衬底的方法的又一个实例的具体示意图；
图6是表示能用于本发明的扩散工艺的一个实例的具体示意图；以及
图7A和7B是表示形成多孔硅层的方法的具体示意图。
前面说明了根据本发明制造半导体衬底的方法。本发明的制造方法的最显著的特点是，在用扩散法在硅衬底中形成扩散区后，在扩散区中形成多孔层。基于该特点，下面将参考图1A至1F详细说明本发明。
实例1：
图1A至1F是表示根据本发明制造半导体衬底的方法的一个实例的具体示意图。首先，用扩散法将控制导电的元素扩散进单晶硅衬底(硅晶片)100中(图1A)。
本发明中，利用扩散法在单晶硅衬底中形成具有使其容易变成多孔的密度的扩散层。即使不使用严格控制电阻率的较贵单晶硅衬底，仍可以稳定进行使硅衬底转变成多孔性的工艺，同时可减少硅衬底间的差异。
本发明中，能控制导电类型且将要由扩散法扩散进硅衬底中的元素是那些通常用于半导体制造工艺技术中例如示于表1中的那些元素。
表1.能控制导电类型的元素
  导电类型      元素
     n     P，As，Sb
     p        B
考虑到要用的扩散法的制造成本，最好将能控制导电类型的元素热扩散进硅衬底中。表2示出了这一方法的一些实例。
表2.元素扩散法
    扩散法     扩散源       炉
    开管法     POCl3，BN，PH3     扩散炉
    Slusher     涂敷玻璃     扩散炉
   用掺杂膜 掺杂氧化物(CVDPSG)掺杂多晶Si     扩散炉
   闭管法 盒装As(固态)，BCl3，PH3，     扩散炉
本发明中，在扩散区中形成多孔层，在P型扩散区中比在N型扩散区中更容易形成多孔层。因此，例如表3示出了扩散B的技术。
表3.硼扩散技术
    气源     B2H6
    液源     BBr3
    固体源     B2O3
    固-固扩散     CVD膜，BSG，旋涂膜
根据表3所示的技术，基本上是在“炉”中用热处理将由源供应的元素扩散进硅衬底中。
例如，进行下面的用旋涂膜的扩散法。
利用旋涂机，将由有机粘合剂和含B2O3的溶剂构成的混合物均匀地涂敷在硅衬底(硅晶片)上。此后，干燥并退火处理硅衬底，在其上形成B2O3膜。然后，把所得硅衬底置于图6所示的炉中，用热处理扩散硼(B)。图6中，标号301表示炉，302表示基座。把B2O3膜涂敷在硅衬底100的一个表面上。用图6所示的设备，在900℃至1300℃对硅衬底100进行热处理.将硼(B)扩散进硅衬底100中。此时，不仅在B2O3膜淀积于其上的表面中形成扩散区，而且利用在另一相邻硅衬底上形成的B2O3膜作源在反面也形成扩散区。因为在用阳极氧化形成多孔中能减少与HF溶液接触时的电阻值，所以对于硅衬底的两表面上形成扩散层来说很方便。
本发明中，在考虑多孔形成工艺和在多孔硅层上形成的外延膜的特性的同时，通常使能控制导电类型且含于扩散区中的元素浓度在5.0×1016/cm3至5.0×1020/cm3范围内，或较好在1.0×1017/cm3至2.0×1020/cm3范围内，和最好在5.0×1017/cm3至1.0×1020/cm3范围内。
通过调节加热温度和时间周期，可控制按本发明形成的扩散区的厚度。扩散层的厚度一般在100埃以上，或较好在500埃以上，或最好在5000埃以上。然而，由于在扩散区形成后要进行的多孔形成工艺容易覆盖扩散区，所以所形成的扩散区不总是厚的。
图1A中，尽管只在硅衬底100的一个表面上形成扩散层101，但也可在硅衬底100的两个表面上都形成扩散层101。
对于本发明，基本上可采用任何类型的单晶硅衬底(硅晶片)作为在其上形成扩散层的硅衬底。然而，当目的是制造低成本的半导体衬底时，最好使用较便宜的硅衬底，不特别指定其电阻；或使用通常用于IC工艺的检验片；或使用所谓的再制晶片，即，抛光其表面以便再用于IC工艺的晶片。
本发明中，在形成扩散层后形成多孔层。
通过阳极氧化可使无孔单晶硅衬底(硅晶片)转变成多孔性。所得到的多孔层的多孔的平均直径约50埃至300埃，并且该层仍可为单晶结构。
参考图1B，在扩散层101中形成多孔层200。可使整个扩散层101转变成多孔，或如图1B所示，可从该工艺中略去部分扩散层。可以使硅衬底100的整个扩散层101和一部分转变为多孔性。
多孔形成层的厚度只需在衬底一边表面层上的约5μm至20μm。可以阳极氧化整个硅衬底100。
下面将参考图7A和7B说明形成多孔硅层的方法。将其上形成有扩散层的衬底600置于图7A所示的装置中，更具体地，把其上形成有扩散层的衬底600的面与内有负电极606的氟化物溶液接触。衬底600的另一边与正金属电极605接触。关于另一种设置，如图7B所示，正电极605′也可通过溶液604′获得电位。通常用浓缩氟化物(49％HF)作氟化物溶液604。用纯水(H2O)稀释溶液是不合适的，因为腐蚀发生在特定的溶液浓度，并取决于流过的电流强度。当阳极氧化过程中衬底600的表面上产生气泡时，为了有效地去除气泡，可加入醇作表面活性剂。该醇可以是甲醇、乙醇、丙醇或异丙醇。而且，可用搅拌装置来代替表面活性剂，在阳极氧化中搅拌溶液。由金(Au)或铂(Pt)等材料构成负电极606，它们在氟化物溶液中会腐蚀。正电极605则由一般的金属材料构成。由于在阳极氧化衬底600完成时，氟化物溶液604到达正电极605，所以也应在正电极605的表面上涂在氟化物溶液中耐腐蚀的金属膜。阳极氧化的最大电流强度为几百mA/cm2，最小电流强度可以是大于零的任何值。所确定的该电流强度范围，正是在多孔硅衬底表面上可获得优质外延生长的范围。通常，电流强度大，阳极氧化的速度增加，同时多孔硅层的密度减小。换句话说，孔的内部体积增加。因而改变了外延生长的条件。本发明中，考虑到外延层的特性和制造成本，一般使多孔硅层的孔隙率(孔体积/(剩余的硅体积+孔体积))为50％以下，较好在1％至40％范围内，和最好在5％至30％范围内。
在这样形成的多孔层101上外延生长无孔单晶硅层102(图1C)。为了在多孔层101上形成单晶半导体层102，可采用如CVD(化学汽相淀积)法、MBE(分子束外延)法或偏置溅射法等常规外延晶体生长法。
然后，在外延层102上形成绝缘层103(图1D)。用CVD法淀积的膜(例如，SiO2膜或Si3N4膜)可形成绝缘层103，或由外延层102的表面的热氧化也可形成绝缘层103。在外延层102上形成绝缘层103对下一步骤是有用的，可用它直接将外延层102粘接到衬底上，因而可以减少薄膜器件的特性不稳定性，该不稳定性是由粘接表面的杂质分离及表面上原子频繁发生悬空键引起的，这两种现象皆容易在粘接过程中发生。
在外延层102上形成SiO2膜103的步骤不是必要的步骤，如果将器件设计成使上述现象不会变成问题，则可省去该步骤。尽管用SiO2层103作SOI衬底的绝缘层，但必须在欲粘接的衬底之一的至少一个表面上形成绝缘层，并且可用各种方法形成绝缘层。该绝缘层并不限于SiO2。
当进行氧化时，只需使氧化膜的厚度足以不受由粘接表面从空气中所吸收的污染的影响即可。
与具有氧化表面的外延面的衬底100分开制备，其上具有SiO2层104的衬底110，用该衬底作底部衬底。底层110是其表面氧化(包括热氧化)了的硅衬底、石英玻璃衬底、结晶玻璃衬底或其上淀积有SiO2的任意衬底。也可使用其上没有形成SiO2层104的硅衬底。
与用于清洗一般的半导体衬底(例如氧化前的)的工艺一样的工艺清洗所制备的两种衬底，并将它们粘接在一起(图1E)。
在将衬底粘接在一起时，对它们的表面加压可使粘接强度增加。
在粘接的衬底上进行热处理，以增加粘接强度。虽然最好在高温加热，但如果温度过高，多孔层101的结构会变化，衬底中所含杂质会扩散到外延层。所以，必须选择加热的温度和时间周期，以确保不发生这些现象。具体地，最好在600℃至1100℃。然而，不能对某些衬底进行热处理，例如，只能将由石英玻璃构成的底部衬底加热到200℃以下，因为石英的热膨胀系数与硅的热膨胀系数不同。当加热温度超过200℃时，由于应力作用使粘接的衬底会相互剥离或破裂。但应该注意，热处理只需提供足够抗后续工艺的研磨或体硅100腐蚀过程中产生的应力强度。因此，如果为激活而进行表面处理的条件最佳，甚至也可在200℃以下进行热处理。
然后，除去硅衬底100和多孔层200，而保留外延层102(图1F)。以此方式，可获得SOI衬底。如果已使整个硅衬底100转变成多孔，则不需要除去硅衬底。
根据本发明，最好腐蚀，选择地除去多孔层。腐蚀剂可以是例如，一般的Si腐蚀溶液，用于选择腐蚀多孔Si的氢氟酸、由氢氟酸和醇或过氧化氢的至少之一种构成的混合液，缓冲氢氟酸或由缓冲氢氟酸和醇或过氧化氢中至少之一构成的混合液。由于多孔Si层具有大表面面积，所以甚至可以用一般的Si腐蚀液选择地腐蚀。虽然在如图1A至1F所示的实例中把层102当作外延硅层，但也可由单晶化合物半导体例如，II-VI族或III-V族的化合物，形成该层102，也可将这种化合物半导体层层叠到外延层上。
另外，可将下列步骤加到上述说明的步骤中。
(1)多层孔的孔内壁的过氧化反应
多孔层内相邻孔间的壁非常薄，有几nm至几十nm厚。在高温下加热多孔层的工艺过程中，例如，在形成外延硅层或热处理粘接衬底的工艺过程中，孔壁变得具有粘着力和变粗并闭塞孔，结果，降低了腐蚀速率。因此，为了防止孔壁变粗，在形成多孔层后，在孔壁上淀积薄氧化膜。但，由于需要在多孔层上外延生长无孔单晶硅层，所以必须只氧化多孔层中的孔壁的内表面，以便使孔壁的内表面仍为单晶结构。最好使氧化膜为几埃至几十埃。这种厚度的氧化膜是在氧气氛中在200℃至700℃最好在250℃至500℃的温度下热处理形成的。
(2)氢焙烧处理
本发明者在欧州专利公开EP553852-A2中说明了在氢气氛中加热表面，从硅表面除去微小粗糙度，结果可获得很光滑的硅表面。可把在氢气氛中的焙烧用于本发明。例如在多孔硅层形成后和外延硅层形成前可进行氢焙烧工艺，也可在腐蚀除去多孔硅层后所获得的SOI衬底上进行氢焙烧工艺。在外延硅层形成前进行的氢焙烧工艺中，产生了由构成多孔硅层的表面的硅原子的迁移而使孔的最外表面闭塞的现象。当形成外延硅表面时，孔的最外表面闭塞，所得的外延硅层只有很少晶体缺陷。在腐蚀除去多孔硅层后进行的氢焙烧工艺中，外延硅层由于腐蚀而多多少少地使有些粗糙的表面光滑了，而且在洁净室内的粘接过程中粘接表面不可避免地吸收的硼会蒸发。
上面已参考图1A至1F说明了本发明制造半导体衬底的方法的一个实例。下面将说明欲粘接的部件结构不同的另一实例。
实例2
下面将说明图2A至2H所示的一个实例。用于图1A至1F的相同的参考标号也用于图2A至2H中，表示相应或相同的部件。虽然图1A至1F所示的实例中，是在要粘接在一起的两衬底的各自的表面上形成了绝缘层(SiO2层)103和104，但并不总是在两表面上形成绝缘层(例如SiO2)，而只需要在至少一个表面上形成绝缘层。在该实例中示出了一种结构(图2D)，其中将淀积在多孔硅层200上的外延硅层1102(图2C)的表面粘接到形成在硅衬底1110上的绝缘膜1104(例如氧化膜)的表面；且在该结构(2G)中，将形成在外延硅层1102上的绝缘膜1103(图2F)(例如由热氧化形成的氧化膜)的表面粘接到其表面未氧化的硅衬底1110上，可按与图1A至1F所示的相同的方法进行其它步骤。
实例3：
下面将说明图3A至3H所示实例。用于图1A至1F中的相同的参考标号也用于图3A至3H，表示相同或相似的部件。该实例的特点是用如石英玻璃或绿玻璃等玻璃材料作要粘接到其上有外延硅膜101的衬底100(图3C和3F)上的衬底1210(图3D和3G)。图3D示出的该实例中一个模式是将外延硅层1102(图3C)粘接到玻璃衬底1210上，(图3F)所示的模式将形成在外延硅层1102上的绝缘膜1103(例如，由热氧化所得的氧化膜)粘接到玻璃衬底1210上。该实例中，可按与图1A至1F所示的相同的方式进行其它步骤。
下面将说明在单晶硅衬底的两边形成扩散层的实例。
实例4：
下面将参考图4A至4F和图5A至5F说明实例。
该实例中，首先在单晶硅衬底100的第一表面上和位于相反一侧(图4A)的第二表面上形成扩散层(例如，+P型层)101。
然后，把一侧的扩散层转变成多孔性，以提供多孔层200(图4B)。可通过把整个扩散层101区转换制成多孔层200，当把它转换成多孔而制成多孔层200时保持扩散层101如图4B所示。接着，在多孔层200上形成单晶半导体层102(图4C)。该单晶半导体层102可由硅形成，也可由如II-VI族或III-V族的化合物半导体材料102形成。将单晶半导体层102的表面粘接到底部衬底300上(图4D)。在硅衬底110上形成绝缘层104，从而可提供底部衬底300，或由单一透射玻璃衬底、非透明的单一绝缘件或它们的层叠件形成底部衬底。总之，只要求底部衬底300是其表面上形成有绝缘材料的衬底。所用的具体的粘接方法是阳极粘接法、加压法、加热法或这些方法的组合。从所得粘接结构(图4E)上除去扩散层101、硅衬底100和多孔层200。该去除所用方法，不仅可用如研磨等机械方法，而且可用如腐蚀等化学方法。
用于图4A至4F的相同的参考标号也用于图5A至5F中，表示相应或相同的部件，这里不再作详细说明。图5A至5F所示的实例与图4A至4F所示的实例的不同存在于图5D中，图5D中，在单晶半导体层102上形成绝缘层103，且绝缘层103与底部衬底300粘接。在该实例中，底部衬底300可以是单一的硅衬底或是单一的玻璃衬底或是一种膜或衬底层叠在该衬底上的结构。
该实例中，按参考图1A至1F所说明的相同的方法形成扩散层。另外，该实例中可采用在硅衬底的一侧边上形成扩散层的实例中所说明的各种步骤。
该实例的衬底的两侧上形成扩散层，起到了在进行阳极氧化时减小接触电阻和在形成扩散层时减少弯曲的作用。
下面将详细说明本发明的最佳实施例。但本发明并不限于这些实施例。
(第一实施例)
制备电阻值不固定的单晶Si衬底。用扩散法，在硅衬底的第一表面上形成5μm的P+高浓度层。
利用扩散法形成5μm的P+高浓度层的过程如下。通过旋涂在Si衬底的主表面上涂敷含B2O3的溶剂。然后，在140℃退火处理衬底，并使溶剂蒸发。将所得结构置于扩散炉中6个小时，同时使炉体中心管的温度保持在1200℃。在衬底上进行所谓的推进扩散，形成P+高浓度层。
将其上形成有P+高浓度层的Si衬底浸入HF溶液中，阳极氧化第一表面，在第一表面上形成多孔层。阳极氧化的条件如下：
电流密度：     7(mA.cm-2)
阳极氧化溶液： HF∶H2O∶C2H5OH＝1∶1∶1
时间：         11分钟
多孔Si的厚度：12μm
然后，在氧气氛中，在400℃下氧化其上形成有多孔层的衬底1小时。通过氧化，多孔Si层的孔内壁被热氧化膜所覆盖。接着，用CVD(化学汽相淀积)法，在多孔Si层上外延生长0.2μm的单晶Si层。生长条件如下：
源气：        SiH2Cl2/H2
气体流速：    0.5/180(1/分钟)
气体压力：    80(Torr)
温度：        950(℃)
生长速度：    0.3(μm/分钟)
在外延Si层的表面上热氧化形成50nm厚的SiO2层。
将该SiO2层表面和其上形成有500nm的SiO2层的第二衬底精确对准，并接触，在900℃加热所得结构2小时进行粘接。结果，可获得粘接衬底。
研磨其上形成有P+层的粘接衬底的表面，除去P+层，和无孔单晶Si区，以便充分露出多孔Si层。
然后，用49％的氢氟酸和30％的过氧化物溶液选择地腐蚀露出的多孔Si层，不腐蚀单晶Si层。同时利用单晶Si层作腐蚀停止层，选择腐蚀，完全除去多孔Si层。
和腐蚀液有关的无孔Si单晶的腐蚀速度很低。该速度与多孔层的选择腐蚀速度之比为105以上，且无孔层腐蚀的量小(几nm)到实际上可以忽略不计。
通过这一系列步骤，在Si氧化膜上形成0.2μm的单晶Si层，并可获得所谓的SOI衬底。当用透射电子显微镜观察SOI衬底的截面时，证实没有新的晶体缺陷引入单晶Si层，且能保持较好的晶体结构。
(第二实施例)
在Si衬底的正面和反面淀积B2O3旋涂膜，形成扩散区，按与第一实施例相同的方式制造SOI衬底，以与第一实施例相同的方式观察所得SOI衬底时，证实该单晶Si薄膜的质量很好，且只有极少的晶体缺陷。
(第三实施例)
用把有机粘合剂和溶剂加入B2O3而得的浆料，在Si衬底上形成旋涂膜，把10片Si衬底置入扩散炉中，在其上形成扩散区，除衬底的数量外，以与第一实施例相同的工艺制造SOI衬底。
该实施例中，通过相邻衬底上的B2O3膜的汽相扩散，在硅衬底的两边形成扩散层，证实本实施例所得的SOI衬底的质量也很好，而且也只有极少的晶体缺陷。
(第四实施例)
制备电阻不固定的单晶Si衬底，用扩散法在硅衬底的第一表面和相反的表面上形成5μm的P+高浓度层。
以下是用扩散法形成P+高浓度层的过程。把Si衬底放入炉体中心管中，把N2导入含BBr3的液态扩散源，从而产生气泡。用携带气体(N2+O2)把汽化了的材料导入炉体中心管中，使炉体中心管的温度保持在1050℃1小时，形成B2O3层。然后，使炉体中心管保持在1200℃的温度，在衬底上进行所谓的推进扩散，形成P+高浓度层。
把其上形成了P+高浓度层的Si衬底浸入HF溶液中，阳极氧化第一表面，并在其上形成多孔层，阳极氧化的条件如下：
电流密度：        7(mA.cm-2)
阳极氧化溶液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：            11(分钟)
多孔Si的厚度：  12(μm)
然后，在氧气氛中，在400℃的温度下氧化其上形成了多孔层的衬底1小时，通过氧化，由热氧化膜覆盖多孔Si层的孔内壁。接着，用CVD(化学汽相淀积)法在多孔Si层上外延生长0.2μm的单晶Si层。生长条件如下：
源气：        SiH2Cl2/H2
气体流速：    0.5/180(1/分钟)
气体压力：    80(Torr)
温度：        950(℃)
生长速度：    0.3(μm/分钟)
在外延Si层的表面上热氧化形成50nm的SiO2层。
将该SiO2层表面和其上形成有500nm的SiO2层的第二衬底精确对准，并接触，在900℃加热所得结构2小时进行粘接。结果，可获得粘接衬底。
研磨其上形成P+层的粘接衬底的表面，除去P+层和无孔单晶Si区，以便充分露出多孔Si层。
然后，用49％的氢氟酸和30％的过氧化物溶液选择地腐蚀露出的多孔Si层，不腐蚀单晶Si层。同时利用单晶Si层作腐蚀停止层，用选择腐蚀完全除去多孔Si层。
和腐蚀液有关的无孔Si单晶的腐蚀速度很低。该速度与多孔层的选择腐蚀速度之此为105以上，且无孔层腐蚀量小(几nm)到实际上可以忽略不计。
通过这一系列步骤，在Si氧化膜上形成0.2μm的单晶Si层，并可获得所谓的SOI衬底。当用透射电子显微镜观察SOI衬底的截面时，证实没有新的晶体缺陷引入单晶Si层，且能保持较好的晶体结构。
在该实施例中，由于在衬底的两边形成P+层，可减少在形成多孔层时的接触电阻，并可减少形成P+层时的弯曲。结果，衬底可粘接得极稳定，并且可获得SOI衬底。
(第五实施例)
该实施例中，除(i)至(iii)所述的条件改变外，以与第四实施例相同的方式制造半导体衬底。
(i)阳极氧化条件为：
电流密度：        5(mA.cm-2)
阳极氧化溶液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：            12(分钟)
多孔Si的厚度：  10(μm)
(ii)用MOCVD(金属有机化学汽相淀积)法，在多孔Si层上外延生长1μm的单晶GaAs层，生长条件为：
源气：           TMG/AsH3/H2
气体压力：       80(Torr)
温度：           700(℃)
(iii)将GaAs层表面和其上形成有500nm的SiO2层的另一Si衬底精确对准，并接触，在700℃加热2小时使所得结构进行粘接。
以此方式，可获得在Si氧化膜上形成了1μm的单晶GaAs层的衬底。当用透射电子显微镜观察SOI衬底的截面时，证实没有新的晶体缺陷引入单晶GaAs层，且能保持较好的晶体结构。
该实施例中，还可减少形成P+层时的弯曲，并可极稳定地制造SOI衬底。
(第六实施例)
除(i)和(ii)所述的条件改变外，以与实施例四相同的方式制造SOI衬底。
(i)阳极氧化条件为：
电流密度：     5(mA.cm-2)
阳极氧化溶液： HF∶H2O∶C2H5OH＝1∶1∶1
时间：         12(分钟)
多孔Si的厚度：10(μm)
(ii)用CVD(化学汽相淀积)法在多孔Si层上外延生长0.2μm的单晶Si层。生长条件如下：
源气：        SiH2Cl2/H2
气体流速：    0.25/230(1/分钟)
气体压力：    760(Torr)
温度：        1040(℃)
生长速度：    0.14(μm/分钟)
获得Si氧化膜上形成了0.2μm的单晶Si层的SOI衬底。
用透射电子显微镜观察所得衬底的截面时，证实没有新的晶体缺陷引入单晶Si层，且能保持较好的晶体结构。
(第七实施例)
除(i)至(iv)所述的条件改变外，以与实施例四相同的方式制造半导体衬底。
(i)用扩散法形成10μm厚的P+高浓度层。
(ii)阳极氧化条件为：
电流密度：        5(mA.cm-2)
阳极氧化溶液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：            12(分钟)
多孔Si的厚度：  10(μm)
(iii)用CVD(化学汽相淀积)法在多孔Si层上外延生长0.2μm的单晶Si层。生长条件如下：
源气：            SiH2Cl2/H2
气体流速：        0.4/230(1/分钟)
气体压力：        80(Torr)
温度：            900(℃)
生长速度：        0.13(μm/分钟)
(iv)在外延Si层的表面上热氧化形成50nm的SiO2层，将该SiO2层表面和分开制备的石英衬底的表面对准，并通过另外的薄膜形成工艺和热处理工艺(在400℃的最高温度)，将衬底粘接在一起。
以此方式，获得了Si氧化膜上形成了0.2μm的单晶Si层的半导体衬底。
用透射电子显微镜观察所得衬底的截面时，证实没有新的晶体缺陷引入单晶Si层，且能保持较好的晶体结构。
(第八实施例)
除将GaAs层表面与分开制备的石英衬底的表面对准、并通过另外的薄膜形成工艺和热处理工艺(在400℃的最高温度)把它们粘接在一起外，以与实施例四相同的方式制造半导体衬底。该实施例中，与第五实施例一样，可获得其上具有极好结晶性半导体层的衬底。
(第九实施例)
除(i)和(ii)所述的改变的条件外，以与实施例四相同的方式制造半导体衬底。
(i)阳极氧化条件为：
电流密度：        5(mA.cm-2)
阳极氧化溶液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：            12分钟
多孔Si的厚度：  10(μm)
(ii)在外延Si层的表面上热氧化形成50nm的SiO2层，将该SiO2层表面和分开制备的石英衬底的表面对准，并通过另外的薄膜形成工艺和热处理工艺(在400℃的最高温度)，将它们粘接在一起。该实施例中，与第四实施例一样，可获得其上具有极好结晶性半导体层的衬底。
(第十实施例)
该实施例中，除(i)至(iii)所述的条件改变外，以与第四实施例相同的方式制造半导体衬底。
(i)使用再制单晶Si衬底.
(ii)用扩散法形成10μm厚的P+高浓度层.
(iii)用CVD(化学汽相淀积)法在多孔Si层上外延生长0.2μm的单晶Si层。生长条件如下：
源气：        SiH2Cl2/H2
气体流速：    0.25/230(1/分钟)
气体压力：    760(Torr)
温度：        1040(℃)
生长速度：    0.14(μm/分钟)
该实施例中，与第四实施例一样，可获得其上具有极好结晶性半导体层的衬底。
(第十一实施例)
除使用再制单晶Si衬底并在其上形成P+高浓度层外，以与实施例第五相同的方式制造半导体衬底。该实施例中，与第五实施例一样，可获得其上具有极好结晶性半导体层的衬底。
(第十二实施例)
除使用再制单晶Si衬底并在其上形成P+高浓度层外，以与实施例六相同的方式制造半导体衬底。该实施例中，与第六实施例一样，可获得其上具有极好结晶性半导体层的衬底。
(第十三实施例)
除使用再制单晶Si衬底并在其上形成P+高浓度层外，以与实施例九相同的方式制造半导体衬底。该实施例中，与第九实施例一样，可获得其上具有极好结晶性半导体层的衬底。
(第十四实施例)
除使用再制单晶Si衬底并在其上形成P+高浓度层外，以与实施例八相同的方式制造半导体衬底。该实施例中，与第八实施例一样，可获得其上具有极好结晶性半导体层的衬底。
(第十五实施例)
用CVD(化学汽相淀积)在多孔Si层上形成单晶Si层的条件如下：
源气：        SiH2Cl2/H2
气体流速：    0.25/230(1/分钟)
气体压力：    760(Torr)
温度：        1040(℃)
生长速度：    0.14(μm/分钟)
除这些条件外，以与实施例十三相同的方式制造半导体衬底，该实施例中，与第十三实施例一样，可获得其上具有极好结晶性半导体层的衬底。
(第十六实施例)
除把外延Si层粘接到其上形成了SiO2层的另一Si衬底，来代替外延Si层的表面上形成SiO2层外，以与实施例四相同的方式制造SOI衬底。该实施例中，也可获得具有极好结晶性的SOI衬底。
(第十七实施例)
除把由热氧化外延Si层形成的SiO2层粘接到其上没形成SiO2层的另一Si衬底外，以与实施例四相同的方式制造SOI衬底。该实施例中，也可获得具有极好结晶性的SOI衬底。
(第十八实施例)
(1)首先，用如第一实施例所示的方法，在硅晶片中形成P+扩散层。
(2)将硅晶片放入49％HF和乙酸以2∶1的比例混合的溶液中作阳极，把5英寸直径的铂盘放入该溶液中与硅晶片相对作阴极。涂敷硅晶片的反面，使之不会通过溶液与铂导电，涂敷硅晶片的正面和端面，使整个正面变成可通过溶液与铂导电。在硅晶片和铂间加10mA/cm2的电流9分钟结果，阳极氧化硅晶片，并在正面上形成12μm的多孔硅层。从溶液中取出其上形成了多孔层的晶片，并测量孔隙率，孔隙率约为20％。
(3)接着，在氧气氛中，在400℃的温度下，对其上形成了多孔硅层的晶片进行1小时的氧化。由于在氧化过程中仅仅形成了约50埃以下的氧化膜，所以仅在多孔硅层的表面和孔的侧壁上形成了氧化硅膜，内部仍为单晶硅区。
(4)把晶片浸入稀释到1.25％的HF溶液中，然后，冲洗除去形成在多孔表面上的极薄的氧化硅膜。
(5)把晶片放入CVD生长炉中，并在下列条件下连续进行热处理。
A)温度：   1120(℃)
  压力：   80(Torr)
  气体：   H2；230(1/min)
  时间：   7.5(min)
B)温度：   900(℃)
  压力：   80(Torr)
  气体：   H2/SiH2Cl2；230/0.4(1/min)
通过氧化处理，形成了约0.29μm的单晶硅层。
(6)将晶片暴露于900℃的氧和氢混合气氛中，氧化单晶硅层，形成200nm的氧化硅膜。
(7)用常规半导体制造工艺中所用的药品溶液清洗所得晶片和第二Si晶片。然后，将它们浸入用于最终药品清洗的稀释的HF溶液中，用纯水漂洗，并干燥。然后，慢慢地对准这两片晶片的表面，使它们接触并粘接在一起。接着，在1180℃的温度下对所得结构进行5分钟处理。
(8)然后，研磨其上形成了多孔硅层的晶片的反面，露出整个衬底表面上的多孔硅层。之后，把晶片浸入HF和H2O2的溶液中2小时。腐蚀除去多孔硅层，并通过硅氧化膜在第二衬底上形成约0.2μm的外延硅层。
(9)在100％的氢气氛中，在1100℃的温度下，热氧化该衬底4小时。
(10)用Nomarski差分干涉光学显微镜精细地观察外延硅层的表面时，证实可获得具有极少晶体缺陷的SOI衬底。
(第十九实施例)
以与第一实施例相同的方式，在单晶Si衬底的第一表面上形成旋涂膜，随后烘烤。然后，把所得晶片放入炉体中心管中，以与第四实施例相同的方式，在衬底的反面形成扩散层。接着，进行与第四实施例相同的处理，制造SOI衬底。所获得的SOI衬底具有很好的结晶性。

Claims (78)

1.一种制造半导体衬底的方法，包括以下步骤：
使用热扩散法将能控制导电类型的元素扩散进硅衬底，形成扩散区；
在所说扩散区中形成多孔层；
在所说多孔层上形成无孔单晶层；
在所述无孔单晶层的待粘接表面上或者在底部衬底的待粘接表面上提供了绝缘层的同时，粘接所说无孔单晶层与所述底部衬底；
暴露所述多孔层；以及
除去所说多孔层。
2.根据权利要求1的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是能控制导电N型硅的元素。
3.根据权利要求2的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素选自P、As、和Sb中的一种元素。
4.根据权利要求1的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是能控制导电P型硅的元素。
5.根据权利要求4的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是B。
6.根据权利要求1的制造半导体衬底的方法，其特征在于：所说扩散法是将所说元素热扩散进硅衬底的工艺。
7.根据权利要求5的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是由用作源的气体供应的。
8.根据权利要求7的制造半导体衬底的方法，其特征在于：所说气体是B2H6。
9.根据权利要求5的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是由用作源的液体供应的。
10.根据权利要求9的制造半导体衬底的方法，其特征在于：所说液体是BBr3。
11.根据权利要求5的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是由用作源的固体供应的。
12.根据权利要求11的制造半导体衬底的方法，其特征在于：所说固体是B2O3。
13.根据权利要求5的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是由形成在所说硅衬底上的固体材料供应的。
14.根据权利要求13的制造半导体衬底的方法，其特征在于：所说固体材料选自CVD膜、BSG和旋涂膜。
15.根据权利要求1的制造半导体衬底的方法，其特征在于：能控制所说导电类型且包含在所说扩散层中的所说元素的浓度被调节成使所说浓度在5.0×1016/cm3至5.0×1020/cm3范围内。
16.根据权利要求15的制造半导体衬底的方法，其特征在于：能控制所说导电类型且包含在所说扩散层中的所说元素的浓度被调节成使所说浓度在1.0×1017cm3至2.0×1020/cm3范围内。
17.根据权利要求16的制造半导体衬底的方法，其特征在于：能控制所说导电类型且包含在所说扩散层中的所说元素的浓度被调节成使所说浓度在5.0×1017/cm3至1.0×1020/cm3范围内。
18.根据权利要求1的制造半导体衬底的方法，其特征在于：所说扩散层的厚度为500埃以上。
19.根据权利要求1的制造半导体衬底的方法，其特征在于：所说多孔层的孔隙率被控制在50％以下。
20.根据权利要求19制造半导体衬底的方法，其特征在于：所说多孔层的孔隙率被控制在1％至40％范围内。
21.根据权利要求20制造半导体衬底的方法，其特征在于：所说多孔层的孔隙率被控制在5％至30％的范围内。
22.根据权利要求1的制造半导体衬底的方法，其特征在于：所说无孔单晶层是单晶Si层。
23.根据权利要求1的制造半导体衬底的方法，其特征在于：所说无孔单晶层是单晶化合物半导体层。
24.根据权利要求22的制造半导体衬底的方法，其特征在于：所说绝缘层选自由热氧化膜、淀积SiO2膜和淀积Si3N4组成的组中。
25.根据权利要求24的制造半导体衬底的方法，其特征在于：所说绝缘层形成在所说无孔单晶层的一边。
26.根据权利要求24的制造半导体衬底的方法，其特征在于：所说绝缘层是由热氧化所说单晶硅层的表面形成的。
27.根据权利要求1的制造半导体衬底的方法，其特征在于：所说底部衬底是单晶硅衬底。
28.根据权利要求27的制造半导体衬底的方法，其特征在于：氧化层形成在欲粘接的所说底部衬底的一个面上。
29.根据权利要求27的制造半导体衬底的方法，其特征在于：欲粘接的所说底部衬底的所说面是由单晶硅形成的。
30.根据权利要求1的制造半导体衬底的方法，其特征在于：所说底部衬底是玻璃制成的。
31.根据权利要求24的制造半导体衬底的方法，其特征在于：所说绝缘层形成在所说底部衬底的一边。
32.根据权利要求31的制造半导体衬底的方法，其特征在于：所说绝缘层是由热氧化单晶硅衬底形成的。
33.根据权利要求31制造半导体衬底的方法，其特征在于：所说绝缘层构成玻璃衬底。
34.根据权利要求31的制造半导体衬底的方法，其特征在于：不用所说的绝缘层形成在所说无孔单晶层上即进行粘接。
35.根据权利要求22的制造半导体衬底的方法，其特征在于：所说无孔硅层是在氧化了所说多孔层的孔内壁后由外延生长形成的。
36.根据权利要求35的制造半导体衬底的方法，其特征在于：所说无孔硅层是在氢气氛中对所说多孔层上进行了热处理后由外延生长形成的。
37.根据权利要求1的制造半导体衬底的方法，其特征在于：所说多孔层是用氢氟酸、氢氟酸和醇或过氧化氢中至少一种的混合液、或缓冲氢氟酸和醇或过氧化氢中至少一种的混合液除去的。
38.根据权利要求1的制造半导体衬底的方法，其特征在于：在除去所说多孔层后，在氢气氛中进行热处理。
39.一种制造半导体衬底的方法，包括以下步骤：
使用热扩散法将能控制导电类型的元素扩散进硅衬底的第一表面和与第一表面相反的第二表面，形成扩散区；
在第一表面上形成的扩散区中形成多孔层；
在多孔层上形成无孔单晶层；
在所述无孔单晶层的待粘接表面上或者在底部衬底的待粘接表面上提供了绝缘层的同时，粘接所说无孔单晶层与所述底部衬底；
暴露所述多孔层；以及
除去所说多孔层。
40.根据权利要求39的制造半导体衬底的方法，其特征在于：所说多孔层是用氢氟酸、氢氟酸和醇或过氧化氢中的至少一种的混合液、或缓冲氢氟酸和至少醇或过氧化氢之一的混合液除去的。
41.根据权利要求39的制造半导体衬底的方法，其特征在于：在除去所说多孔层后，在氢气氛中进行热处理。
42.根据权利要求39的制造半导体衬底的方法，其特征在于：把每片都具有形成在所说第一表面上的所说固体材料的多片硅衬底放入炉中并加热，在所说多片衬底的每个的所说第一表面上和第二表面上形成所说扩散区。
43.根据权利要求39的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是能控制导电N型硅的元素。
44.根据权利要求43的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素选自P、As、和Sb中的一种元素。
45.根据权利要求39的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是能控制导电P型硅的元素。
46.根据权利要求45的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是B。
47.根据权利要求39的制造半导体衬底的方法，其特征在于：所说扩散法是将所说元素热扩散进硅衬底的工艺。
48.根据权利要求46的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是由用作源的气体供应的。
49.根据权利要求48的制造半导体衬底的方法，其特征在于：所说气体是B2H6。
50.根据权利要求46的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是由用作源的液体供应的。
51.根据权利要求50的制造半导体衬底的方法，其特征在于：所说液体是BBr3。
52.根据权利要求46的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是由用作源的固体供应的。
53.根据权利要求52的制造半导体衬底的方法，其特征在于：所说固体是B2O3。
54.根据权利要求46的制造半导体衬底的方法，其特征在于：能控制所说导电类型的所说元素是由形成在所说硅衬底上的固体材料供应的。
55.根据权利要求54的制造半导体衬底的方法，其特征在于：所说固体材料选自CVD膜、BSG和旋涂膜。
56.根据权利要求39的制造半导体衬底的方法，其特征在于：能控制所说导电类型且包含在所说扩散层中的所说元素的浓度被调节成使所说浓度在5.0×1016cm3至5.0×1020/cm3范围内。
57.根据权利要求56的制造半导体衬底的方法，其特征在于：能控制所说导电类型且包含在所说扩散层中的所说元素的浓度被调节成使所说浓度在1.0×1017cm3至2.0×1020/cm3范围内。
58.根据权利要求56的制造半导体衬底的方法，其特征在于：能控制所说导电类型且包含在所说扩散层中的所说元素的浓度被调节成使所说浓度在5.0×1017cm3至1.0×1020/cm3范围内。
59.根据权利要求57的制造半导体衬底的方法，其特征在于：所说扩散层的厚度为500埃以上。
60.根据权利要求39的制造半导体衬底的方法，其特征在于：所说多孔层的孔隙率被控制在50％以下。
61.根据权利要求60制造半导体衬底的方法，其特征在于：所说多孔层的孔隙率被控制在1％至40％范围内。
62.根据权利要求61的制造半导体衬底的方法，其特征在于：所说多孔层的孔隙率被控制在5％至30％的范国内。
63.根据权利要求39的制造半导体衬底的方法，其特征在于：所说无孔单晶层是单晶Si层。
64.根据权利要求39的制造半导体衬底的方法，其特征在于：所说无孔单晶层是单晶化合物半导体层。
65.根据权利要求63的制造半导体衬底的方法，其特征在于：所说绝缘层选自由热氧化膜、淀积SiO2膜和淀积Si3N4组成的组中。
66.根据权利要求65的制造半导体衬底的方法，其特征在于：所说绝缘层形成在所说无孔单晶层的一边。
67.根据权利要求65的制造半导体衬底的方法，其特征在于：所说绝缘层是由热氧化所说单晶硅层的表面形成的。
68.根据权利要求39的制造半导体衬底的方法，其特征在于：所说底部衬底是单晶硅衬底。
69.根据权利要求68的制造半导体衬底的方法，其特征在于：氧化膜形成在欲粘接的所说底部衬底的一个面上。
70.根据权利要求68的制造半导体衬底的方法，其特征在于：欲粘接的所说底部衬底的所说面是由单晶硅形成的。
71.根据权利要求39的制造半导体衬底的方法，其特征在于：所说底部衬底是玻璃制成的。
72.根据权利要求65的制造半导体衬底的方法，其特征在于：所说绝缘层形成在所说底部衬底的一边。
73.根据权利要求72的制造半导体衬底的方法，其特征在于：所说绝缘层是由热氧化单晶硅衬底形成的。
74.根据权利要求72制造半导体衬底的方法，其特征在于：所说绝缘层构成玻璃衬底。
75.根据权利要求72的制造半导体衬底的方法，其特征在于：不用所说的绝缘层形成在所说无孔单晶层上即进行粘接。
76.根据权利要求63的制造半导体衬底的方法，其特征在于：所说无孔硅层是在氧化了所说多孔层的孔内壁后由外延生长形成的。
77.根据权利要求76的制造半导体衬底的方法，其特征在于：所说无孔硅层是在氢气氛中对所说多孔层上进行了热处理后由外延生长形成的。
78.一种半导体衬底，该衬底是根据权利要求1至77之任何一个的方法所获得的。
CN96112122A 1995-08-02 1996-08-01 半导体基片及其制造方法 Expired - Fee Related CN1082720C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP197545/95 1995-08-02
JP19754595 1995-08-02

Publications (2)

Publication Number Publication Date
CN1152187A CN1152187A (zh) 1997-06-18
CN1082720C true CN1082720C (zh) 2002-04-10

Family

ID=16376269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96112122A Expired - Fee Related CN1082720C (zh) 1995-08-02 1996-08-01 半导体基片及其制造方法

Country Status (8)

Country Link
US (1) US6121112A (zh)
EP (1) EP0757377B1 (zh)
KR (1) KR100246902B1 (zh)
CN (1) CN1082720C (zh)
CA (1) CA2182442C (zh)
DE (1) DE69627252T2 (zh)
SG (1) SG60012A1 (zh)
TW (1) TW330306B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411152C (zh) * 2005-02-23 2008-08-13 台湾积体电路制造股份有限公司 使用一粘附晶圆制程来形成三种尺寸结构

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
CA2225131C (en) 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
CA2232796C (en) * 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
WO1999001893A2 (de) * 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
DE19730975A1 (de) * 1997-06-30 1999-01-07 Max Planck Gesellschaft Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
SG70141A1 (en) 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
US6427748B1 (en) * 1998-07-27 2002-08-06 Canon Kabushiki Kaisha Sample processing apparatus and method
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
US6417069B1 (en) * 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
US6375738B1 (en) 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
GB9929521D0 (en) * 1999-12-15 2000-02-09 Secr Defence Bonded products and methods of fabrication therefor
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
DE102004060363B4 (de) * 2004-12-15 2010-12-16 Austriamicrosystems Ag Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung
JP4649198B2 (ja) * 2004-12-20 2011-03-09 新光電気工業株式会社 配線基板の製造方法
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
KR100697693B1 (ko) * 2005-06-24 2007-03-20 삼성전자주식회사 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법
US7813028B2 (en) * 2006-12-04 2010-10-12 Teledyne Licensing, Llc Manufacturing method for stress compensated X-Y gimbaled MEMS mirror array
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
KR101478977B1 (ko) 2009-11-18 2015-01-06 소이텍 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들
FR2953328B1 (fr) * 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
DE102011050136A1 (de) * 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Siliziumschicht
CN104749808B (zh) * 2015-03-20 2017-08-25 电子科技大学 一种液晶光阀及其制备方法
CN107088793B (zh) * 2017-06-12 2019-02-19 中国电子科技集团公司第二十六研究所 一种声表面波器件单面抛光衬底片制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5021338A (zh) * 1973-06-29 1975-03-06
CN1061871A (zh) * 1990-08-03 1992-06-10 佳能株式会社 半导体部件及其制造方法
CN1068443A (zh) * 1991-05-22 1993-01-27 佳能株式会社 半导体基体材料的制作方法
CN1073550A (zh) * 1991-07-31 1993-06-23 佳能株式会社 半导体基体材料的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016017A (en) * 1975-11-28 1977-04-05 International Business Machines Corporation Integrated circuit isolation structure and method for producing the isolation structure
JPS63184371A (ja) * 1987-01-27 1988-07-29 Nikon Corp フオトダイオ−ドの製造方法
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
JP2608351B2 (ja) * 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
ATE244931T1 (de) * 1991-02-15 2003-07-15 Canon Kk Ätzlösung für das ätzen von porösem silizium, ätzmethode unter verwendung der ätzlösung und verfahren zur vorbereitung einer halbleiteranordnung unter verwendung der ätzlösung
EP1251556B1 (en) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3352118B2 (ja) * 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5021338A (zh) * 1973-06-29 1975-03-06
CN1061871A (zh) * 1990-08-03 1992-06-10 佳能株式会社 半导体部件及其制造方法
CN1068443A (zh) * 1991-05-22 1993-01-27 佳能株式会社 半导体基体材料的制作方法
CN1073550A (zh) * 1991-07-31 1993-06-23 佳能株式会社 半导体基体材料的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411152C (zh) * 2005-02-23 2008-08-13 台湾积体电路制造股份有限公司 使用一粘附晶圆制程来形成三种尺寸结构

Also Published As

Publication number Publication date
DE69627252D1 (de) 2003-05-15
TW330306B (en) 1998-04-21
CA2182442C (en) 2000-10-24
DE69627252T2 (de) 2004-01-29
EP0757377A2 (en) 1997-02-05
KR970013012A (ko) 1997-03-29
KR100246902B1 (ko) 2000-03-15
EP0757377A3 (en) 1998-01-07
US6121112A (en) 2000-09-19
SG60012A1 (en) 1999-02-22
CN1152187A (zh) 1997-06-18
CA2182442A1 (en) 1997-02-03
EP0757377B1 (en) 2003-04-09

Similar Documents

Publication Publication Date Title
CN1082720C (zh) 半导体基片及其制造方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1123915C (zh) 半导体制品的制造方法
CN1239754C (zh) 阳极化处理设备
CN1156027C (zh) 制造半导体衬底的方法
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1150594C (zh) 半导体产品的制造方法
CN1056940C (zh) 半导体部件及其制造方法
CN1127120C (zh) 半导体衬底及其制造方法
CN1139969C (zh) 半导体基片及其制备方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1036813C (zh) 半导体衬底及其制造方法
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1114936C (zh) 半导体衬底及其制作方法
CN1319252A (zh) 半导体衬底及其制造方法、和使用它的半导体器件及其制造方法
CN1272682A (zh) 分离合成件的方法和用来生产薄膜的过程
CN1159071A (zh) 半导体衬底及其制造方法
CN1225500A (zh) 半导体产品及其制造方法
CN1250945A (zh) 半导体基片及其制造方法
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1199920A (zh) 半导体衬底及其制备方法
CN1314701A (zh) 半导体衬底及其生产工艺

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020410

Termination date: 20150801

EXPY Termination of patent right or utility model